專利名稱：延遲級選擇電路和其相關(guān)方法
技術(shù)領(lǐng)域：
本發(fā)明涉及延遲級選擇電路及其相關(guān)方法，特別是涉及比較各級延遲信 號與系統(tǒng)時(shí)鐘并記錄其結(jié)果并根據(jù)結(jié)果決定出較佳延遲級的延遲級選擇電 路及其相關(guān)方法。
背景技術(shù)：
電路中經(jīng)常會(huì)使用延遲電路以使多個(gè)時(shí)鐘同步， 一般而言，延遲電路可 分為模擬延遲電路與數(shù)字延遲電路。
圖1示出了已知技術(shù)的模擬延遲電路結(jié)構(gòu)，其可用來依據(jù)一輸入時(shí)鐘
CK,N產(chǎn)生多個(gè)具有相同頻率、不同相位的延遲時(shí)鐘。如圖1所示，延遲電路 100包括有 一相位檢測器(phase detector, PD)102、 一充電泵(charge pump) 104、 一回^各濾波器(loop filter) 106、以及一延遲線(delay line) 108?；?路濾波器106所輸出的控制電壓Vw可調(diào)整延遲線108中各個(gè)延遲級(delay stage)對輸入時(shí)鐘CK^所造成的延遲效應(yīng)，在這個(gè)例子中延遲線108中總共 包括有N個(gè)串聯(lián)的延遲級(未示出)，第m個(gè)延遲級所輸出的延遲時(shí)鐘為 CKm (m為介于1與N之間的整數(shù))，其中，最后一個(gè)延遲級所產(chǎn)生的延遲 時(shí)鐘CKN落后于輸入時(shí)鐘CKIN的延遲時(shí)段為Td。相位檢測器102以輸入時(shí) 鐘CK^與延遲時(shí)鐘CKN作為輸入信號，其可比較兩者間的相位差異，以產(chǎn) 生調(diào)升控制信號UP以及調(diào)降控制信號DOWN,并通過調(diào)升控制信號UP以 及調(diào)降控制信號DOWN控制充電泵104通過回路濾波器106調(diào)整控制電壓 VctH的值，藉以延長或縮短延遲時(shí)鐘CKN落后于輸入時(shí)鐘CKIN的延遲時(shí)段 Td。
數(shù)字式的延遲電路通常具有多種形態(tài)， 一般而言，數(shù)字式的延遲電路具 有一包括多個(gè)延遲級(一般來說為觸發(fā)器)的延遲線，再利用復(fù)用器(MUX)、 觸發(fā)器或其它類型的數(shù)字組件控制延遲級的操作。
上述延遲電路都會(huì)產(chǎn)生多個(gè)具有不同延遲量的延遲信號，而在實(shí)作上會(huì) 自多個(gè)延遲信號選擇其一作為所需延遲信號。理想狀態(tài)下，所需延遲信號被
5決定后便可一直符合系統(tǒng)的需求，不須再更動(dòng)，然而實(shí)際上而言，延遲信號
的延遲量會(huì)隨著許多的因素而改變，例如PVT (Process, Voltage, Temperature) 等，這樣常會(huì)造成系統(tǒng)運(yùn)作上的錯(cuò)誤。
因此，需要一種新穎的發(fā)明來解決上述問題。

發(fā)明內(nèi)容
因此，依據(jù)本發(fā)明的一實(shí)施例提供了一種延遲級選擇電路，其利用系統(tǒng) 的時(shí)鐘信號與多個(gè)延遲信號比較之后，根據(jù)比較結(jié)果選擇出最佳的延遲信 號。也提出了與此電路對應(yīng)的延遲級選擇方法。
本發(fā)明的實(shí)施例披露了一種延遲級選擇電路，用以自多個(gè)延遲級中選擇 一特定延遲級，這些延遲級分別輸出多個(gè)延遲時(shí)鐘信號。該延遲級選擇電路 包含 一第一寄存器，耦接至所述延遲級，用以根據(jù)一時(shí)鐘信號分別取樣所 述延遲時(shí)鐘信號以產(chǎn)生多個(gè)取樣值；多個(gè)第一存儲(chǔ)單元，耦接至該第一寄存 器，所述存儲(chǔ)單元分別存儲(chǔ)所述取樣值，并分別根據(jù)相對應(yīng)的第一選擇信號 輸出所述取樣值； 一復(fù)用器，耦接至第一存儲(chǔ)單元，用以根據(jù)一第二選擇信 號分別輸出取樣值； 一判斷模塊，耦接于復(fù)用器，用來判斷取樣值中兩連續(xù) 取樣值是否符合一特定關(guān)系，以及當(dāng)兩連續(xù)的第一、第二取樣值符合特定關(guān) 系時(shí)，依據(jù)第二取樣值來決定出特定延遲級； 一計(jì)數(shù)器，耦接于判斷模塊， 用來產(chǎn)生一計(jì)數(shù)值以控制第一寄存器所取樣的一延遲時(shí)鐘信號； 一第一選擇 信號產(chǎn)生電路，耦接至計(jì)數(shù)器，以根據(jù)計(jì)數(shù)值產(chǎn)生第一選擇信號；以及一第 二選擇信號產(chǎn)生電路，耦接于復(fù)用器與計(jì)數(shù)器，用來依據(jù)計(jì)數(shù)值設(shè)定第二選 擇信號。其中判斷模塊根據(jù)計(jì)數(shù)值決定出該特定延遲級。
本發(fā)明的另 一較佳實(shí)施例披露了 一種延遲級選擇方法，用以自多個(gè)延遲 級中選擇一特定延遲級，這些延遲級分別輸出多個(gè)延遲時(shí)鐘信號，此延遲級 選擇方法包含(a)根據(jù)一時(shí)鐘信號分別取樣延遲時(shí)鐘信號以產(chǎn)生多個(gè)取樣 值；(b)分別存儲(chǔ)取樣值，并分別根據(jù)相對應(yīng)的第一選擇信號輸出取樣值； (c)根據(jù)一第二選擇信號分別輸出取樣值；
(d)判斷取樣值中兩連續(xù)取樣值是否符合一特定關(guān)系，以及當(dāng)兩連續(xù)的 第一、第二取樣值符合特定關(guān)系時(shí)，依據(jù)第二取樣值來決定出特定延遲級； (e)產(chǎn)生一計(jì)數(shù)值以控制步驟(a)所取樣的一延遲時(shí)鐘信號；(f)根據(jù)計(jì)數(shù)值 產(chǎn)生第一選擇信號；以及(g)依據(jù)計(jì)數(shù)值設(shè)定第二選擇信號；其中步驟(d)根據(jù)計(jì)數(shù)值決定出特定延遲級。
通過上述實(shí)施例，可以實(shí)時(shí)的選擇出最適當(dāng)?shù)难舆t信號，使系統(tǒng)可以不 受外在因素的干擾。


圖1示出了已知的延遲電路100。
圖3示出了圖2所示的延遲級選擇電路200的詳細(xì)結(jié)構(gòu)。
圖4示出了對應(yīng)圖2所示的延遲級選擇電路200的延遲級選擇方法。
附圖符號說明
200延遲級選4奪電路
201、 303、 313寄存器
203、 205、 207第一存儲(chǔ)單元
209、 301、 311復(fù)用器
211判斷模塊
213計(jì)數(shù)器
215第一選擇信號產(chǎn)生電路
217第二選擇信號產(chǎn)生電路
219檢測致能電路
305第二存儲(chǔ)單元
307與門
309更新致能電路
315、 319輸入端
317、 321輸出端
具體實(shí)施例方式
在說明書及權(quán)利要求中使用了某些詞匯來指稱特定的組件。本領(lǐng)域技術(shù) 人員應(yīng)可理解，硬件制造商可能會(huì)用不同的名詞來稱呼同一個(gè)組件。本說明 書及權(quán)利要求并不以名稱的差異來作為區(qū)分組件的方式，而是以組件在功能 上的差異來作為區(qū)分的準(zhǔn)則。在整篇說明書及權(quán)利要求當(dāng)中所提及的"包含"為一開放式的用語，故應(yīng)解釋成"包含但不限定于"。以外，"耦接"一詞在此 包含任何直接及間接的電氣連接手段。因此，若文中描述一第一裝置耦接于 一第二裝置，則代表該第一裝置可直接電氣連接于該第二裝置，或通過其它 裝置或連接手段間接地電氣連接至該第二裝置。
圖2示出了根據(jù)本發(fā)明的一實(shí)施例的延遲級選擇電路200。如圖2所示， 延遲級選擇電路200用以自多個(gè)延遲級中選擇一特定延遲級，易而言之，其 產(chǎn)生一特定延遲級參數(shù)PDS以使后續(xù)的電路根據(jù)特定延遲級參數(shù)PDS選擇 相對應(yīng)的延遲級，這些延遲級分別輸出多個(gè)延遲時(shí)鐘信號。此延遲級選擇電 路200包含一寄存器201、多個(gè)第一存儲(chǔ)單元203、 205、207 、 一復(fù)用器209、 一判斷模塊211、 一計(jì)數(shù)器213、 一第一選擇信號產(chǎn)生電路215、 一第二選擇 信號產(chǎn)生電路217。須注意的是在此例中僅示出三個(gè)第一存儲(chǔ)單元，但并非 用以限定本發(fā)明。寄存器201耦接至多數(shù)延遲級(未示出)，用以根據(jù)一時(shí)鐘 信號CLK分別取樣多個(gè)延遲時(shí)鐘信號DCLK"n以產(chǎn)生多個(gè)取樣值SV,、
SV2......SVn。第一存儲(chǔ)單元203、 205、 207耦接至第一寄存器201 ，分別存
儲(chǔ)取樣值SV!、 SV2......SVn,并分別根據(jù)相對應(yīng)的第一選擇信號SSu、
SS12......SS,n輸出取樣值SV,、 SV2......SVn。復(fù)用器209耦接至第一存儲(chǔ)單
元203、 205、 207，用以根據(jù)一第二選擇信號SS2分別輸出取樣值SVp SV2......SVn其中之一作為輸出值SVout。
判斷模塊211耦接于復(fù)用器209，用來判斷復(fù)用器209自取樣值SVp SV2......SVn中所選擇的兩連續(xù)取樣值是否符合一特定關(guān)系，以及當(dāng)兩連續(xù)
的取樣值(舉例來說，SV4和SVs)符合一特定關(guān)系時(shí)，依據(jù)第二個(gè)取樣值(此 例中為SVs)以及計(jì)數(shù)器213所產(chǎn)生的計(jì)數(shù)值CV來決定出特定延遲級。計(jì)數(shù) 器213耦接于判斷模塊211，用來產(chǎn)生一計(jì)數(shù)值CV以控制寄存器201所取 樣的一延遲時(shí)鐘信號。詳細(xì)來說，當(dāng)計(jì)數(shù)值CV為1時(shí)，寄存器201利用時(shí) 鐘信號CLK取樣第一個(gè)延遲級所產(chǎn)生的延遲時(shí)鐘信號DCLK,，當(dāng)計(jì)數(shù)值CV 為2時(shí)，寄存器201利用時(shí)鐘信號CLK取樣第一個(gè)延遲級所產(chǎn)生的延遲時(shí) 鐘信號DCLK2......以此類推。而第一選擇信號產(chǎn)生電路215耦接至計(jì)數(shù)器
213,以根據(jù)計(jì)數(shù)值CV產(chǎn)生多個(gè)第一選擇信號SS 、 SS12......SSln。第一選
擇信號SSU、 SSl2......SS^用以決定計(jì)數(shù)值CV是否會(huì)輸出至復(fù)用器209。第
二選擇信號產(chǎn)生電路217耦接于復(fù)用器209與計(jì)數(shù)器213，用來依據(jù)計(jì)數(shù)值 CV設(shè)定第二選擇信號SS2。第二選擇信號SS2用以決定取樣值SV，、SV2......SVn是否會(huì)輸出至判斷模塊211。在此實(shí)施例中，第一存儲(chǔ)單元203、
205、 207存儲(chǔ)的特定關(guān)系都為0或1，而當(dāng)兩連續(xù)計(jì)數(shù)值中的第一個(gè)為0以 及第二個(gè)為l時(shí)(亦即上述的特定關(guān)系)，第二選擇信號SS2便使復(fù)用器便輸 出值為1的輸出值SV。ut至判斷模塊211,當(dāng)判斷模塊211接收到1時(shí)，便輸 出特定延遲級參數(shù)PDS。然后后續(xù)的系統(tǒng)或電路便可利用特定延遲級參數(shù) PDS以重新決定出一新的延遲級。由于如何根據(jù)特定延遲級參數(shù)PDS選擇 出一新的延遲級為本領(lǐng)域技術(shù)人員所知悉，故在此不再贅述。須注意的是， 此觀念并不限定于當(dāng)兩連續(xù)計(jì)數(shù)值中的第一個(gè)為0以及第二個(gè)為1時(shí)，也可 為當(dāng)兩連續(xù)計(jì)數(shù)值中的第一個(gè)為1以及第二個(gè)為0,可依不同的取樣方式以 及電路來決定，其也不脫本發(fā)明的范圍。此外，在此實(shí)施例中，時(shí)鐘信號 CLK可與其它電路共享，且選出的預(yù)定延遲級使延遲時(shí)鐘信號DCLK與時(shí) 鐘信號CLK的相位差為時(shí)鐘信號CLK的1/2周期，但并非用以限定本發(fā)明。 綜上所述，當(dāng)計(jì)數(shù)值CV為1時(shí)，寄存器201取樣DCLId且第一存儲(chǔ) 單元203存儲(chǔ)取樣值SVp當(dāng)計(jì)數(shù)值為2時(shí)，寄存器201取樣DCLK2且第一 存儲(chǔ)單元205存儲(chǔ)取樣值SV2......當(dāng)計(jì)數(shù)值為n時(shí)，寄存器201取樣DCLKn
且第n第一存儲(chǔ)單元207存儲(chǔ)取樣值SVn。第一存儲(chǔ)單元203、 205和207 所存儲(chǔ)的值也根據(jù)計(jì)數(shù)值CV而被輸出，舉例來說，當(dāng)計(jì)數(shù)值為1時(shí)，SSu 使第一存儲(chǔ)單元203的值輸出，當(dāng)計(jì)數(shù)值為2時(shí)，SSu使第一存儲(chǔ)單元205 的值輸出，當(dāng)計(jì)數(shù)值為n時(shí)，SSm使第一存儲(chǔ)單元207的值輸出。而當(dāng)計(jì)數(shù) 值為1時(shí)，SS2使復(fù)用器輸出取樣值SV,而成為輸出值SV。ut,當(dāng)計(jì)數(shù)值為2 時(shí)，SS2使復(fù)用器輸出取樣值SV2而成為輸出值SV。ut......當(dāng)計(jì)數(shù)值為n時(shí)，
SS2使復(fù)用器輸出取樣值SVn而成為輸出值SV。ut。因此，當(dāng)取樣值Su-Sln。
現(xiàn)第一個(gè)由0變1的情況時(shí)(意即出現(xiàn)第一個(gè)1),判斷模塊211便接收值為 l的輸出值SV。ut，并將當(dāng)時(shí)的計(jì)數(shù)值CV輸出成為特定延遲級參數(shù)PDS。舉 例來說，假設(shè)存儲(chǔ)取樣值SV,，SV2以及SV3為0,而存儲(chǔ)取樣值SV4為第一 個(gè)1時(shí)，判斷邏輯211便會(huì)輸出當(dāng)時(shí)的計(jì)數(shù)值CV (此例中為4)作為特定延遲 級信號PDS的值，而后續(xù)電路便會(huì)根據(jù)特定延遲級信號PDS的值作為選擇 新的延遲級的依據(jù)。在此實(shí)施例中，直接以延遲級信號PDS的值作為新的 延遲級的次序(例如延遲級信號PDS的值為4，則選擇第4個(gè)延遲級作為新 延遲級)，但并非用以限定本發(fā)明。
須注意的是，計(jì)數(shù)值CV跟第一選擇信號SS 、 SS12......SSln,第二選
9擇信號SS2、以及DCLK卜n不一定是上述的對應(yīng)關(guān)系，其對應(yīng)關(guān)系也可如以
下所示。舉例而言，當(dāng)計(jì)數(shù)值CV為1-2時(shí)不作用。當(dāng)計(jì)數(shù)值為3時(shí)，寄存 器201取樣DCLK,且第 一存儲(chǔ)單元203存儲(chǔ)取樣值SV,,當(dāng)計(jì)數(shù)值為4時(shí)， 寄存器201取樣DCLK2且第 一存儲(chǔ)單元205存儲(chǔ)取樣值SV2......當(dāng)計(jì)數(shù)值為
n+2日于，寄存器201取樣DCLKn且第一存儲(chǔ)單元207存儲(chǔ)取樣值SVn。而當(dāng) 計(jì)數(shù)值為3時(shí)，SSu使第一存儲(chǔ)單元203的值輸出，當(dāng)計(jì)數(shù)值為4時(shí)，SS12 使第一存儲(chǔ)單元205的值輸出，而計(jì)數(shù)值為n+2時(shí)，SS^使第一存儲(chǔ)單元207 的值輸出。而當(dāng)計(jì)數(shù)值為3時(shí)，SS2使復(fù)用器輸出取樣值SV,而成為輸出值 SV。ut,當(dāng)計(jì)數(shù)值為4時(shí)，SS2使復(fù)用器輸出取樣值SV2而成為輸出值SV。ut......
當(dāng)計(jì)數(shù)值為n+2時(shí)，SS2使復(fù)用器輸出取樣值SVn而成為輸出值SV。ut。因此， 當(dāng)取樣值SV,、 SV2......SVn出現(xiàn)第一個(gè)由0變1的情況時(shí)(或者說，出現(xiàn)第
一個(gè)1),判斷模塊211便接收值為1的輸出值SV。ut，并將當(dāng)時(shí)的計(jì)數(shù)值CV 輸出成為特定延遲級參數(shù)PDS。因此，計(jì)數(shù)值CV跟第一選擇信號SSn、 SS12......SSln,第二選擇信號SS2、以及DCLK,-n可以視需求而調(diào)整，其也
不脫本發(fā)明的范圍。
綜合上述所舉的例子，當(dāng)一計(jì)數(shù)值SV產(chǎn)生時(shí)，相對應(yīng)的選擇信號會(huì)使 其輸出至復(fù)用器209 (例如SV,產(chǎn)生時(shí)，SSu會(huì)使其輸出至復(fù)用器209)。但 此搡作方式僅用以舉例，并非用以限定本發(fā)明。舉例來說，可先將全部的計(jì) 數(shù)值SV計(jì)算完并分別存在第一存儲(chǔ)單元，然后再利用第一選擇信號將其分 別輸出，其也在本發(fā)明的范圍之內(nèi)。且上述的復(fù)用器也可用其它具有相同功 能的選擇單元代替。
延遲級選擇電路200可還包含一檢測致能電路，用來致能計(jì)數(shù)器213來 計(jì)數(shù)計(jì)數(shù)值CV,以及在判斷模塊211決定出特定延遲級的后，使計(jì)數(shù)器停 止計(jì)數(shù)計(jì)數(shù)值CV。
圖3示出了根據(jù)本發(fā)明的一實(shí)施例的延遲級選擇電路200。須注意的是， 圖3僅用以舉例，并非用以限制本發(fā)明，本領(lǐng)域技術(shù)人員當(dāng)可輕易更改這些 結(jié)構(gòu)而得到相同的結(jié)果，其也不脫本發(fā)明的范圍。如圖3所示，第一存儲(chǔ)單 元203、 205、 207中的每一個(gè)都包含一復(fù)用器301以及一第二寄存器303。 復(fù)用器301的一輸入端耦接至寄存器201以分別接收取樣值SV, - SVn，且 其另一選擇端分別接收第一選擇信號SS - SSln。寄存器303的時(shí)鐘端耦接 至?xí)r鐘信號CLK,其一輸出端321耦接至復(fù)用器301的一輸入端315，且另一輸入端319耦接至復(fù)用器301的一輸出端317,其中復(fù)用器301根據(jù)第一 選擇信號SSn - SSh選擇性地將寄存器201的輸出端耦接于寄存器303的輸 入端或者將取樣值SV, - SV。輸出至寄存器303的數(shù)據(jù)端。在此例中，若第 一選擇信號SSu、 SS12......SSm未使來自寄存器201的取樣值輸出至寄存器
303的數(shù)據(jù)端，則寄存器303的輸出會(huì)一直維持在之前的輸出，當(dāng)寄存器303 的數(shù)據(jù)端切換至寄存器201的取樣值后，寄存器303才會(huì)轉(zhuǎn)而輸出取樣值
sv, - svn。
上述判斷模塊211可包含一第二存儲(chǔ)單元305、 一與門307以及一更新 致能電路309。第二存儲(chǔ)單元305包含一復(fù)用器311以及一寄存器313。更 新致能電路3 09用來在兩連續(xù)取樣值符合該特定關(guān)系時(shí)產(chǎn)生 一 更新致能信號 UES。與門307耦接至復(fù)用器209以及更新致能電路309,用以根據(jù)復(fù)用器 209的輸出與更新致能電路309的輸出產(chǎn)生一輸出值。第二存儲(chǔ)單元305耦 接至該與門307與計(jì)數(shù)器213，用以根據(jù)與門307輸出值來決定是否使用原 有的特定延遲級參數(shù)PDS或者將計(jì)數(shù)值CV輸出作為新的特定延遲級參數(shù) PDS，其中當(dāng)更新致能電路309依據(jù)取樣值SV, - SVn產(chǎn)生更新致能信號UES 時(shí)，第二存儲(chǔ)單元305會(huì)由對應(yīng)第二取樣值的計(jì)數(shù)值所更新。
以上述例子而言，當(dāng)取樣值SV廣SVn第一次由0變1時(shí)，輸出值SV加t 為1且被輸出至與門307以及更新致能電路309，此時(shí)更新致能309也會(huì)輸 出l的值，因此與門307的輸出值也會(huì)為1。而復(fù)用器311在接收到值1作 為選擇信號時(shí)，會(huì)將其輸出切換至計(jì)數(shù)值CV,然后寄存器313才會(huì)將計(jì)數(shù) 值CV作為特定延遲級參數(shù)PDS。須注意的是，上述的與門307可視需求而 以其它邏輯單元代替，其也在本發(fā)明的范圍之內(nèi)。
圖4示出了對應(yīng)圖3所示的延遲級選擇電路200的延遲級選擇方法。如 圖4所示，此延遲級選擇方法包含
步驟401:
根據(jù)一時(shí)鐘信號取樣該時(shí)鐘信號的延遲時(shí)鐘信號以產(chǎn)生多個(gè)取樣值。 步驟403:
分別存儲(chǔ)每一個(gè)取樣值，并分別根據(jù)相對應(yīng)的第一選擇信號輸出取樣值。
步驟405:
根據(jù) 一 第二選擇信號分別輸出取樣值。步驟407:
判斷取樣值中兩連續(xù)的第一和第二取樣值是否符合一特定關(guān)系，以及當(dāng) 兩連續(xù)的第一、第二取樣值符合特定關(guān)系時(shí)，決定出特定延遲級。 步驟409:
產(chǎn)生一計(jì)數(shù)值以控制步驟401所取樣的一延遲時(shí)鐘信號。 步驟411:
根據(jù)計(jì)數(shù)值產(chǎn)生第 一選擇信號。 步驟413:
依據(jù)計(jì)數(shù)值設(shè)定該第二選擇信號。
此方法的其它詳細(xì)步驟已披露于圖2和圖3的描述中，故在此不再贅述。 根據(jù)上述的系統(tǒng)和方法，可根據(jù)不同的狀態(tài)實(shí)時(shí)的改變延遲量，因此可
避免因錯(cuò)誤的延遲量而造成的各種問題。
以上所述僅為本發(fā)明的一實(shí)施例，凡依本發(fā)明權(quán)利要求所做的均等變化
與修飾，皆應(yīng)屬本發(fā)明的涵蓋范圍。
權(quán)利要求
1. 一種延遲級選擇電路，用以自多個(gè)延遲級中選擇一特定延遲級，所述延遲級分別輸出多個(gè)延遲時(shí)鐘信號，該延遲級選擇電路包含一第一寄存器，耦接至所述延遲級，用以根據(jù)一時(shí)鐘信號分別取樣所述延遲時(shí)鐘信號以產(chǎn)生多個(gè)取樣值；多個(gè)第一存儲(chǔ)單元，耦接至該第一寄存器，所述存儲(chǔ)單元分別存儲(chǔ)所述取樣值，每一個(gè)第一存儲(chǔ)單元根據(jù)相對應(yīng)的一第一選擇信號輸出所述取樣值至少其中之一；一第一選擇單元，耦接至所述第一存儲(chǔ)單元，用以根據(jù)一第二選擇信號分別輸出所述取樣值；一判斷模塊，耦接于該第一選擇單元，用來判斷所述取樣值中兩個(gè)連續(xù)的一第一與一第二取樣值是否符合一特定關(guān)系，以及當(dāng)該第一與該第二取樣值符合該特定關(guān)系時(shí)，決定該特定延遲級；以及一計(jì)數(shù)器，耦接于該判斷模塊，用來產(chǎn)生一計(jì)數(shù)值以控制該第一寄存器所取樣的一延遲時(shí)鐘信號。
2. 如權(quán)利要求1所述的延遲級選擇電路，還包含有 一第一選擇信號產(chǎn)生電路，耦接至該計(jì)數(shù)器，以根據(jù)該計(jì)數(shù)值產(chǎn)生所述第一選擇信號；以及一第二選擇信號產(chǎn)生電路，耦接于該第一選擇單元與該計(jì)數(shù)器，用來依 據(jù)該計(jì)數(shù)值設(shè)定該第二選擇信號。
3. 如權(quán)利要求1所述的延遲級選擇電路，其中該判斷模塊根據(jù)該計(jì)數(shù)值 決定出該特定延遲級。
4. 如權(quán)利要求1所述的延遲級選擇電路， 其中該判斷模塊包含有一更新致能電路，用來當(dāng)該第 一 與該第二取樣值符合該特定關(guān)系時(shí)產(chǎn)生 一更新致能信號；一邏輯單元，耦接至該第一選擇單元以及該更新致能電路，用以根據(jù)該 第一選擇單元的輸出與該更新致能電路的輸出產(chǎn)生一輸出值；一第二存儲(chǔ)單元，耦接至該邏輯單元與該計(jì)數(shù)器，用以根據(jù)該邏輯單元 的該輸出值來決定是否存儲(chǔ)該計(jì)數(shù)值，該第二存儲(chǔ)單元包含一第二選擇單元，接收該計(jì)數(shù)值以及一第三選擇信號；以及一第二寄存器，其輸入端耦接至該時(shí)鐘信號以及該第二選擇單元的輸出端，其輸出端耦接至該第二選擇單元的該輸入端其中之一；其中該第二選擇單元根據(jù)該第三選擇信號選擇該第二寄存器輸出以及該計(jì)數(shù)值其中之一輸出至該第二寄存器且當(dāng)該更新致能電路依據(jù)該第 一 、第二取樣值產(chǎn)生該更新致能信號時(shí)，該第二存儲(chǔ)單元會(huì)根據(jù)對應(yīng)該第二取樣值的該計(jì)數(shù)值被更新。
5. 如權(quán)利要求1所述的延遲級選擇電路，其還包含有 一檢測致能電路，耦接于該計(jì)數(shù)器，用來致能該計(jì)數(shù)器來計(jì)數(shù)該計(jì)數(shù)值，以及當(dāng)該判斷模塊決定出該特定延遲級之后，停止該計(jì)數(shù)器計(jì)數(shù)該計(jì)數(shù)值。
6. 如權(quán)利要求1所述的延遲級選擇電路，其中該每一個(gè)第一存儲(chǔ)單元包一第三選擇單元，用來接收所述取樣值其中之一以及相對應(yīng)的該第 一選 擇信號；以及一第三寄存器，耦接至該時(shí)鐘信號及該第一選擇單元，，其中該第三選 擇單元根據(jù)該第一選擇信號選擇性地將該第一寄存器耦接于該第三寄存器。
7. 如權(quán)利要求1所述的延遲級選^^電路，其中該第一寄存器根據(jù)該時(shí)鐘 信號來依序取樣所述延遲時(shí)鐘信號，該第一選擇單元根據(jù)該第二選擇信號依 序輸出所述取樣值，其中該特定關(guān)系為該第 一取樣值為 一 第 一邏輯值以及該 第二取樣值為第 一 次出現(xiàn)的 一 第二邏輯值。
8. —種延遲級選擇方法，用以自多個(gè)延遲級中選擇一特定延遲級，所述 延遲級分別輸出多個(gè)延遲時(shí)鐘信號，該延遲級選擇方法包含根據(jù)一時(shí)鐘信號分別取樣所述延遲時(shí)鐘信號以產(chǎn)生多個(gè)取樣值； 分別存儲(chǔ)所述取樣值，并分別根據(jù)相對應(yīng)的一第 一選擇信號輸出所述取 樣值；根據(jù)一第二選擇信號分別輸出所述取樣值；判斷所述取樣值中兩連續(xù)的第一與第二取樣值是否符合一特定關(guān)系，以 及當(dāng)該第一、第二取樣值符合該特定關(guān)系時(shí)，決定該特定延遲級；以及產(chǎn)生一計(jì)數(shù)值以控制所取樣的該延遲時(shí)鐘信號；其中該特定關(guān)系為該第 一取樣值為 一第 一邏輯值以及該第二取樣值為 第 一次出現(xiàn)的 一第二邏輯值。
9. 如權(quán)利要求8所述的延遲級選擇方法，還包含有 根據(jù)該計(jì)數(shù)值產(chǎn)生所述第一選擇信號；以及 依據(jù)該計(jì)數(shù)值設(shè)定該第二選擇信號； 其中該特定延遲級根據(jù)該計(jì)數(shù)值來決定。
10. 如權(quán)利要求8所述的延遲級選擇方法，還包含有當(dāng)該第 一 與該第二取樣值符合該特定關(guān)系時(shí)產(chǎn)生 一 更新致能信號； 根據(jù)被輸出的所述取樣值與該更新致能信號產(chǎn)生一輸出值，其中該輸出 值根據(jù)對應(yīng)該第二取樣值的該計(jì)數(shù)值來被更新； 根據(jù)該輸出值來決定是否存儲(chǔ)該計(jì)數(shù)值。
全文摘要
一延遲級選擇電路，包含第一寄存器，根據(jù)一時(shí)鐘信號以及延遲時(shí)鐘信號產(chǎn)生多個(gè)取樣值；第一存儲(chǔ)單元，存儲(chǔ)取樣值，并根據(jù)第一選擇信號輸出取樣值；選擇單元，根據(jù)第二選擇信號輸出取樣值；判斷模塊，判斷兩連續(xù)取樣值是否符合一特定關(guān)系，若是則決定出特定延遲級，且特定延遲級也根據(jù)一計(jì)數(shù)值決定；計(jì)數(shù)器，產(chǎn)生計(jì)數(shù)值以控制第一寄存器所取樣的延遲時(shí)鐘信號；第一選擇信號產(chǎn)生電路，根據(jù)計(jì)數(shù)值產(chǎn)生第一選擇信號；第二選擇信號產(chǎn)生電路，依據(jù)計(jì)數(shù)值設(shè)定第二選擇信號。
文檔編號G06F1/10GK101452306SQ200710196240
公開日2009年6月10日 申請日期2007年11月30日 優(yōu)先權(quán)日2007年11月30日
發(fā)明者張名君, 郭東政 申請人:瑞昱半導(dǎo)體股份有限公司