專利名稱：一種多通道內(nèi)部總線的外部接口裝置及其數(shù)據(jù)傳輸方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電子通信技術(shù)領(lǐng)域，尤其涉及一種多通道內(nèi)部總線的外部接 口裝置及其數(shù)據(jù)傳輸方法。
背景技術(shù)：
隨著電子通信技術(shù)的發(fā)展，包括特定業(yè)務(wù)邏輯的芯片得到了廣泛應(yīng)用，
針對(duì)該特定芯片的設(shè)計(jì)為SoC (System on Chip，片上系統(tǒng))設(shè)計(jì)。在SoC 設(shè)計(jì)中，通常首先購(gòu)買業(yè)界成熟的CPU IP (中央處理器知識(shí)產(chǎn)權(quán)，通常指已
經(jīng)設(shè)計(jì)好的、成熟商用的邏輯模塊)，搭建合適的內(nèi)部總線架構(gòu)，再基于該
CPU (中央處理器)及其總線設(shè)計(jì)符合系統(tǒng)要求的業(yè)務(wù)邏輯。
在這種設(shè)計(jì)流程中，CPU及其內(nèi)部總線接口是具有共性的模塊，為了測(cè) 試設(shè)計(jì)的基于該模塊的業(yè)務(wù)邏輯是否符合要求，通常獨(dú)立對(duì)該CPU IP生產(chǎn) Test Chip (測(cè)試芯片)(或者將該CPU IP獨(dú)立綜合到一個(gè)FPGA中)，該 Test Chip—般為處理器樣片，由單獨(dú)的處理器及簡(jiǎn)單內(nèi)部總線構(gòu)成，提供 CPU IP內(nèi)部總線的外部接口，供用戶在實(shí)際生產(chǎn)CPU IP之前調(diào)試基于該CPU IP內(nèi)部總線的業(yè)務(wù)邏輯及相應(yīng)軟件。該Chip不僅可以用來對(duì)業(yè)務(wù)邏輯進(jìn)行實(shí) 時(shí)業(yè)務(wù)邏輯驗(yàn)證，還可作為ASIC (專用集成電路)樣片返回之前的軟件開發(fā) 與調(diào)試平臺(tái)，對(duì)業(yè)務(wù)邏輯進(jìn)行進(jìn)一步調(diào)試。
包括Test Chip的用于對(duì)業(yè)務(wù)邏輯進(jìn)行調(diào)試的裝置可以作為仿真裝置，該 裝置的典型結(jié)構(gòu)如圖1所示，包括Test Chip和邏輯設(shè)計(jì)裝置，該Test Chip 包括了系統(tǒng)所需要的CPU IP、總線架構(gòu)、特定的外設(shè)IP (該特定的外設(shè)IP為 設(shè)計(jì)好的成熟的業(yè)務(wù)邏輯)；邏輯設(shè)計(jì)裝置可以為常用的用FPGA承載邏輯的 FPGA邏輯單元，該單元包括自行設(shè)計(jì)的業(yè)務(wù)Logic IP(邏輯知識(shí)產(chǎn)權(quán)，為自 己設(shè)計(jì)的業(yè)務(wù)邏輯)、總線架構(gòu)、特定外設(shè)。TestChip中CPU IP的內(nèi)部總線 被引出到片外和FPGA邏輯單元對(duì)接，CPU IP可以通過內(nèi)部總線的FPGA接口 訪問FPGA邏輯單元中的業(yè)務(wù)邏輯，以測(cè)試該業(yè)務(wù)邏輯的設(shè)計(jì)是否正確；CPU IP還可以直接運(yùn)行軟件，在實(shí)際芯片沒有流片之前，編寫邏輯驅(qū)動(dòng)，甚至運(yùn) 行業(yè)務(wù)流程，測(cè)試芯片性能是否能夠滿足需求。
但是，由于CPU IP內(nèi)部總線用于在芯片內(nèi)部進(jìn)行高速數(shù)據(jù)傳輸，因此內(nèi) 部總線信號(hào)通常都非常多，若將這些信號(hào)全部在芯片管腳上實(shí)現(xiàn)，實(shí)現(xiàn)困 難，并且成本很高。并且，隨著SoC的設(shè)計(jì)向以Data Flow Centric (數(shù)據(jù)流 為中心)發(fā)展，現(xiàn)有的內(nèi)部總線如AHB (Advanced High-performance Bus, 高性能總線)不能滿足設(shè)計(jì)需求，因此，產(chǎn)生了新一代互聯(lián)協(xié)議如AXI (Advanced extensible Interface,先進(jìn)可擴(kuò)展接口 ) 、 OCP (Open Core Protocol,開方文核協(xié)-漢)、Magenta (—種總線標(biāo)準(zhǔn))。這些新一代互耳關(guān)協(xié)i義 包括如下特性采用多個(gè)通道傳輸數(shù)據(jù)，且通道之間數(shù)據(jù)的依賴性較小；傳 輸基于連續(xù)傳輸進(jìn)行，連續(xù)傳輸由單個(gè)地址發(fā)起；支持Outstanding (請(qǐng)求掛 起)和Out-of-Order (亂序傳輸)。
新一代互聯(lián)協(xié)議架構(gòu)圖如圖2所示，在各個(gè)主從設(shè)備之間分別存在數(shù)個(gè)通 道，分別用于傳輸?shù)刂?、?shù)據(jù)以及各種控制信息。針對(duì)常用的AXI總線，AXI 總線傳輸基于五個(gè)物理通道，分別為讀地址、讀數(shù)據(jù)、寫地址、寫數(shù)據(jù)和寫 請(qǐng)求通道，在上層協(xié)議看來，AXI總線的傳輸形式是將整個(gè)傳輸過程按方向分 為五種Packet(包)，每個(gè)具體傳輸則包含了其中若干種Packet (即使用若 干種通道)。由于各個(gè)Packet之間的依賴性很小，沒有固定的相位關(guān)系，因 此每一個(gè)Packet所傳輸?shù)耐ǖ揽梢噪S意設(shè)置。根據(jù)具體應(yīng)用的需要通?？梢?設(shè)置若干級(jí)數(shù)的Pipelining (流水線)。AXI總線的典型連續(xù)傳輸由一個(gè)地 址、 一個(gè)控制Packet以及若干數(shù)據(jù)Packet組成。AXI還支持Outstanding和 Out-of-Order，即Master (主設(shè)備)或Slave (從設(shè)備)都可以存在若干 Active (激活)但未完成的操作，這些操作通過ID (標(biāo)簽)信息進(jìn)行順序控 制。
由于新一代互聯(lián)協(xié)議具有更高的性能，因此若將這些信號(hào)全部在芯片管 腳上實(shí)現(xiàn)，實(shí)現(xiàn)更加困難，并且成本更高。
現(xiàn)有的一種多通道內(nèi)部總線的外部接口的具體實(shí)現(xiàn)，是將Test Chip中的 多通道內(nèi)部總線直接引出為外部邏輯接口，與邏輯設(shè)計(jì)裝置相連。比如一 種常見的Versatile (—種產(chǎn)品名稱)仿真板，將ARM1156/1176 (ARM公司 生產(chǎn)的一種測(cè)試芯片)或MPCore (ARM公司生產(chǎn)的一種測(cè)試芯片)等CPU 做成Test Chip，將其內(nèi)部總線AXI引出為FPGA接口 ，對(duì)接到EB(仿真板) 的FPGA上，然后將待測(cè)試的業(yè)務(wù)邏輯燒制在FPGA中，CPU通過AXI總線對(duì) 該業(yè)務(wù)邏輯進(jìn)行調(diào)試。
但是由于多通道內(nèi)部總線信號(hào)線非常多，因此需要將所有的信號(hào)線都引 出來，實(shí)現(xiàn)困難，并且芯片面積大，成本高。以AXI總線為例，信號(hào)線非常 多，ARM將其五個(gè)通道的全部信號(hào)都引到了管腳上。其中ARM1176 Test Chip引出的信號(hào)線為271根，MPCore Test Chip引出的信號(hào)線為571根，這 樣，使得Test Chip的內(nèi)部面積受到Pin Limited (引出的信號(hào)線的限制), Test Chip的實(shí)際面積將會(huì)比較大，芯片成本難以承受，并且PCB(印刷電路 板)板布線非常困難，需要更大的面積和更多的金屬層，造成PCB成本也大 幅上升。同時(shí)，與Test Chip連接的FPGA為了能夠和AXI接口接入，也需要同 樣多的Pin腳，這也造成了 FPGA4反-更件成本大幅上升。
現(xiàn)有的另 一種多通道內(nèi)部總線的外部接口的具體實(shí)現(xiàn)，是將AXI總線協(xié)議 轉(zhuǎn)換為普通的CPU接口時(shí)序之后，將數(shù)據(jù)以CPU幀格式和FPGA進(jìn)行對(duì)接， FPGA采用CPU接口接收數(shù)據(jù)幀，并將收到的數(shù)據(jù)幀轉(zhuǎn)換回AXI協(xié)議進(jìn)行傳
輸。
對(duì)具有CPU接口的Test Chip,采用該技術(shù)可以復(fù)用已有的CPU接口 ，不 需要額外增加管腳，板級(jí)電路成熟、簡(jiǎn)單。但是，作為發(fā)送方的Test Chip需 要將AXI協(xié)議轉(zhuǎn)換為CPU接口協(xié)議，即AXI協(xié)議信號(hào)需要譯碼為CPU幀數(shù)據(jù)進(jìn) 行傳輸，作為接收方的FPGA需要將接收到的數(shù)據(jù)幀轉(zhuǎn)換回AXI協(xié)議，接收方 和發(fā)送方的協(xié)議轉(zhuǎn)換都需要額外的邏輯，并必然會(huì)造成額外的延遲。
同時(shí)，CPU接口需要將AXI—次傳輸在五個(gè)通道的信息完整保存，然后再 轉(zhuǎn)發(fā)出去，這種模式將無法實(shí)現(xiàn)AXI總線上的Outstanding和Out-of-Order特 性，這兩種特性的缺失將驗(yàn)證降低AXI傳輸效率和傳輸帶寬，使得該接口成為 實(shí)時(shí)驗(yàn)證時(shí)的性能瓶頸。
并且，若需要實(shí)現(xiàn)AXI Master接口和AXI Slave接口的對(duì)接，需要兩套 CPU接口，其引出的Pin (管)腳數(shù)量將大大增加。
因此，現(xiàn)有的多通道內(nèi)部總線的外部接口實(shí)現(xiàn)方法，從Test Chip中引出 的信號(hào)線多，實(shí)現(xiàn)復(fù)雜，成本高。

發(fā)明內(nèi)容
本發(fā)明實(shí)施例提供一種多通道內(nèi)部總線的外部接口裝置及其數(shù)據(jù)傳輸方 法，簡(jiǎn)單的實(shí)現(xiàn)多通道內(nèi)部總線的外部接口，并通過該外部接口裝置進(jìn)行數(shù) 據(jù)傳輸。
本發(fā)明實(shí)施例是通過以下技術(shù)方案實(shí)現(xiàn)的
本發(fā)明實(shí)施例提供一種多通道內(nèi)部總線的外部接口控制裝置，所述裝置 包括
決策單元，用于根據(jù)接收到的仲裁信息決定接收數(shù)據(jù)或發(fā)送數(shù)據(jù)； 數(shù)據(jù)發(fā)送單元，用于在所述決策單元的決策結(jié)果為發(fā)送數(shù)據(jù)時(shí)，發(fā)送數(shù) 據(jù)；所述數(shù)據(jù)包括^:據(jù)信息和所述數(shù)據(jù)信息的數(shù)據(jù)類型信息；
數(shù)據(jù)接收單元，用于在所述決策單元的決策結(jié)果為接收數(shù)據(jù)時(shí)，接收數(shù) 據(jù)，并根據(jù)接收到的數(shù)據(jù)的數(shù)據(jù)類型信息將數(shù)據(jù)發(fā)送至對(duì)應(yīng)的數(shù)據(jù)處理設(shè)備
處理；
所述仲裁信息用于指示數(shù)據(jù)的發(fā)送或接收；所述數(shù)據(jù)類型信息用于標(biāo)識(shí) 所述數(shù)據(jù)信息所屬的通道類型。
本發(fā)明實(shí)施例提供一種多通道數(shù)據(jù)傳輸系統(tǒng)，包括需要進(jìn)行多通道數(shù)據(jù) 傳輸?shù)牡谝谎b置和第二裝置，所述第一裝置和第二裝置各包括多通道內(nèi)部 總線的外部接口控制裝置，所述外部接口控制裝置用于根據(jù)接收到的仲裁信 息控制數(shù)據(jù)包的發(fā)送和接收，并根據(jù)接收到的數(shù)據(jù)包中的數(shù)據(jù)類型信息將接 收到數(shù)據(jù)轉(zhuǎn)發(fā)至對(duì)應(yīng)的數(shù)據(jù)處理設(shè)備；所述數(shù)據(jù)類型信息用于標(biāo)識(shí)數(shù)據(jù)信息 所屬的通道類型；
所述系統(tǒng)還包括
仲裁單元，用于根據(jù)接收到的請(qǐng)求進(jìn)行數(shù)據(jù)包發(fā)送的請(qǐng)求信號(hào)，確定所 述第一裝置和第二裝置之間的傳輸數(shù)據(jù)包的方向，并發(fā)送包括所述傳輸方向 的仲裁信息至待發(fā)送和/或待接收數(shù)據(jù)的外部接口控制裝置。
本發(fā)明實(shí)施例提供一種多通道數(shù)據(jù)的發(fā)送方法，所述方法包括 接收用于指示數(shù)據(jù)的發(fā)送的仲裁信息；并將待發(fā)送數(shù)據(jù)和所述數(shù)據(jù)的數(shù) 據(jù)類型信息組合成數(shù)據(jù)包，發(fā)送所述數(shù)據(jù)包；或者，
將待發(fā)送數(shù)據(jù)和所述數(shù)據(jù)的數(shù)據(jù)類型信息組合成數(shù)據(jù)包，發(fā)送所述數(shù)據(jù) 包；所述數(shù)據(jù)類型信息用于標(biāo)識(shí)所述數(shù)據(jù)信息所屬的通道類型。 本發(fā)明實(shí)施例提供一種多通道數(shù)據(jù)的接收方法，所述方法包括 直接接收數(shù)據(jù)包；或者，根據(jù)接收到的用于指示數(shù)據(jù)的接收的仲裁信息 接收數(shù)據(jù)包；
根據(jù)接收到的數(shù)據(jù)包中的數(shù)據(jù)類型信息將數(shù)據(jù)發(fā)送至對(duì)應(yīng)的數(shù)據(jù)處理設(shè) 備處理；所述數(shù)據(jù)類型信息用于標(biāo)識(shí)所述數(shù)據(jù)信息所屬的通道類型。
由上述本發(fā)明實(shí)施例提供的技術(shù)方案可以看出，本發(fā)明實(shí)施例將數(shù)據(jù)信 息和用于標(biāo)識(shí)該數(shù)據(jù)信息所屬的通道類型的數(shù)據(jù)類型信息作為一個(gè)數(shù)據(jù)包發(fā) 送，并根據(jù)數(shù)據(jù)類型信息將接收到的數(shù)據(jù)信息傳輸至該數(shù)據(jù)信息對(duì)應(yīng)的數(shù)據(jù) 處理設(shè)備，達(dá)到在不影響多通道內(nèi)部總線的傳輸性能的情況下，簡(jiǎn)單實(shí)現(xiàn)多 通道內(nèi)部總線的外部接口，成本低的技術(shù)效果。


圖1為現(xiàn)有的仿真裝置的結(jié)構(gòu)圖； 圖2為現(xiàn)有的新一代互聯(lián)協(xié)議架構(gòu)圖； 圖3為本發(fā)明的第 一個(gè)實(shí)施例的系統(tǒng)的結(jié)構(gòu)圖； 圖4為本發(fā)明的第二個(gè)實(shí)施例的方法的過程圖。
具體實(shí)施例方式
本發(fā)明實(shí)施例在需要進(jìn)行多通道數(shù)據(jù)傳輸?shù)牡谝谎b置和第二裝置(比 如Test Chip和邏輯設(shè)計(jì)裝置)之間傳輸包括用于標(biāo)識(shí)該數(shù)據(jù)信息所屬的通 道類型的數(shù)據(jù)類型信息的數(shù)據(jù)包，并根據(jù)數(shù)據(jù)類型信息將各自接收到的數(shù)據(jù) 信息傳輸至該數(shù)據(jù)信息對(duì)應(yīng)的數(shù)據(jù)處理設(shè)備。
該數(shù)據(jù)處理設(shè)備可以包括多通道內(nèi)部總線的主設(shè)備或從設(shè)備。 本發(fā)明實(shí)施例僅在物理層上實(shí)現(xiàn)通道的交互，Test Chip和邏輯設(shè)計(jì)裝置 中的各個(gè)數(shù)據(jù)處理設(shè)備接收到各自的數(shù)據(jù)包之后，即按照數(shù)據(jù)包的具體內(nèi)容 進(jìn)行讀或?qū)懖僮?，不影響讀寫操作的具體內(nèi)容。這是由于多通道內(nèi)部總線的 各個(gè)通道是獨(dú)立傳輸數(shù)據(jù)的，多通道內(nèi)部總線的每次數(shù)據(jù)傳輸(包括各種讀 寫操作和控制操作)是由至少一個(gè)通道完成的，即每一次數(shù)據(jù)操作，都是由 各個(gè)通道進(jìn)行各自的多次數(shù)據(jù)交互來完成的。比如 一次連續(xù)的寫數(shù)據(jù)操 作，由寫地址通道的一次數(shù)據(jù)交互，寫通道的數(shù)次交互和B (應(yīng)答)通道的數(shù)次交互共同組成。但在每一次數(shù)據(jù)操作中，各通道各自的數(shù)據(jù)交互獨(dú)立，沒
有固定相位關(guān)系，基于多通道內(nèi)部總線的Outstanding的特性，寫通道下一次 操作所需要的交互并不要求在B通道完成上一次操作的交互之后才進(jìn)行。因 此，對(duì)于一次讀或?qū)憯?shù)據(jù)操作來說，只要完成了該次數(shù)據(jù)操作所需的所有通 道的數(shù)據(jù)交互，而不需要考慮通道進(jìn)行數(shù)據(jù)交互的先后次序，即可以完成該 次數(shù)據(jù)操作。
并且，多通道內(nèi)部總線的多個(gè)通道均具有很強(qiáng)的方向性，每一個(gè)通道只 能進(jìn)行單向的信息交互。
因此，在本發(fā)明實(shí)施例的設(shè)計(jì)中，即是通過傳輸用于標(biāo)識(shí)該數(shù)據(jù)信息所 屬的通道類型的數(shù)據(jù)類型信息的數(shù)據(jù)包，將多通道內(nèi)部總線中在各個(gè)主從設(shè) 備之間的各個(gè)通道中直接傳輸?shù)臄?shù)據(jù)包，在本發(fā)明實(shí)施例中，用 一個(gè)雙向數(shù) 據(jù)傳輸通道傳輸。
本發(fā)明的第一個(gè)實(shí)施例為圖3所示的多通道數(shù)據(jù)傳輸系統(tǒng)，包括需要進(jìn) 行多通道數(shù)據(jù)傳輸?shù)牡谝谎b置(比如Test Chip)和第二裝置(比如邏輯設(shè)計(jì) 裝置)，其中，該Test Chip和該邏輯設(shè)計(jì)裝置各包括仲裁單元和多通道內(nèi) 部總線的外部接口控制裝置，其中，
仲裁單元，用于根據(jù)接收到的請(qǐng)求進(jìn)行數(shù)據(jù)包發(fā)送的Req (請(qǐng)求)信 號(hào)，確定Test Chip和該邏輯設(shè)計(jì)裝置之間的傳輸數(shù)據(jù)包的方向，并發(fā)送包括 該傳輸方向的仲裁信息(Gnt (授權(quán))信號(hào))至Test Chip和該邏輯設(shè)計(jì)裝置 的外部接口控制裝置，該裝置即為待發(fā)送和/或待接收數(shù)據(jù)的外部接口控制裝 置。仲裁單元可以位于Test Chip中(如圖3所示)，也可以位于邏輯設(shè)計(jì)裝 置中，還可以位于仿真裝置中的其他地方。該仲裁單元可以采用各種仲裁方 式，比如Req、 Gnt仲裁方式，包括AHB方式，或者根據(jù)Req和Gnt信號(hào)的相 位變化產(chǎn)生的其他仲裁方式；也可以采用各種仲裁算法進(jìn)行仲裁，比如對(duì) Req信號(hào)設(shè)置仲裁算法，比如在雙方同時(shí)發(fā)起Req的情況下，仲裁給哪一 方，或者是否在一方?jīng)]有發(fā)送完仲裁請(qǐng)求的情況下就打斷等。仲裁單元可以
向Test Chip和該邏輯設(shè)計(jì)裝置均發(fā)送仲裁信息，也可以根據(jù)預(yù)先的設(shè)置，向 其中一個(gè)單元發(fā)送仲裁信息；可以預(yù)先設(shè)置接收到仲裁信息的一方發(fā)送數(shù)
據(jù)，另一方接收數(shù)據(jù)；或者設(shè)置接收到仲裁信息的一方接收數(shù)據(jù)，另一方發(fā) 送數(shù)據(jù)。
外部接口控制裝置用于將Test Chip中的內(nèi)部總線在Test Chip的外部實(shí) 現(xiàn)，并與邏輯設(shè)計(jì)裝置連接，便于對(duì)邏輯設(shè)計(jì)裝置中的邏輯進(jìn)行仿真測(cè)試。 該裝置具體用于根據(jù)接收到的仲裁信息控制Test Chip和該邏輯設(shè)計(jì)裝置之間 的數(shù)據(jù)包的發(fā)送和接收，并根據(jù)接收到的數(shù)據(jù)包中的packet—type (數(shù)據(jù)類 型)信息將接收到數(shù)據(jù)轉(zhuǎn)發(fā)至對(duì)應(yīng)的數(shù)據(jù)處理設(shè)備；該packetjype信息為在 數(shù)據(jù)包中設(shè)置的指示數(shù)據(jù)信息所屬的通道類型的信息，比如，若該數(shù)據(jù)屬于 AR(讀地址)類型，則packet—type信息設(shè)置為指示AR類型的標(biāo)志，可以為 OO或其他標(biāo)志。
并且，該外部接口控制裝置發(fā)送或接收數(shù)據(jù)的位寬由各個(gè)主從設(shè)備之間 位寬最大的通道決定，即等于或大于多通道內(nèi)部總線中位寬最大的通道。比 如以AXI總線為例，在通常的32 Bits地址、64Bits數(shù)據(jù)配置下，如果不計(jì)算 ID (標(biāo)識(shí))信息，五個(gè)通道中，AW (寫地址)、AR、 B通道位寬小于64 Bits, R通道為64 Bits, W通道在使用Strobe (—種信號(hào)名稱)信號(hào)時(shí)為72 Bits，否則為64 Bits。因此，該雙向通道在使用Strobe時(shí)位寬為72 Bits + ID位 寬，否則為64 Bits + ID位寬。ID位寬通常為3-6比特，這樣，從TestChip中引 出的信號(hào)線大大減少。
并且，由于本發(fā)明實(shí)施例僅在一個(gè)雙向數(shù)據(jù)傳輸通道中根據(jù)數(shù)據(jù)包的傳 輸方向和數(shù)據(jù)類型完成數(shù)據(jù)的傳輸，因此實(shí)際上在本發(fā)明實(shí)施例中不區(qū)分各 個(gè)數(shù)據(jù)處理設(shè)備的主從關(guān)系，即不區(qū)分主設(shè)備和從設(shè)備。比如以AXI總線為 例，本發(fā)明實(shí)施例不區(qū)分AXI Master和AXI Slave, —個(gè)Test Chip和一個(gè)邏輯
設(shè)計(jì)裝置中可同時(shí)包括多個(gè)作為AXI Master的數(shù)據(jù)處理設(shè)備和一個(gè)作為AXI Slave的數(shù)據(jù)處理設(shè)備。
該外部接口控制裝置具體可以包括決策單元、數(shù)據(jù)發(fā)送單元和數(shù)據(jù)接 收單元，其中，
決策單元，用于根據(jù)接收到的仲裁信息決定接收數(shù)據(jù)或發(fā)送數(shù)據(jù)；
數(shù)據(jù)發(fā)送單元，用于在決策單元的決策結(jié)果為發(fā)送數(shù)據(jù)時(shí)，發(fā)送數(shù)據(jù) 包；該數(shù)據(jù)包包括數(shù)據(jù)信息和該數(shù)據(jù)信息的數(shù)據(jù)類型信息。在這種情況 下，決策單元的決策信息包括在預(yù)先設(shè)置接收仲裁的一方發(fā)送數(shù)據(jù)或者， 雙方均接收仲裁信息的情況下，根據(jù)接收到的仲裁信息發(fā)送數(shù)據(jù)包；或者， 在預(yù)先設(shè)置接收仲裁的一方接收數(shù)據(jù)的情況下，直接發(fā)送數(shù)據(jù)包。
數(shù)據(jù)接收單元，用于在決策單元的決策結(jié)果為接收數(shù)據(jù)時(shí)，接收數(shù)據(jù)； 并根據(jù)接收到的數(shù)據(jù)類型信息將數(shù)據(jù)發(fā)送至對(duì)應(yīng)的數(shù)據(jù)處理設(shè)備處理。在這 種情況下，決策單元的決策信息包括在預(yù)先設(shè)置接收仲裁的一方發(fā)送數(shù)據(jù) 的情況下，直接接收數(shù)據(jù)；或者，在預(yù)先設(shè)置接收仲裁的一方接收數(shù)據(jù)或 者，雙方均接收仲裁信息的情況下，根據(jù)接收到的仲裁信息接收數(shù)據(jù)。
數(shù)據(jù)類型信息用于標(biāo)識(shí)數(shù)據(jù)信息所屬的通道類型。
若需要由外部接口控制裝置向仲裁單元發(fā)出請(qǐng)求信息，則該外部接口控 制裝置還可以包括請(qǐng)求信號(hào)發(fā)送單元，用于向該仲裁單元發(fā)送用于請(qǐng)求進(jìn) 行數(shù)據(jù)包發(fā)送的請(qǐng)求信號(hào)。
該數(shù)據(jù)發(fā)送單元具體可以包括
數(shù)據(jù)類型設(shè)置單元，用于設(shè)置待發(fā)送數(shù)據(jù)的數(shù)據(jù)類型信息，并將該數(shù)據(jù)
類型信息和數(shù)據(jù)組合成一個(gè)數(shù)據(jù)包；
發(fā)送執(zhí)行單元，用于發(fā)送該數(shù)據(jù)類型設(shè)置單元組合的數(shù)據(jù)包。 在數(shù)據(jù)處理設(shè)備中存在多個(gè)主設(shè)備的情況下，為了區(qū)分?jǐn)?shù)據(jù)具體是屬于
哪個(gè)主設(shè)備的，需要設(shè)置主設(shè)備標(biāo)志，則該數(shù)據(jù)發(fā)送單元還包括主設(shè)備標(biāo)
志設(shè)置單元，用于設(shè)置待發(fā)送數(shù)據(jù)的主設(shè)備標(biāo)志信息，并在所述數(shù)據(jù)包中增 加所述主設(shè)備標(biāo)志信息；該主設(shè)備標(biāo)志信息用于標(biāo)識(shí)數(shù)據(jù)信息所屬的主設(shè) 備；具體可以通過對(duì)數(shù)據(jù)的ID信息進(jìn)行擴(kuò)展的方式來標(biāo)識(shí)主設(shè)備信息，該ID 信息可以為主設(shè)備的編號(hào)或主設(shè)備中各個(gè)進(jìn)程的編號(hào)。比如若存在兩個(gè)主 設(shè)備，則在原有的ID信息上擴(kuò)展一位，用該位信息的變化(0或1 )指示不同 的主設(shè)備。在這種情況下，該數(shù)據(jù)接收單元還根據(jù)接收到的主設(shè)備標(biāo)志信息 將數(shù)據(jù)發(fā)送至對(duì)應(yīng)的數(shù)據(jù)處理設(shè)^^處理。
在數(shù)據(jù)處理設(shè)備中存在多個(gè)從設(shè)備的情況下，為了區(qū)分?jǐn)?shù)據(jù)具體是屬于 哪個(gè)從設(shè)備的，需要設(shè)置從設(shè)備標(biāo)志，則該數(shù)據(jù)發(fā)送單元還包括從設(shè)備標(biāo) 志設(shè)置單元，用于設(shè)置待發(fā)送數(shù)據(jù)的從設(shè)備標(biāo)志信息，并在該數(shù)據(jù)包中增加 所述從設(shè)備標(biāo)志信息；該從設(shè)備標(biāo)志信息用于標(biāo)識(shí)數(shù)據(jù)信息所屬的從設(shè)備。 該從設(shè)備標(biāo)志信息可以為數(shù)據(jù)包中的地址信息經(jīng)解碼獲得的信息，具體可 以通過對(duì)數(shù)據(jù)的地址信息進(jìn)行譯碼的方式來獲取從設(shè)備信息，即該從設(shè)備標(biāo) 志設(shè)置單元可以為解碼單元，用于對(duì)接收到數(shù)據(jù)包中的地址信息進(jìn)行解碼操 作，以獲知數(shù)據(jù)所屬的從設(shè)備。比如若存在兩個(gè)從設(shè)備，則在接口控制單 元中還可以包括用于將數(shù)據(jù)包中的地址信息解碼為該數(shù)據(jù)包的目標(biāo)從設(shè)備地 址的解碼單元。在這種情況下，該數(shù)據(jù)接收單元還根據(jù)接收到的從設(shè)備標(biāo)志 信息將數(shù)據(jù)發(fā)送至對(duì)應(yīng)的數(shù)據(jù)處理設(shè)備處理。
在數(shù)據(jù)接收單元還根據(jù)接收到的主設(shè)備標(biāo)志信息和/或從設(shè)備標(biāo)志信息將 數(shù)據(jù)發(fā)送至對(duì)應(yīng)的數(shù)據(jù)處理設(shè)備處理的情況下，該數(shù)據(jù)接收單元可以作為第 一數(shù)據(jù)接收單元。
由本發(fā)明的第一個(gè)實(shí)施例可以看出，本發(fā)明實(shí)施例在不改變多通道內(nèi)部 總線性能的基礎(chǔ)上，從內(nèi)部總線引出的信號(hào)線大大減少，節(jié)省了成本。
本發(fā)明的第二個(gè)實(shí)施例為基于本發(fā)明第 一個(gè)實(shí)施例的多通道數(shù)據(jù)傳輸系 統(tǒng)的數(shù)據(jù)傳輸方法，如圖4所示，具體包括如下步驟 步驟1:仲裁單元根據(jù)接收到的請(qǐng)求進(jìn)行數(shù)據(jù)包發(fā)送的Req信號(hào)，確定數(shù) 據(jù)包的傳輸方向，并發(fā)送包括該傳輸方向的Gnt信號(hào)(即仲裁信號(hào))至外部接 口控制裝置。根據(jù)預(yù)先設(shè)置的需求，可以將該Gnt信號(hào)均發(fā)送至第一裝置 (Test Chip)和第二裝置(邏輯設(shè)計(jì)裝置)；也可以用Gnt信號(hào)指示發(fā)送數(shù) 據(jù)，并僅將該信號(hào)發(fā)送至仲裁結(jié)果為發(fā)送數(shù)據(jù)的裝置的外部接口控制裝置； 可以理解的是，也可以用Gnt信號(hào)指示接收數(shù)據(jù)，并僅將該信號(hào)發(fā)送至仲裁結(jié) 果為接收數(shù)據(jù)的裝置的外部接口控制裝置。
步驟2:在接收到的Gnt信號(hào)指示發(fā)送數(shù)據(jù)的情況下，將待發(fā)送數(shù)據(jù)和該 數(shù)據(jù)的數(shù)據(jù)類型信息組合成數(shù)據(jù)包，發(fā)送該數(shù)據(jù)包；或者，在Gnt信號(hào)僅發(fā)送 給指示接收數(shù)據(jù)的裝置的情況下，需要發(fā)送數(shù)據(jù)的裝置直接發(fā)送該數(shù)據(jù)包。 該數(shù)據(jù)類型信息用于標(biāo)識(shí)數(shù)據(jù)信息所屬的通道類型。
比如Test Chip中的外部接口控制裝置根據(jù)接收到的包括數(shù)據(jù)包的傳輸 方向的Gnt信號(hào)確定是否發(fā)送數(shù)據(jù)包，在Gnt信號(hào)指示其發(fā)送數(shù)據(jù)的情況下， 該Test Chip中的外部接口控制裝置設(shè)置待發(fā)送數(shù)據(jù)的packet—type,并將該 packet—type和數(shù)據(jù)組合成一個(gè)數(shù)據(jù)包，將該數(shù)據(jù)包由Test Chip發(fā)送至邏輯設(shè) 計(jì)裝置；同樣的，在Gnt信號(hào)指示邏輯設(shè)計(jì)裝置中的外部接口控制裝置發(fā)送數(shù) 據(jù)的情況下，該邏輯設(shè)計(jì)裝置中的外部接口控制裝置設(shè)置待發(fā)送數(shù)據(jù)的 packetjype,并將該packet—type和數(shù)據(jù)組合成 一 個(gè)數(shù)據(jù)包，將該數(shù)據(jù)包由 Test Chip發(fā)送至邏輯設(shè)計(jì)裝置。
步驟3:在沒有接收到Gnt信號(hào)的情況下，直接接收數(shù)據(jù)包；或者，在接 收到的Gnt信號(hào)指示接收數(shù)據(jù)的情況下，根據(jù)該信號(hào)接收數(shù)據(jù)包。
步驟4:根據(jù)接收到的數(shù)據(jù)包中的數(shù)據(jù)類型信息將數(shù)據(jù)發(fā)送至對(duì)應(yīng)的數(shù)據(jù) 處理設(shè)備處理；該數(shù)據(jù)處理設(shè)備為多通道內(nèi)部總線的主設(shè)備或從設(shè)備。
在由外部接口控制裝置發(fā)起Req信號(hào)的情況下，在步驟1之前還包括外 部接口控制裝置向仲裁單元發(fā)送Req信號(hào)。
在存在多個(gè)主設(shè)備的情況下，該步驟2還包括設(shè)置待發(fā)送數(shù)據(jù)信息的主 設(shè)備標(biāo)志信息，并發(fā)送該主設(shè)備標(biāo)志信息；該主設(shè)備標(biāo)志信息用于標(biāo)識(shí)數(shù)據(jù) 信息所屬的主設(shè)備。在這種情況下，該步驟4還包括根據(jù)接收到的主設(shè)備標(biāo) 志信息，將數(shù)據(jù)發(fā)送至對(duì)應(yīng)的數(shù)據(jù)處理設(shè)備處理。該主設(shè)備標(biāo)志信息用于標(biāo) 識(shí)數(shù)據(jù)信息所屬的主設(shè)備，可以設(shè)置在多通道內(nèi)部總線中的標(biāo)簽ID信息的擴(kuò) 展位上。
在存在多個(gè)從設(shè)備的情況下，該步驟2還包括設(shè)置待發(fā)送數(shù)據(jù)信息的從 設(shè)備標(biāo)志信息，并發(fā)送該從設(shè)備標(biāo)志信息；該從設(shè)備標(biāo)志信息用于標(biāo)識(shí)數(shù)據(jù) 信息所屬的從設(shè)備。在這種情況下，該步驟4還包括根據(jù)接收到的從設(shè)備標(biāo) 志信息，將數(shù)據(jù)發(fā)送至對(duì)應(yīng)的數(shù)據(jù)處理設(shè)備處理。該從設(shè)備標(biāo)志信息用于標(biāo) 識(shí)數(shù)據(jù)信息所屬的從i殳備，可以為數(shù)據(jù)包中的地址信息經(jīng)解碼獲得的信息。
下面對(duì)步驟1涉及的仲裁方法進(jìn)行詳細(xì)敘述。
之所以采取仲裁方法，是因?yàn)楸景l(fā)明實(shí)施例采用 一個(gè)雙向數(shù)據(jù)傳輸通道 完成數(shù)據(jù)的雙向傳輸，所以需要一個(gè)額外的仲裁單元進(jìn)行仲裁，以決定數(shù)據(jù) 的傳輸方向。
第一裝置(比如Test Chip)和第二裝置(比如FPGA)都使用同樣 的仲裁申請(qǐng)機(jī)制，需要發(fā)送信息時(shí)提出請(qǐng)求，如果獲得仲裁，則可以發(fā)送信 息，如果無法獲得仲裁，則接收信息。
下面以AXI總線在FPGA中的邏輯設(shè)計(jì)為例，此時(shí)邏輯設(shè)計(jì)裝置為FPGA 邏輯單元，將FPGA邏輯單元中的外部接口控制裝置作為第二外部接口控制裝 置，將Test Chip中的外部接口控制裝置作為第一外部接口控制裝置，對(duì)本發(fā) 明實(shí)施例中的仲裁方法進(jìn)行詳細(xì)敘述。
本發(fā)明實(shí)施例的仲裁方式可以包括Req、 Gnt仲裁方式；該Req、 Gnt 仲裁方式可以包括AHB方式、或者根據(jù)Req和Gnt信號(hào)的相位變化產(chǎn)生的其 它仲裁方式。也可以采用各種仲裁算法進(jìn)行仲裁，比如對(duì)Req信號(hào)設(shè)置仲
裁算法，比如在雙方同時(shí)發(fā)起Req的情況下，仲裁給哪一方，或者是否在 一方?jīng)]有發(fā)送完仲裁請(qǐng)求的情況下就打斷等。仲裁算法可以不考慮采用的具 體仲裁方式，而在仲裁單元中進(jìn)行獨(dú)立設(shè)計(jì)。
采用本發(fā)明實(shí)施例仲裁方式的數(shù)據(jù)傳輸過程可以包括Test Chip和 FPGA都可以作為數(shù)據(jù)包的發(fā)送方和接收方，數(shù)據(jù)包的傳輸使用AXI握手方 式，半雙工。在獲取總線仲裁的情況下，發(fā)送方發(fā)起Valid (有效)指示數(shù)據(jù) 有效，接收方發(fā)起Ready (準(zhǔn)備好)指示數(shù)據(jù)能夠被接收，Valid和Ready同 時(shí)有效時(shí)一個(gè)數(shù)據(jù)包傳輸完成。
采用本發(fā)明實(shí)施例仲裁方式的仲裁信號(hào)可以包括雙方的仲裁使用 Req、 Gnt信號(hào)實(shí)現(xiàn)，兩端FPGA接口模塊都使用Req、 Gnt進(jìn)行仲裁。其中 Arbiter (仲裁單元)可以存放在FPGA和Test Chip中的任意一方，或者獨(dú)立 存在。
在采用Req和Gnt信號(hào)的相位變化產(chǎn)生的其他仲裁方式的情況下，Req無 效后Gnt還會(huì)延一拍，也就是浪費(fèi)一拍Gnt。如果使用先后優(yōu)先級(jí)仲裁算法， AXI FPGA接口模塊可采用預(yù)測(cè)方式少發(fā)一拍Req的方式實(shí)現(xiàn)滿拍傳輸。
下面以AXI總線在FPGA中的邏輯設(shè)計(jì)作為本發(fā)明的第三個(gè)實(shí)施例，對(duì)本 發(fā)明實(shí)施例進(jìn)行詳細(xì)敘述。此時(shí)邏輯設(shè)計(jì)裝置為FPGA邏輯單元，包括第二外 部接口控制裝置、數(shù)據(jù)處理設(shè)備4 (可以作為AXI Master2)、數(shù)據(jù)處理設(shè)備5 (可以作為AXI Slave1) ， Test Chip中包括仲裁單元、數(shù)據(jù)處理設(shè)備3(可以 作為AXI Master0)、數(shù)據(jù)處理設(shè)備2 (可以作為AXI Master1 )、數(shù)據(jù)處理設(shè) 備1 (可以作為AXI Slave0) , Test Chip和FPGA邏輯單元通過雙向數(shù)據(jù)傳輸 通道進(jìn)行數(shù)據(jù)傳輸。其中，需要向外發(fā)送的是AXI Master0、 1、 2的 AR/AW/W通道信息和AXI Slave0、 1的R/B通道信息，其中AR/AW/W通道信 息需要轉(zhuǎn)發(fā)給AXI Slave1,而R/B通道需要轉(zhuǎn)發(fā)給AXI Master2;需要接收信 息的是AXI Master0、 1、 2的R/B通道信息和AXI Slave0、 1的AR/AW/W通道
信息。用packetJype信息為000指示數(shù)據(jù)信息為AR類型，用ID號(hào)的擴(kuò)展位為 01指示數(shù)據(jù)的目的數(shù)據(jù)處理設(shè)備為AXI Slave1。下面以AXI MasterO發(fā)送AR
類型的數(shù)據(jù)過程為例進(jìn)行詳細(xì)敘述。
步驟1:第一外部接口控制裝置向仲裁單元發(fā)送Req信號(hào)；
步驟2:仲裁單元采用AHB仲裁方式，確定仲裁結(jié)果為第一外部接口控制
裝置為數(shù)據(jù)的發(fā)送方，并將該仲裁結(jié)果發(fā)送給第一和第二外部接口控制裝
置；
步驟3:第一和第外部接口控制裝置接收仲裁結(jié)果；第一外部接口控制裝 置根據(jù)數(shù)據(jù)信息所屬的通道設(shè)置packet一type信息為OOO，即AR類型，ID號(hào)的 擴(kuò)展位為兩位，設(shè)置為01，并將packet—type信息、擴(kuò)展后的ID號(hào)和數(shù)據(jù)信息 組合成數(shù)據(jù)包發(fā)送；
步驟4:第二外部接口控制裝置接收到數(shù)據(jù)包，由數(shù)據(jù)包的傳輸方向和 packet—type信息得知該數(shù)據(jù)為AXI Slave的AR類型數(shù)據(jù)，由擴(kuò)展后的ID號(hào)得 知該數(shù)據(jù)具體為AXI Slave1的AR類型數(shù)據(jù)，并將該數(shù)據(jù)轉(zhuǎn)發(fā)至AXI Slave1。
本發(fā)明實(shí)施例可以應(yīng)用于不同位寬的多通道內(nèi)部總線中，也可以應(yīng)用于 各種多通道內(nèi)部總線的外部接口實(shí)現(xiàn)，比如OCP總線和Magenta總線；并 且，不僅限于Test Chip和邏輯設(shè)計(jì)裝置之間的數(shù)據(jù)交互過程，可以為任何需 要將多通道內(nèi)部總線的內(nèi)部總線在外部實(shí)現(xiàn)的場(chǎng)合。本發(fā)明實(shí)施例能夠在不 影響多通道內(nèi)部總線的傳輸性能的情況下，簡(jiǎn)單實(shí)現(xiàn)多通道內(nèi)部總線的外部 接口，成本低。
以上所述，僅為本發(fā)明較佳的具體實(shí)施方式
，但本發(fā)明的保護(hù)范圍并不 局限于此，任何熟悉本技術(shù)領(lǐng)域的技術(shù)人員在本發(fā)明揭露的技術(shù)范圍內(nèi)，可 輕易想到的變化或替換，都應(yīng)涵蓋在本發(fā)明的保護(hù)范圍之內(nèi)。因此，本發(fā)明 的保護(hù)范圍應(yīng)該以權(quán)利要求書的保護(hù)范圍為準(zhǔn)。
權(quán)利要求
1、一種多通道內(nèi)部總線的外部接口控制裝置，其特征在于，所述裝置包括決策單元，用于根據(jù)接收到的仲裁信息決定接收數(shù)據(jù)或發(fā)送數(shù)據(jù)；數(shù)據(jù)發(fā)送單元，用于在所述決策單元的決策結(jié)果為發(fā)送數(shù)據(jù)時(shí)，發(fā)送數(shù)據(jù)；所述數(shù)據(jù)包括數(shù)據(jù)信息和所述數(shù)據(jù)信息的數(shù)據(jù)類型信息；數(shù)據(jù)接收單元，用于在所述決策單元的決策結(jié)果為接收數(shù)據(jù)時(shí)，接收數(shù)據(jù)，并根據(jù)接收到的數(shù)據(jù)的數(shù)據(jù)類型信息將數(shù)據(jù)發(fā)送至對(duì)應(yīng)的數(shù)據(jù)處理設(shè)備處理；所述仲裁信息用于指示數(shù)據(jù)的發(fā)送或接收；所述數(shù)據(jù)類型信息用于標(biāo)識(shí)所述數(shù)據(jù)信息所屬的通道類型。
2、 如權(quán)利要求1所述的裝置，其特征在于，所述數(shù)據(jù)發(fā)送單元具體包括數(shù)據(jù)類型設(shè)置單元，用于設(shè)置待發(fā)送數(shù)據(jù)的數(shù)據(jù)類型信息，并將所述數(shù) 據(jù)類型信息和數(shù)據(jù)組合成一個(gè)數(shù)據(jù)包；發(fā)送執(zhí)行單元，用于發(fā)送所述數(shù)據(jù)類型設(shè)置單元組合的數(shù)據(jù)包。 .
3、 如權(quán)利要求2所述的裝置，其特征在于，所述數(shù)據(jù)發(fā)送單元還包括 主設(shè)備標(biāo)志設(shè)置單元，用于設(shè)置待發(fā)送數(shù)據(jù)的主設(shè)備標(biāo)志信息，并在所述數(shù)據(jù)包中增加所述主設(shè)備標(biāo)志信息；所述主設(shè)備標(biāo)志信息用于標(biāo)識(shí)數(shù)據(jù)信 息所屬的主設(shè)備；和/或，從設(shè)備標(biāo)志設(shè)置單元，用于設(shè)置待發(fā)送數(shù)據(jù)的從設(shè)備標(biāo)志信息，并在所 述數(shù)據(jù)包中增加所述從設(shè)備標(biāo)志信息；所述從設(shè)備標(biāo)志信息用于標(biāo)識(shí)數(shù)據(jù)信 息所屬的從設(shè)備。
4、 如權(quán)利要求3所述的裝置，其特征在于，所述數(shù)據(jù)接收單元具體為第 一數(shù)據(jù)接收單元，用于根據(jù)接收到的數(shù)據(jù)的數(shù)據(jù)類型信息和接收到的主設(shè)備 標(biāo)志信息和/或從設(shè)備標(biāo)志信息，將數(shù)據(jù)發(fā)送至對(duì)應(yīng)的數(shù)據(jù)處理設(shè)備處理。
5、 如權(quán)利要求3或4所述的裝置，其特征在于，所述主設(shè)備標(biāo)志信息設(shè)置于多通道內(nèi)部總線中的標(biāo)簽ID信息的擴(kuò)展位上；所述從設(shè)備標(biāo)志信息包括 數(shù)據(jù)包中的地址信息經(jīng)解碼獲得的信息。
6、 一種多通道數(shù)據(jù)傳輸系統(tǒng)，包括需要進(jìn)行多通道數(shù)據(jù)傳輸?shù)牡谝谎b置 和第二裝置，其特征在于，所述第一裝置和第二裝置各包括多通道內(nèi)部總 線的外部接口控制裝置，所述外部接口控制裝置用于根據(jù)接收到的仲裁信息 控制數(shù)據(jù)包的發(fā)送和接收，并根據(jù)接收到的數(shù)據(jù)包中的數(shù)據(jù)類型信息將接收 到數(shù)據(jù)轉(zhuǎn)發(fā)至對(duì)應(yīng)的數(shù)據(jù)處理設(shè)備；所述數(shù)據(jù)類型信息用于標(biāo)識(shí)數(shù)據(jù)信息所 屬的通道類型；所述系統(tǒng)還包括仲裁單元，用于根據(jù)接收到的請(qǐng)求進(jìn)行數(shù)據(jù)包發(fā)送的請(qǐng)求信號(hào)，確定所 述第一裝置和第二裝置之間的傳輸數(shù)據(jù)包的方向，并發(fā)送包括所述傳輸方向 的仲裁信息至待發(fā)送和/或待接收數(shù)據(jù)的外部接口控制裝置。
7、 如權(quán)利要求6所述的系統(tǒng)，其特征在于，所述外部接口控制裝置包括請(qǐng)求信號(hào)發(fā)送單元，用于向所述仲裁單元發(fā)送用于請(qǐng)求進(jìn)行數(shù)據(jù)包發(fā)送 的請(qǐng)求信號(hào)；決策單元，用于根據(jù)接收到所述仲裁單元的仲裁信息決定接收數(shù)據(jù)或發(fā) 送數(shù)據(jù)；數(shù)據(jù)發(fā)送單元，用于在所述決策單元的決策結(jié)果為發(fā)送數(shù)據(jù)時(shí)，發(fā)送數(shù) 據(jù)；所述數(shù)據(jù)包括數(shù)據(jù)信息和所述數(shù)據(jù)信息的數(shù)據(jù)類型信息；數(shù)據(jù)接收單元，用于在所述決策單元的決策結(jié)果為接收數(shù)據(jù)時(shí)，接收數(shù) 據(jù)，并根據(jù)接收到的數(shù)據(jù)的數(shù)據(jù)類型信息將數(shù)據(jù)發(fā)送至對(duì)應(yīng)的數(shù)據(jù)處理設(shè)備 處理；所述數(shù)據(jù)類型信息用于標(biāo)識(shí)數(shù)據(jù)信息所屬的通道類型。
8、 如權(quán)利要求6或7所述的裝置，其特征在于，所述外部接口控制裝置發(fā) 送或接收數(shù)據(jù)的位寬等于或大于多通道內(nèi)部總線中位寬最大的通道。
9、 一種多通道數(shù)據(jù)的發(fā)送方法，其特征在于，所述方法包括接收用于指示數(shù)據(jù)的發(fā)送的仲裁信息；并將待發(fā)送數(shù)據(jù)和所述數(shù)據(jù)的數(shù) 據(jù)類型信息組合成數(shù)據(jù)包，發(fā)送所述數(shù)據(jù)包；或者，將待發(fā)送數(shù)據(jù)和所述數(shù)據(jù)的數(shù)據(jù)類型信息組合成數(shù)據(jù)包，發(fā)送所述數(shù)據(jù) 包；所述數(shù)據(jù)類型信息用于標(biāo)識(shí)所述數(shù)據(jù)信息所屬的通道類型。
10、 如權(quán)利要求9所述的方法，其特征在于，在所述接收仲裁信息之前， 所述方法還包括發(fā)送用于請(qǐng)求發(fā)送數(shù)據(jù)包的請(qǐng)求信號(hào)。
11、 如權(quán)利要求9或10所述的方法，其特征在于，所述方法還包括 設(shè)置待發(fā)送數(shù)據(jù)信息的主設(shè)備標(biāo)志信息，并發(fā)送所述主設(shè)備標(biāo)志信息；所述主設(shè)備標(biāo)志信息用于標(biāo)識(shí)數(shù)據(jù)信息所屬的主設(shè)備；和/或，設(shè)置待發(fā)送數(shù)據(jù)信息的從設(shè)備標(biāo)志信息，并發(fā)送所述從設(shè)備標(biāo)志信息； 所述從設(shè)備標(biāo)志信息用于標(biāo)識(shí)數(shù)據(jù)信息所屬的從設(shè)備。
12、 一種多通道數(shù)據(jù)的接收方法，其特征在于，所述方法包括 直接接收數(shù)據(jù)包；或者，根據(jù)接收到的用于指示數(shù)據(jù)的接收的仲裁信息接收數(shù)據(jù)包；根據(jù)接收到的數(shù)據(jù)包中的數(shù)據(jù)類型信息將數(shù)據(jù)發(fā)送至對(duì)應(yīng)的數(shù)據(jù)處理設(shè) 備處理；所述數(shù)據(jù)類型信息用于標(biāo)識(shí)所述數(shù)據(jù)信息所屬的通道類型。
13、 如權(quán)利要求12所述的方法，其特征在于，所述方法還包括 根據(jù)接收到的主設(shè)備標(biāo)志信息，將數(shù)據(jù)發(fā)送至對(duì)應(yīng)的數(shù)據(jù)處理設(shè)備處理；和/或，根據(jù)接收到的從設(shè)備標(biāo)志信息，將數(shù)據(jù)發(fā)送至對(duì)應(yīng)的數(shù)據(jù)處理設(shè)備處理；所述主設(shè)備標(biāo)志信息用于標(biāo)識(shí)數(shù)據(jù)信息所屬的主設(shè)備；所述從設(shè)備標(biāo)志 信息用于標(biāo)識(shí)數(shù)據(jù)信息所屬的從設(shè)備。
14、如權(quán)利要求13所述的方法，其特征在于，所述主設(shè)備標(biāo)志信息設(shè)置 于多通道內(nèi)部總線中的標(biāo)簽ID信息的擴(kuò)展位上；所述從設(shè)備標(biāo)志信息包括 數(shù)據(jù)包中的地址信息經(jīng)解碼獲得的信息。
全文摘要
一種多通道內(nèi)部總線的外部接口裝置及其數(shù)據(jù)傳輸方法，包括多通道內(nèi)部總線的外部接口控制裝置和仲裁單元，該外部接口控制裝置用于根據(jù)接收到的仲裁信息控制數(shù)據(jù)包的發(fā)送和接收，并根據(jù)接收到的數(shù)據(jù)包中的數(shù)據(jù)類型信息將接收到數(shù)據(jù)轉(zhuǎn)發(fā)至對(duì)應(yīng)的數(shù)據(jù)處理設(shè)備；該數(shù)據(jù)類型信息用于標(biāo)識(shí)數(shù)據(jù)信息所屬的通道類型。仲裁單元用于根據(jù)接收到的請(qǐng)求進(jìn)行數(shù)據(jù)包發(fā)送的請(qǐng)求信號(hào)，確定傳輸數(shù)據(jù)包的方向，并發(fā)送包括所述傳輸方向的仲裁信息至待發(fā)送和/或待接收數(shù)據(jù)的外部接口控制裝置。本發(fā)明實(shí)施例達(dá)到在不影響多通道內(nèi)部總線的傳輸性能的情況下，簡(jiǎn)單實(shí)現(xiàn)多通道內(nèi)部總線的外部接口，成本低的技術(shù)效果。
文檔編號(hào)G06F13/38GK101169771SQ20071017853
公開日2008年4月30日 申請(qǐng)日期2007年11月30日 優(yōu)先權(quán)日2007年11月30日
發(fā)明者雷 葉, 晶 夏, 張丹瑜, 霆 雷 申請(qǐng)人:華為技術(shù)有限公司