專(zhuān)利名稱(chēng)：運(yùn)算處理系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種安裝有處理器的運(yùn)算處理系統(tǒng)。
背景技術(shù)：
大容量且比較便宜的"與非"型閃爍存儲(chǔ)器被廣泛地用于數(shù)字靜止相
機(jī)等系統(tǒng)LSI (Large-scale integrated circuit)。處理器不能直接從"與 非"型閃爍存儲(chǔ)器中讀出程序等。要將程序等從"與非"型閃爍存儲(chǔ)器中 傳送到DRAM (dynamic random access memory)等另寸的存儲(chǔ)器以后， 才被讀出，所以對(duì)處理器會(huì)產(chǎn)生一個(gè)等待時(shí)間。
因此，例如在日本國(guó)特開(kāi)2002 — 297445號(hào)公報(bào)中記載有為了縮短處 理器的等待時(shí)間的微處理器，該微控制器，利用計(jì)數(shù)器監(jiān)視數(shù)據(jù)傳送，能 夠從傳送目的地的存儲(chǔ)器中讀出已經(jīng)被傳送的數(shù)據(jù)。

發(fā)明內(nèi)容
一發(fā)明要解決的問(wèn)題一
然而，利用現(xiàn)有的微控制器時(shí)，在傳送目的地的存儲(chǔ)器沒(méi)有足夠容量 的情況下，不能傳送所有的數(shù)據(jù)，所以處理器要根據(jù)需要傳送數(shù)據(jù)。再就 是，因?yàn)樵诓煌某绦颉?shù)據(jù)的結(jié)構(gòu)下，也并非一定按照傳送源的地址順 序?qū)⒊绦?、?shù)據(jù)傳送到傳送目的地，所以不能判斷計(jì)數(shù)器所保持的地址是 否被存儲(chǔ)在傳送目的地。這樣一來(lái)，處理器便需要對(duì)被傳送的區(qū)域進(jìn)行管 理，導(dǎo)致處理器的負(fù)荷增加。這是一個(gè)問(wèn)題。
另外，需要從傳送目的地的存儲(chǔ)器中將傳送完畢、處理器也利用完畢 的數(shù)據(jù)有效地除去。
本發(fā)明的目的在于提供一種在不增加處理器的負(fù)荷的情況下，縮短 從需要規(guī)定的例行程序進(jìn)行訪問(wèn)的閃爍存儲(chǔ)器等存儲(chǔ)器讀出時(shí)的等待時(shí)間 的運(yùn)算處理系統(tǒng)。
一用以解決技術(shù)問(wèn)題的技術(shù)方案一
為解決上述問(wèn)題，第一方面的發(fā)明所采用的技術(shù)方案是一種運(yùn)算處理
系統(tǒng)。包括處理器，第一存儲(chǔ)器，存儲(chǔ)由所述處理器訪問(wèn)的對(duì)象即數(shù)據(jù)， 第二存儲(chǔ)器，具有用以存儲(chǔ)被傳送的數(shù)據(jù)的區(qū)域，第一訪問(wèn)控制器，控制 對(duì)所述第一存儲(chǔ)器的訪問(wèn)，第二訪問(wèn)控制器，控制對(duì)所述第二存儲(chǔ)器的訪 問(wèn)，數(shù)據(jù)傳送部，經(jīng)由所述第一訪問(wèn)控制器和所述第二訪問(wèn)控制器，將數(shù) 據(jù)從所述第一存儲(chǔ)器傳送到所述第二存儲(chǔ)器，以及數(shù)據(jù)管理部，根據(jù)由所 述處理器進(jìn)行的訪問(wèn)要求，讓所述數(shù)據(jù)傳送部將數(shù)據(jù)從所述第一存儲(chǔ)器傳 送到所述第二存儲(chǔ)器的所述區(qū)域，存儲(chǔ)表示已存儲(chǔ)在所述區(qū)域的數(shù)據(jù)的區(qū) 域信息；在由所述處理器訪問(wèn)的對(duì)象是由所述區(qū)域信息所表示的數(shù)據(jù)的情 況下，所述數(shù)據(jù)管理部讓所述處理器訪問(wèn)所述第二存儲(chǔ)器。
這樣一來(lái)，便由數(shù)據(jù)管理部對(duì)從第一存儲(chǔ)器向第二存儲(chǔ)器的數(shù)據(jù)傳送 進(jìn)行管理，當(dāng)由處理器訪問(wèn)的對(duì)象數(shù)據(jù)存在于第二存儲(chǔ)器的情況下，數(shù)據(jù) 管理部便讓處理器去訪問(wèn)第二存儲(chǔ)器。于是，處理器便無(wú)需對(duì)數(shù)據(jù)傳送進(jìn) 行管理。
第二方面的發(fā)明是這樣的，在所述第一方面的發(fā)明所記載的運(yùn)算處理 系統(tǒng)中，所述第一訪問(wèn)控制器控制對(duì)所述第一存儲(chǔ)器的訪問(wèn)，做到無(wú)論 所述第一存儲(chǔ)器是需要規(guī)定的例行程序進(jìn)行訪問(wèn)的存儲(chǔ)器，還是借助從地 址總線接收的地址被訪問(wèn)的存儲(chǔ)器，所述處理器都能夠?qū)λ龅谝淮鎯?chǔ)器 的數(shù)據(jù)進(jìn)行訪問(wèn)。
這樣一來(lái)，便不管第一存儲(chǔ)器是何種類(lèi)型的存儲(chǔ)器，處理器都能夠去 訪問(wèn)第一存儲(chǔ)器。
第三方面的發(fā)明是這樣的，在第二方面的發(fā)明所記載的運(yùn)算處理系統(tǒng) 中，由所述第一訪問(wèn)控制器進(jìn)行控制做到無(wú)論所述第一存儲(chǔ)器是需要規(guī) 定的例行程序進(jìn)行訪問(wèn)的存儲(chǔ)器，還是借助從地址總線接收的地址被訪問(wèn) 的存儲(chǔ)器，所述處理器都能夠利用同一地址空間訪問(wèn)所述第一存儲(chǔ)器的數(shù) 據(jù)。
這樣一來(lái)，不管第一存儲(chǔ)器的種類(lèi)如何，處理器同樣能夠訪問(wèn)第一存 儲(chǔ)器。因此，無(wú)需根據(jù)第一存儲(chǔ)器的種類(lèi)對(duì)處理進(jìn)行劃分。
第四方面的發(fā)明是這樣的，在所述第一方面的發(fā)明所記載的運(yùn)算處理 系統(tǒng)中，在所述運(yùn)算處理系統(tǒng)啟動(dòng)時(shí)，所述數(shù)據(jù)傳送部自動(dòng)地將所述第一 存儲(chǔ)器所存儲(chǔ)的數(shù)據(jù)中規(guī)定區(qū)域的數(shù)據(jù)傳送給所述第二存儲(chǔ)器。
這樣一來(lái)，運(yùn)算處理系統(tǒng)啟動(dòng)時(shí)，數(shù)據(jù)傳送部便自動(dòng)地將第一存儲(chǔ)器 內(nèi)規(guī)定區(qū)域的數(shù)據(jù)傳送給第二存儲(chǔ)器。通過(guò)將啟動(dòng)時(shí)所用的數(shù)據(jù)等先傳送 給第二存儲(chǔ)器存儲(chǔ)好，則啟動(dòng)運(yùn)算處理系統(tǒng)時(shí)，便不會(huì)產(chǎn)生由于數(shù)據(jù)傳送
引起的等待時(shí)間。
第五方面的發(fā)明是這樣的，在所述第一方面的發(fā)明所記載的運(yùn)算處理 系統(tǒng)中，所述數(shù)據(jù)管理部，根據(jù)來(lái)自所述處理器的要求使所述區(qū)域的大小 變化。
這樣一來(lái)，數(shù)據(jù)管理部讓用以存儲(chǔ)已被傳送的數(shù)據(jù)的區(qū)域的大小發(fā)生 變化。于是，能夠有效地使用第二存儲(chǔ)器。
第六方面的發(fā)明是這樣的，在所述第一方面的發(fā)明所記載的運(yùn)算處理
系統(tǒng)中，所述數(shù)據(jù)傳送部包括存儲(chǔ)正在從所述第一存儲(chǔ)器傳送給所述第 二存儲(chǔ)器的數(shù)據(jù)的緩沖存儲(chǔ)器；在由所述處理器訪問(wèn)的對(duì)象與所述緩沖存 儲(chǔ)器存儲(chǔ)的數(shù)據(jù)一致的情況下，所述數(shù)據(jù)管理部讓所述處理器將該數(shù)據(jù)從 所述緩沖存儲(chǔ)器中讀出。
這樣一來(lái)，數(shù)據(jù)傳送部，便將傳送中的數(shù)據(jù)暫時(shí)地存儲(chǔ)于緩沖存儲(chǔ)器 中，處理器便能夠訪問(wèn)已存儲(chǔ)的數(shù)據(jù)。因此，不用等到傳送結(jié)束，就能夠 讀出正處于傳送中的數(shù)據(jù)。
第七方面的發(fā)明是這樣的，在所述第一方面的發(fā)明所記載的運(yùn)算處理 系統(tǒng)中，所述數(shù)據(jù)管理部將存儲(chǔ)已由所述處理器發(fā)出訪問(wèn)要求的數(shù)據(jù)的區(qū) 域的下一個(gè)區(qū)域的數(shù)據(jù)進(jìn)一步從所述第一存儲(chǔ)器傳送給所述第二存儲(chǔ)器。
這樣一來(lái)，數(shù)據(jù)管理部，也將含有已被訪問(wèn)的數(shù)據(jù)的區(qū)域的下一個(gè)區(qū) 域的數(shù)據(jù)傳送給第二存儲(chǔ)器。于是，在處理器跨越某一區(qū)域和它下一個(gè)區(qū) 域進(jìn)行訪問(wèn)的情況下，不會(huì)發(fā)生為了傳送而要等待的等待時(shí)間。
第八方面的發(fā)明是這樣的，在所述第一方面的發(fā)明所記載的運(yùn)算處理 系統(tǒng)中，所述第二存儲(chǔ)器具有多個(gè)所述區(qū)域；所述數(shù)據(jù)管理部，根據(jù)規(guī)定 的判斷基準(zhǔn)求出所述多個(gè)區(qū)域中應(yīng)該被刷新的區(qū)域，命令所述數(shù)據(jù)傳送部 對(duì)已求得的區(qū)域進(jìn)行刷新。
這樣一來(lái)，便能夠使第二存儲(chǔ)器的利用效率提高。
第九方面的發(fā)明是這樣的，在所述第八方面的發(fā)明所記載的運(yùn)算處理 系統(tǒng)中，所述數(shù)據(jù)管理部，根據(jù)存儲(chǔ)在所述多個(gè)區(qū)域中的每個(gè)區(qū)域的數(shù)據(jù) 的優(yōu)先度求出所述應(yīng)該被刷新的區(qū)域。
一發(fā)明的效果一
根據(jù)本發(fā)明，因?yàn)榘▽?duì)從第一存儲(chǔ)器到第二存儲(chǔ)器的數(shù)據(jù)傳送進(jìn)行 管理的數(shù)據(jù)管理部，所以負(fù)荷不會(huì)加給處理器，而且，對(duì)于被傳送并存儲(chǔ) 在第二存儲(chǔ)器的數(shù)據(jù)，能夠直接去訪問(wèn)第二存儲(chǔ)器，所以不會(huì)發(fā)生新的由 于傳送引起的等待時(shí)間。
附圖的筒單說(shuō)明


圖1是顯示本發(fā)明第一個(gè)實(shí)施例所涉及的運(yùn)算處理系統(tǒng)的構(gòu)成的方框圖。
圖2 (a)、圖2 (b)以及圖2 (c)是說(shuō)明圖，分別顯示閃爍存儲(chǔ)器 104、標(biāo)記存儲(chǔ)器以及DRAM108的邏輯存儲(chǔ)空間分配表的第 一個(gè)實(shí)施例 中之例。
圖3是顯示處理器101要求訪問(wèn)時(shí)數(shù)據(jù)管理部106的工作情況的流程圖。
圖4 (a)、圖4 (b)以及圖4 (c)是說(shuō)明圖，分別顯示閃爍存儲(chǔ)器 104、標(biāo)記存儲(chǔ)器以及DRAM108的邏輯存儲(chǔ)空間分配表的第二個(gè)實(shí)施例 中之例。
圖5是顯示第一個(gè)實(shí)施例所涉及的運(yùn)算處理系統(tǒng)啟動(dòng)時(shí)處理順序的流 程圖。
圖6是顯示第二個(gè)實(shí)施例所涉及的運(yùn)算處理系統(tǒng)啟動(dòng)時(shí)處理順序的流 程圖。
圖7是顯示DMA控制器305的構(gòu)成的方框圖。 圖8是顯示第三個(gè)實(shí)施例中處理器101發(fā)出訪問(wèn)要求時(shí)數(shù)據(jù)管理部 106的工作情況的流程圖。
具體實(shí)施方式
下面，參考附圖詳細(xì)說(shuō)明本發(fā)明的各個(gè)實(shí)施例。 (第一個(gè)實(shí)施例)
圖l是顯示本發(fā)明第一個(gè)實(shí)施例所涉及的運(yùn)算處理系統(tǒng)的構(gòu)成的方框
圖。圖1的運(yùn)算處理系統(tǒng)包括處理器101、處理器接口 102、作為第一 訪問(wèn)控制器的閃爍存儲(chǔ)器接口 103、作為第一存儲(chǔ)器的閃爍存儲(chǔ)器104、 作為數(shù)據(jù)傳送部的DMA (direct memory access)控制器105、數(shù)據(jù)管理 部106、作為第二訪問(wèn)控制器的DRAM接口 107以及作為第二存儲(chǔ)器的 DR雄108。
閃爍存儲(chǔ)器104，例如是"與非"型閃爍存儲(chǔ)器，對(duì)閃爍存儲(chǔ)器104 所存儲(chǔ)的數(shù)據(jù)進(jìn)行訪問(wèn)時(shí)需要規(guī)定的例行程序。閃爍存儲(chǔ)器104所存儲(chǔ)的 數(shù)據(jù)被傳送給DRAM108后再被讀出。閃爍存儲(chǔ)器接口 103利用規(guī)定的信 號(hào)訪問(wèn)閃爍存儲(chǔ)器104。
閃爍存儲(chǔ)器104不具有地址總線，在讀出之際，最初的邏輯地址被寫(xiě) 入閃爍存儲(chǔ)器104所擁有的地址暫存器中。之后，按順序?qū)Ρ粚?xiě)入的邏輯 地址所表示的數(shù)據(jù)進(jìn)行數(shù)據(jù)讀出。閃爍存儲(chǔ)器接口 103，將從處理器接口 102輸出的地址轉(zhuǎn)換為邏輯地址。
處理器101包括與地址、讀出要求、寫(xiě)入要求信號(hào)等保持聯(lián)系的處理 器總線，而且，處理器總線包括實(shí)際上進(jìn)行數(shù)據(jù)處理的數(shù)據(jù)總線。處理器 101通過(guò)該處理器總線與處理器接口 102相聯(lián)接。處理器IOI將對(duì)閃爍存 儲(chǔ)器104的訪問(wèn)要求輸出給處理器接口 102。
處理器接口 102，經(jīng)由處理器總線接收處理器101即將訪問(wèn)的地址， 基于該地址，從閃爍存儲(chǔ)器接口 103、數(shù)據(jù)管理部106、 DRAM接口 107 中選擇出適當(dāng)?shù)囊粋€(gè)并進(jìn)行訪問(wèn)。處理器接口 102，將通知有一個(gè)來(lái)自處 理器101的對(duì)閃爍存儲(chǔ)器104的訪問(wèn)要求這件事的信號(hào)以及訪問(wèn)對(duì)象的地 址輸出給數(shù)據(jù)管理部106。
數(shù)據(jù)管理部106包括保持有顯示閃爍存儲(chǔ)器104的哪一個(gè)區(qū)域的數(shù) 據(jù)被傳送給DRAM108的信息(區(qū)域信息)的標(biāo)記存儲(chǔ)器。數(shù)據(jù)管理部 106,基于已從處理器接口 102接收的地址以及標(biāo)記存儲(chǔ)器所保持的內(nèi)容 將信號(hào)輸出給DMA控制器105，由該信號(hào)進(jìn)行控制，以將包含處理器101 訪問(wèn)的對(duì)象數(shù)據(jù)的區(qū)域的數(shù)據(jù)從閃爍存儲(chǔ)器104傳送給DRAM108。數(shù)據(jù)
管理部106，將數(shù)據(jù)傳送結(jié)束這一情況通知處理器接口 102。每次傳送結(jié) 束后，數(shù)據(jù)管理部106將標(biāo)記存儲(chǔ)器的內(nèi)容進(jìn)行更新。
為了判斷DRAM108中存儲(chǔ)有閃爍存儲(chǔ)器104的哪一個(gè)區(qū)域的數(shù)據(jù)， 標(biāo)記存儲(chǔ)器中存儲(chǔ)有已存儲(chǔ)在DRAM108中的閃爍存儲(chǔ)器104的區(qū)域的前 頭地址。數(shù)據(jù)管理部106，將由處理器接口 102通知的地址、標(biāo)記存儲(chǔ)器 所保持的閃爍存儲(chǔ)器104的區(qū)域的前頭地址進(jìn)行比較，來(lái)判斷處理器101 發(fā)出訪問(wèn)要求的閃爍存儲(chǔ)器104的區(qū)域的數(shù)據(jù)是否已經(jīng)被存儲(chǔ)在 DR扁108中。
標(biāo)記存儲(chǔ)器，在存儲(chǔ)表示區(qū)域的地址的同時(shí)，還存儲(chǔ)那一區(qū)域的數(shù)據(jù) 的優(yōu)先度。優(yōu)先度，可以利用與例如處理器中的高速緩沖存儲(chǔ)器所采用的 算法一樣的算法求出，還可以利用為求出優(yōu)先度的算法求出。
在按照來(lái)自處理器101的新的訪問(wèn)要求傳送數(shù)據(jù)的情況下，傳送數(shù)據(jù) 管理部106進(jìn)行控制，而將已存儲(chǔ)在DRAM108中的數(shù)據(jù)區(qū)域中優(yōu)先度最 低的數(shù)據(jù)區(qū)域進(jìn)行刷新，將優(yōu)先度高的數(shù)據(jù)區(qū)域原樣保存好。
補(bǔ)充說(shuō)明一下，將標(biāo)記存儲(chǔ)器進(jìn)行擴(kuò)展并將某一追加信息寫(xiě)入其中， 將最沒(méi)有被訪問(wèn)的區(qū)域判斷為應(yīng)該被刷新的區(qū)域。還可以單純地任意地選 4年應(yīng)該;波刷新的區(qū)域。
可以將D RAM 10 8的被刷新區(qū)域的數(shù)據(jù)寫(xiě)回到閃爍存儲(chǔ)器10 4的相應(yīng) 區(qū)域中。還可以不將寫(xiě)回到閃爍存儲(chǔ)器104中，而是僅單純地將DRAM108 進(jìn)行刷新。
DMA控制器105，根據(jù)從數(shù)據(jù)管理部106接收的信號(hào)，從閃爍存儲(chǔ) 器接口 103取得閃爍存儲(chǔ)器104的數(shù)據(jù)，傳送給DRAM接口 107。
閃爍存儲(chǔ)器接口 103，從處理器接口 102和DMA控制器105接收對(duì) 閃爍存儲(chǔ)器104的訪問(wèn)要求后，再訪問(wèn)閃爍存儲(chǔ)器104。
DRAM接口 107，利用規(guī)定的信號(hào)訪問(wèn)DRAM108。DRAM接口 107， 從處理器接口 102和DMA控制器105接收對(duì)DRAM108的訪問(wèn)要求后， 再訪問(wèn)DRAM108。
圖2 (a)、圖2 (b)以及圖2 (c)是說(shuō)明圖，分別顯示閃爍存儲(chǔ)器 104、標(biāo)記存儲(chǔ)器以及DRAM108的邏輯存儲(chǔ)空間分配表的第一個(gè)實(shí)施例 中之例。在圖2 (a)中將閃爍存儲(chǔ)器104的整個(gè)區(qū)域劃分為例如區(qū)域A
到P十六個(gè)區(qū)域，這些區(qū)域基于邏輯地址空間而決定，各自的大小尺寸相 等。
在圖2 (c)中，從DRAM108的整個(gè)區(qū)域中分配了三個(gè)區(qū)域作為存 儲(chǔ)從閃爍存儲(chǔ)器104傳送的數(shù)據(jù)的區(qū)域。各個(gè)區(qū)域的大小尺寸和閃爍存儲(chǔ) 器104的一個(gè)區(qū)域的大小尺寸相等。補(bǔ)充說(shuō)明一下，DRAM108的其它區(qū) 域能夠用在其它用途上。
數(shù)據(jù)管理部106的標(biāo)記存儲(chǔ)器，保持著表示閃爍存儲(chǔ)器104區(qū)域中數(shù) 據(jù)被傳送并被存儲(chǔ)在DRAM108的區(qū)域的信息。換句話說(shuō)，保持著顯示區(qū) 域A到P中的某一個(gè)區(qū)域未存儲(chǔ)數(shù)據(jù)的狀態(tài)的信息，或者是任一個(gè)區(qū)域皆 尚未存儲(chǔ)數(shù)據(jù)的狀態(tài)的信息。在圖2 (b)中，顯示的是，例如區(qū)域A、 N、 G三個(gè)區(qū)域的數(shù)據(jù)被從閃爍存儲(chǔ)器104傳送并被存儲(chǔ)在DRAM108中這一 情況。
圖3是顯示處理器101發(fā)出訪問(wèn)要求時(shí)數(shù)據(jù)管理部106的工作情況的 流程圖。在步驟S102下，數(shù)據(jù)管理部106， 一從處理器接口 102接收到 通知處理器101對(duì)閃爍存儲(chǔ)器104有訪問(wèn)要求的信號(hào)，數(shù)據(jù)管理部106 便判斷，該訪問(wèn)要求以閃爍存儲(chǔ)器104的哪一個(gè)區(qū)域?yàn)閷?duì)象。
接著，在步驟S104，數(shù)據(jù)管理部106判斷標(biāo)記存儲(chǔ)器是否顯示訪問(wèn) 對(duì)象的區(qū)域。在處理器101的訪問(wèn)對(duì)象即閃爍存儲(chǔ)器104的區(qū)域顯示在標(biāo) 記存儲(chǔ)器中的情況下，處理進(jìn)入步驟S106;在不顯示的情況下，處理進(jìn) 入步驟S108。在步驟S106中，處理器101經(jīng)由處理器接口 102和DRAM 接口 107訪問(wèn)DRAM108來(lái)將數(shù)據(jù)讀出。
在步驟S108，數(shù)據(jù)管理部106，參考標(biāo)記存儲(chǔ)器判斷優(yōu)先度最低的數(shù) 據(jù)，在DRAM108中決定出刷新區(qū)域。在步驟SllO，數(shù)據(jù)管理部106， 控制DMA控制器105，以便從閃爍存儲(chǔ)器104傳送訪問(wèn)對(duì)象數(shù)據(jù)，并存 儲(chǔ)到已在步驟S108中決定的DRAM108的低優(yōu)先度數(shù)據(jù)區(qū)域。
在步驟S112，數(shù)據(jù)管理部106，通知處理器接口 102向DRAM108 的傳送已結(jié)束。在步驟S114，處理器101經(jīng)由處理器接口 102和DRAM 接口 107，訪問(wèn)DRAM108,將數(shù)據(jù)讀出。在步驟S116，數(shù)據(jù)管理部106 對(duì)標(biāo)記存儲(chǔ)器的內(nèi)容進(jìn)行更新。
接下來(lái)，說(shuō)明在該實(shí)施例所涉及的運(yùn)算處理系統(tǒng)啟動(dòng)的時(shí)候，處理器 101從閃爍存儲(chǔ)器104中讀出啟動(dòng)程序的情況。在該情況下，處理器101 經(jīng)由處理器接口 102，提出對(duì)閃爍存儲(chǔ)器104存儲(chǔ)的啟動(dòng)地址數(shù)據(jù)的讀出 訪問(wèn)要求。處理器接口 102通知數(shù)據(jù)管理部106有讀出要求。
因?yàn)槭沁\(yùn)算處理系統(tǒng)的啟動(dòng)時(shí)，所以數(shù)據(jù)管理部106的標(biāo)記存儲(chǔ)器中 尚未保持任何數(shù)據(jù)。于是，數(shù)據(jù)管理部106做出以下判斷，DRAM108中 不存在閃爍存儲(chǔ)器104所存儲(chǔ)的處理器101的訪問(wèn)對(duì)象數(shù)據(jù)。這樣一來(lái)， 數(shù)據(jù)管理部106，便控制DMA控制器105，而將處理器101的訪問(wèn)對(duì)象 數(shù)據(jù)，也就是說(shuō)，含有啟動(dòng)地址數(shù)據(jù)的區(qū)域的數(shù)據(jù)進(jìn)行傳送。
DMA控制器105，從閃爍存儲(chǔ)器104將含有處理器101的訪問(wèn)對(duì)象 數(shù)據(jù)的區(qū)域的數(shù)據(jù)傳送給DRAM108。傳送一結(jié)束，數(shù)據(jù)管理部106，便 將內(nèi)部的標(biāo)記存儲(chǔ)器的內(nèi)容進(jìn)行更新，并通知處理器接口 102,該數(shù)據(jù)存 在于DRAM108中。處理器101，從DRAM108中經(jīng)由處理器接口 102 和DRAM接口 107將從閃爍存儲(chǔ)器104傳送來(lái)的數(shù)據(jù)讀出。
接下來(lái)，處理器101發(fā)出對(duì)啟動(dòng)地址的下一個(gè)地址的訪問(wèn)要求。因?yàn)?已經(jīng)傳送了含有啟動(dòng)地址的數(shù)據(jù)的區(qū)域的數(shù)據(jù)，所以啟動(dòng)地址j呆持在標(biāo)記 存儲(chǔ)器中。于是，數(shù)據(jù)管理部106，做出處理器101有訪問(wèn)要求的地址數(shù) 據(jù)已經(jīng)存儲(chǔ)于DRAM108中的判斷，并將該數(shù)據(jù)存在于DRAM108中這 一事情通知處理器接口 102。處理器101，從DRAM108中經(jīng)由處理器接 口 102和DRAM接口 107將訪問(wèn)對(duì)象數(shù)據(jù)讀出。
如上所述，因?yàn)閿?shù)據(jù)管理部106根據(jù)來(lái)自處理器101的訪問(wèn)要求傳送 數(shù)據(jù)并管理已傳送的數(shù)據(jù)，所以處理器101便不需要對(duì)地址、區(qū)域進(jìn)行管 理，減輕了處理器101的負(fù)荷。閃爍存儲(chǔ)器接口 103不需要具有用來(lái)啟動(dòng) 系統(tǒng)的SRAM等存儲(chǔ)器。
再就是，給標(biāo)記存儲(chǔ)器所存儲(chǔ)的數(shù)據(jù)加上優(yōu)先度，根據(jù)該優(yōu)先度來(lái)選 摔DRAM108過(guò)去利用過(guò)的任一個(gè)區(qū)域，將所選擇的區(qū)域刷新，存儲(chǔ)上已 傳送來(lái)的數(shù)據(jù)。這樣一來(lái)，用于傳送的DRAM108的區(qū)域便不會(huì)用完。
而且，因?yàn)樵谶\(yùn)算處理系統(tǒng)啟動(dòng)時(shí)，即使處理器101不下命令，含有 啟動(dòng)地址的數(shù)據(jù)的區(qū)域的數(shù)據(jù)也被傳送，所以處理器101無(wú)需執(zhí)行傳送命 令程序等。
(第二個(gè)實(shí)施例)
在本發(fā)明的第二個(gè)實(shí)施例所涉及的運(yùn)算處理系統(tǒng)中，閃爍存儲(chǔ)器接口
103根據(jù)閃爍存儲(chǔ)器104的種類(lèi)對(duì)來(lái)自處理器101的地址指令進(jìn)行轉(zhuǎn)換。 換句話說(shuō)，不管在閃爍存儲(chǔ)器104是需要規(guī)定的例行程序?qū)λ鎯?chǔ)的數(shù)據(jù) 進(jìn)行訪問(wèn)的閃爍存儲(chǔ)器的情況下，還是在閃爍存儲(chǔ)器104是根據(jù)經(jīng)由地址 總線的指令訪問(wèn)數(shù)據(jù)的閃爍存儲(chǔ)器的情況下，閃爍存儲(chǔ)器接口 103都使處 理器101能夠利用同一個(gè)地址空間進(jìn)行訪問(wèn)。
在閃爍存儲(chǔ)器104是根據(jù)經(jīng)由地址總線的指令訪問(wèn)數(shù)據(jù)的那種閃爍存 儲(chǔ)器的情況下，閃爍存儲(chǔ)器接口 103將從處理器接口 102接收的地址原樣 輸出給閃爍存儲(chǔ)器104。
在圖1中的第一個(gè)實(shí)施例所涉及的運(yùn)算處理系統(tǒng)中，用DMA控制器 205代替DMA控制器105，即可得到該實(shí)施例所涉及的運(yùn)算處理系統(tǒng)。 DMA控制器205擁有DRAM區(qū)域設(shè)定暫存器。利用來(lái)自處理器101的 控制在DRAM區(qū)域設(shè)定暫存器中進(jìn)行設(shè)定，便能夠設(shè)定出DRAM108區(qū) 域中用于從閃爍存儲(chǔ)器104傳送數(shù)據(jù)的區(qū)域的大小。由數(shù)據(jù)管理部106對(duì) 應(yīng)于DRAM區(qū)域設(shè)定暫存器的值以基于閃爍存儲(chǔ)器104的區(qū)域大小的單 位對(duì)用于傳送的區(qū)域的大小進(jìn)行增減。
圖4 (a)、圖4 (b)以及圖4 (c)是說(shuō)明圖，分別顯示閃爍存儲(chǔ)器 104、標(biāo)記存儲(chǔ)器以及DRAM108的邏輯存儲(chǔ)空間分配表的第二個(gè)實(shí)施例 中之例。圖4中，例如能夠利用DRAM108區(qū)域中的最大七個(gè)區(qū)域作為進(jìn) 行從閃爍存儲(chǔ)器104傳送數(shù)據(jù)的區(qū)域用。
在圖4 (a)中，將閃爍存儲(chǔ)器104的全部區(qū)域分為例如區(qū)域A P十 六個(gè)區(qū)域。這些區(qū)域根據(jù)邏輯地址空間決定，各自的尺寸相等。在圖4 (c) 中，例如從DRAM108的所有區(qū)域中設(shè)定出五個(gè)區(qū)域作為存儲(chǔ)從閃爍存儲(chǔ) 器104傳送來(lái)的數(shù)據(jù)的區(qū)域。每一個(gè)區(qū)域的尺寸都與閃爍存儲(chǔ)器104的一 個(gè)區(qū)域的尺寸大小相等。
數(shù)據(jù)管理部106的標(biāo)記存儲(chǔ)器，保持著顯示閃爍存儲(chǔ)器104區(qū)域中數(shù) 據(jù)被傳送并被存儲(chǔ)在DRAM108的區(qū)域的信息。換句話說(shuō)，保持著顯示區(qū) 域A到P中的某一個(gè)區(qū)域未存儲(chǔ)數(shù)據(jù)的狀態(tài)的信息，或者是任一個(gè)區(qū)域皆 尚未存儲(chǔ)數(shù)據(jù)的狀態(tài)的信息。在圖4 (b)中，例如，標(biāo)記存儲(chǔ)器能夠存儲(chǔ) 最大七個(gè)區(qū)域的信息，但根據(jù)標(biāo)記存儲(chǔ)器所保持的信息，DRAM108的區(qū)
域中僅有五個(gè)用于傳送數(shù)據(jù)，有兩個(gè)區(qū)域未使用。在圖4 (b)中，作為例 子顯示的是，區(qū)域A、 N、 G、 H、 I五個(gè)區(qū)域的數(shù)據(jù)被從閃爍存儲(chǔ)器104 傳送，存儲(chǔ)在DRAM108中。
在該實(shí)施例中，在該實(shí)施例所涉及的運(yùn)算處理系統(tǒng)啟動(dòng)時(shí)，數(shù)據(jù)管理 部106，不接收來(lái)自處理器101的訪問(wèn)要求，即能夠自動(dòng)地將規(guī)定區(qū)域的 數(shù)據(jù)從閃爍存儲(chǔ)器104傳送到DRAM108中。
圖5是顯示第一個(gè)實(shí)施例所涉及的運(yùn)算處理系統(tǒng)啟動(dòng)時(shí)處理順序的流 程圖。圖5顯示的是，例如，在運(yùn)算處理系統(tǒng)啟動(dòng)時(shí)，從存儲(chǔ)空間分配表 的狀態(tài)與圖2 (a) —樣的閃爍存儲(chǔ)器104讀出數(shù)據(jù)的情況。
處理一開(kāi)始，在步驟S122中，處理器101便要求對(duì)閃爍存儲(chǔ)器104 所存儲(chǔ)的圖2 (a)所示的區(qū)域A的數(shù)據(jù)進(jìn)行訪問(wèn)。接著，在步驟S124， 數(shù)據(jù)管理部106控制DMA控制器105，以便將區(qū)域A的數(shù)據(jù)從閃爍存儲(chǔ) 器104傳送給DRAM108。傳送一結(jié)束，在步驟S126中，處理器101便 經(jīng)由處理器接口 102和DRAM接口 107訪問(wèn)DRAM108，讀出區(qū)域A的 數(shù)據(jù)。
接著，在步驟S128，處理器101要求對(duì)閃爍存儲(chǔ)器104所存儲(chǔ)的圖 2 (a)所示的區(qū)域B的數(shù)據(jù)進(jìn)行訪問(wèn)。接著，在步驟S130，數(shù)據(jù)管理部 106控制DMA控制器105，以便將區(qū)域B的數(shù)據(jù)從閃爍存儲(chǔ)器104傳送 給DRAM108。傳送一結(jié)束，在步驟S132中，處理器101便經(jīng)由處理器 接口 102和DRAM接口 107訪問(wèn)DRAM108，讀出區(qū)域B的數(shù)據(jù)。
于是，在運(yùn)算處理系統(tǒng)啟動(dòng)的時(shí)候，處理器101便要求進(jìn)行跨越閃爍 存儲(chǔ)器104的區(qū)域的訪問(wèn)，而且，在圖5所示數(shù)據(jù)管理部106接收了來(lái)自 處理器101的訪問(wèn)要求后再進(jìn)行數(shù)據(jù)傳送的情況下，產(chǎn)生了相當(dāng)于將圖2 (a)的區(qū)域B的數(shù)據(jù)從閃爍存儲(chǔ)器104傳送給DRAM108的那段期間的 等待時(shí)間。
圖6是顯示第二個(gè)實(shí)施例所涉及的運(yùn)算處理系統(tǒng)啟動(dòng)時(shí)處理順序的流 程圖。圖6顯示的是，例如，在運(yùn)算處理系統(tǒng)啟動(dòng)時(shí)，從存儲(chǔ)空間分配表 的狀態(tài)與圖4 (a) —樣的閃爍存儲(chǔ)器104讀出數(shù)據(jù)的情況。
處理一開(kāi)始，在步驟S142中，處理器101要求對(duì)閃爍存儲(chǔ)器104所 存儲(chǔ)的圖4 (a)所示的區(qū)域A的數(shù)據(jù)進(jìn)行訪問(wèn)。接著，在步驟S144，數(shù)
據(jù)管理部106控制DMA控制器205，以便將區(qū)域A的數(shù)據(jù)從閃爍存儲(chǔ)器 104傳送給DRAM108。傳送一結(jié)束，在步驟S146中，處理器101便經(jīng) 由處理器接口 102和DRAM接口 107訪問(wèn)DRAM108，讀出區(qū)域A的數(shù) 據(jù)。
接著，從步驟S148到步驟S150，與步驟S146并列地進(jìn)行處理。在 步驟S148，數(shù)據(jù)管理部106控制DMA控制器205，以便將圖4 (a)的 區(qū)域B的數(shù)據(jù)從閃爍存儲(chǔ)器104傳送給DRAM108。在步驟S150，數(shù)據(jù) 管理部106控制DMA控制器205，以便將圖4 (a)的區(qū)域C的數(shù)據(jù)從 閃爍存儲(chǔ)器104傳送給DRAM108。
在步驟S152，處理器IOI要求對(duì)區(qū)域B進(jìn)行訪問(wèn)。在步驟S154，處 理器101經(jīng)由處理器接口 102和DRAM接口 107訪問(wèn)DRAM108，讀出 區(qū)域B的數(shù)據(jù)。
經(jīng)過(guò)了圖6所示的處理后，在運(yùn)算處理系統(tǒng)啟動(dòng)的時(shí)候，因?yàn)樵谔幚?器101從DRAM108中讀出區(qū)域A的數(shù)據(jù)的那一段時(shí)間內(nèi)，區(qū)域B的數(shù) 據(jù)被自動(dòng)地從閃爍存儲(chǔ)器104傳送給DRAM108，所以不會(huì)產(chǎn)生相當(dāng)于傳 送區(qū)域B的數(shù)據(jù)的那段期間的等待時(shí)間。
如上所述，借助閃爍存儲(chǔ)器接口 103根據(jù)閃爍存儲(chǔ)器104的種類(lèi)對(duì)來(lái) 自處理器101的地址指令進(jìn)行轉(zhuǎn)換，則即使閃爍存儲(chǔ)器104的種類(lèi)不同， 處理器101也能夠利用同一地址空間進(jìn)行訪問(wèn)。因此，無(wú)需使用不同的為 了訪問(wèn)不同種類(lèi)的閃爍存儲(chǔ)器104的軟件，也無(wú)需為去對(duì)應(yīng)不同的閃爍存 儲(chǔ)器而對(duì)軟件進(jìn)行修正。
另外，因?yàn)镈MA控制器205具有DRAM區(qū)域設(shè)定暫存器，所以通 過(guò)使DRAM108的區(qū)域中用于從閃爍存儲(chǔ)器104傳送數(shù)據(jù)的區(qū)域的大小進(jìn) 行增減，便能夠根據(jù)系統(tǒng)的狀態(tài)活用DRAM108。
而且，在運(yùn)算處理系統(tǒng)啟動(dòng)時(shí)，因?yàn)椴唤邮諄?lái)自處理器101的訪問(wèn)要 求，便自動(dòng)地將規(guī)定區(qū)域的數(shù)據(jù)從閃爍存儲(chǔ)器104傳送到DRAM108中， 所以即使處理器IOI對(duì)閃爍存儲(chǔ)器104提出要求進(jìn)行跨越區(qū)域的訪問(wèn)，也 不會(huì)產(chǎn)生等待時(shí)間，系統(tǒng)啟動(dòng)時(shí)間便被縮短。 (第三個(gè)實(shí)施例)
在圖1中的第一個(gè)實(shí)施例所涉及的運(yùn)算處理系統(tǒng)中，用DMA控制器
305代替DMA控制器105，即得到本發(fā)明第三個(gè)實(shí)施例所涉及的運(yùn)算處 理系統(tǒng)。
圖7是顯示DMA控制器305的構(gòu)成的方框圖。DMA控制器305， 是在DMA控制器105的基礎(chǔ)上又增加了緩沖存儲(chǔ)器702、地址指定暫存 器704而得到的。緩沖存儲(chǔ)器702中使用了能夠在比圖1的DRAM108 更少的功耗下進(jìn)行速度更高的訪問(wèn)的存儲(chǔ)器件。
緩沖存儲(chǔ)器702，暫時(shí)存儲(chǔ)從圖1的閃爍存儲(chǔ)器104傳送到DRAM108 的數(shù)據(jù)。地址指定暫存器704存儲(chǔ)緩沖存儲(chǔ)器702所存儲(chǔ)的數(shù)據(jù)在閃爍存 儲(chǔ)器104中的地址，每完成一次從閃爍存儲(chǔ)器104的數(shù)據(jù)傳送，值就被更 新。
圖1中的數(shù)據(jù)管理部106，訪問(wèn)緩沖存儲(chǔ)器702和地址指定暫存器 704，參照地址指定暫存器704所存儲(chǔ)的值，判斷緩沖存儲(chǔ)器702所存儲(chǔ) 的數(shù)據(jù)在閃爍存儲(chǔ)器104中的地址。若圖1的處理器101的訪問(wèn)對(duì)象數(shù)據(jù) 和緩沖存儲(chǔ)器702所存儲(chǔ)的數(shù)據(jù)一致，即使是在數(shù)據(jù)被存儲(chǔ)到DRAM108 之前，也能夠在正在進(jìn)行傳送的時(shí)候?qū)?shù)據(jù)從緩沖存儲(chǔ)器702中讀出。
在該實(shí)施例中，在根據(jù)處理器101的訪問(wèn)要求數(shù)據(jù)#1從閃爍存儲(chǔ)器 104傳送到DRAM108的情況下，數(shù)據(jù)管理部106在傳送處理器101要 求的數(shù)據(jù)的同時(shí)，也傳送下一個(gè)區(qū)域的數(shù)據(jù)。
圖8是顯示第三個(gè)實(shí)施例中處理器IOI要求訪問(wèn)時(shí)數(shù)據(jù)管理部106的 工作情況的流程圖。處理一開(kāi)始，在步驟S162中，數(shù)據(jù)管理部106—從 處理器接口 102接收到以下信號(hào)，便判斷該訪問(wèn)要求是以閃爍存儲(chǔ)器104 的哪一個(gè)區(qū)域?yàn)閷?duì)象，上述信號(hào)是通知處理器101對(duì)閃爍存儲(chǔ)器104的訪 問(wèn)要求的信號(hào)。
接著，在步驟S164，數(shù)據(jù)管理部106判斷訪問(wèn)對(duì)象數(shù)據(jù)是否存儲(chǔ)在 緩沖存儲(chǔ)器702中。當(dāng)處理器101的訪問(wèn)對(duì)象數(shù)據(jù)被存儲(chǔ)在緩沖存儲(chǔ)器 702中的情況下，處理將進(jìn)入步驟S166;當(dāng)尚未存儲(chǔ)在緩沖存儲(chǔ)器702 中的情況下，處理進(jìn)入步驟S168。
接著，在步驟S166，處理器101經(jīng)由處理器接口 102和數(shù)據(jù)管理部 106從緩沖存儲(chǔ)器702中讀出數(shù)據(jù)。在步驟S168、 S170、 S172、 S174、 S176、S178以及S180中，分別進(jìn)行與圖3中的步驟S104、 S106、 S108、
SllO、 S112、 S114以及S116—樣的處理。
接著，在步驟S182中，數(shù)據(jù)管理部106參考標(biāo)記存儲(chǔ)器，判斷出優(yōu) 先度最低的區(qū)域，在DRAM108中決定刷新的區(qū)域。在步驟S184，將處 理器101要訪問(wèn)的對(duì)象的區(qū)域的下一個(gè)區(qū)域的數(shù)據(jù)從閃爍存儲(chǔ)器104傳送 給DRAM108。在步驟S186,數(shù)據(jù)管理部106對(duì)標(biāo)記存儲(chǔ)器的內(nèi)容進(jìn)行 更新。
如上所述，使DMA控制器305包括緩沖存儲(chǔ)器702，在處理器101 的訪問(wèn)對(duì)象數(shù)據(jù)與緩沖存儲(chǔ)器702所存儲(chǔ)的數(shù)據(jù)一致的情況下，由處理器 101從緩沖存儲(chǔ)器702中讀出數(shù)據(jù)。這樣做，便能夠減少處理器101對(duì) DRAM108的訪問(wèn)。因此，能夠縮短訪問(wèn)數(shù)據(jù)所需要的時(shí)間，且能夠抑制 功耗。
而且，在傳送訪問(wèn)對(duì)象數(shù)據(jù)之際，數(shù)據(jù)管理部106可以傳送存儲(chǔ)該數(shù) 據(jù)的區(qū)域的下一個(gè)區(qū)域的數(shù)據(jù)。于是，在處理器101要求進(jìn)行跨越區(qū)域的 訪問(wèn)的情況下，便不會(huì)產(chǎn)生為了傳送下 一 個(gè)區(qū)域的數(shù)據(jù)的等待時(shí)間。
一工業(yè)實(shí)用性一
綜上所述，因?yàn)楸景l(fā)明不增加處理器的負(fù)荷，即能夠縮短從閃爍存儲(chǔ) 器讀出時(shí)的等待時(shí)間，所以本發(fā)明對(duì)使用了 "與非"型閃爍存儲(chǔ)器的所有 系統(tǒng)都適用。
權(quán)利要求
1.一種運(yùn)算處理系統(tǒng)，其特征在于包括處理器，第一存儲(chǔ)器，存儲(chǔ)由所述處理器訪問(wèn)的對(duì)象即數(shù)據(jù)，第二存儲(chǔ)器，具有用以存儲(chǔ)被傳送的數(shù)據(jù)的區(qū)域，第一訪問(wèn)控制器，控制對(duì)所述第一存儲(chǔ)器的訪問(wèn)，第二訪問(wèn)控制器，控制對(duì)所述第二存儲(chǔ)器的訪問(wèn)，數(shù)據(jù)傳送部，經(jīng)由所述第一訪問(wèn)控制器和所述第二訪問(wèn)控制器，將數(shù)據(jù)從所述第一存儲(chǔ)器傳送到所述第二存儲(chǔ)器，以及數(shù)據(jù)管理部，根據(jù)由所述處理器進(jìn)行的訪問(wèn)要求，讓所述數(shù)據(jù)傳送部將數(shù)據(jù)從所述第一存儲(chǔ)器傳送到所述第二存儲(chǔ)器的所述區(qū)域，存儲(chǔ)表示已存儲(chǔ)在所述區(qū)域的數(shù)據(jù)的區(qū)域信息；在由所述處理器訪問(wèn)的對(duì)象是由所述區(qū)域信息所表示的數(shù)據(jù)的情況下，所述數(shù)據(jù)管理部讓所述處理器訪問(wèn)所述第二存儲(chǔ)器。
2. 根據(jù)權(quán)利要求l所述的運(yùn)算處理系統(tǒng)，其特征在于 所述第一訪問(wèn)控制器控制對(duì)所述第一存儲(chǔ)器的訪問(wèn)，做到無(wú)論所述第 一存儲(chǔ)器是需要規(guī)定的例行程序進(jìn)行訪問(wèn)的存儲(chǔ)器，還是借助從地址總 線接收的地址被訪問(wèn)的存儲(chǔ)器，所述處理器都能夠?qū)λ龅?一存儲(chǔ)器的數(shù)據(jù)進(jìn)行訪問(wèn)o
3. 根據(jù)權(quán)利要求2所述的運(yùn)算處理系統(tǒng)，其特征在于 由所述第一訪問(wèn)控制器進(jìn)行控制做到無(wú)論所述第一存儲(chǔ)器是需要規(guī)定的例行程序進(jìn)行訪問(wèn)的存儲(chǔ)器，還是借助從地址總線接收的地址被訪問(wèn) 的存儲(chǔ)器，所述處理器都能夠利用同 一地址空間訪問(wèn)所述第 一存儲(chǔ)器的數(shù) 據(jù)。
4. 根據(jù)權(quán)利要求l所述的運(yùn)算處理系統(tǒng)，其特征在于 在所述運(yùn)算處理系統(tǒng)啟動(dòng)時(shí)，所述數(shù)據(jù)傳送部自動(dòng)地將所述第一存儲(chǔ)器所存儲(chǔ)的數(shù)據(jù)中規(guī)定區(qū)域的數(shù)據(jù)傳送給所述第二存儲(chǔ)器。
5. 根據(jù)權(quán)利要求l所述的運(yùn)算處理系統(tǒng)，其特征在于所述數(shù)據(jù)管理部，根據(jù)來(lái)自所述處理器的要求使所述區(qū)域的大小變化。
6. 根據(jù)權(quán)利要求1所述的運(yùn)算處理系統(tǒng)，其特征在于 所述數(shù)據(jù)傳送部包括存儲(chǔ)正在從所述第一存儲(chǔ)器傳送到所述第二存儲(chǔ)器中的數(shù)據(jù)的緩沖存儲(chǔ)器；在由所述處理器訪問(wèn)的對(duì)象與所述緩沖存儲(chǔ)器存儲(chǔ)的數(shù)據(jù)一致的情況 下，所述數(shù)據(jù)管理部讓所述處理器將該數(shù)據(jù)從所述緩沖存儲(chǔ)器中讀出。
7. 根據(jù)權(quán)利要求1所述的運(yùn)算處理系統(tǒng)，其特征在于 所述數(shù)據(jù)管理部，將存儲(chǔ)已由所述處理器發(fā)出訪問(wèn)要求的數(shù)據(jù)的區(qū)域的下一個(gè)區(qū)域的數(shù)據(jù)進(jìn)一步從所述第一存儲(chǔ)器傳送到所述第二存儲(chǔ)器。
8. 根據(jù)權(quán)利要求1所述的運(yùn)算處理系統(tǒng)，其特征在于 所述第二存儲(chǔ)器具有多個(gè)所述區(qū)域；所述數(shù)據(jù)管理部，根據(jù)規(guī)定的判斷基準(zhǔn)求出所述多個(gè)區(qū)域中應(yīng)該被刷 新的區(qū)域，命令所述數(shù)據(jù)傳送部對(duì)已求得的區(qū)域進(jìn)行刷新。
9. 根據(jù)權(quán)利要求8所述的運(yùn)算處理系統(tǒng)，其特征在于 所述數(shù)據(jù)管理部，根據(jù)存儲(chǔ)在所述多個(gè)區(qū)域中的每個(gè)區(qū)域的數(shù)據(jù)的優(yōu)先度求出所述應(yīng)該被刷新的區(qū)域。
全文摘要
本發(fā)明公開(kāi)了一種運(yùn)算處理系統(tǒng)。包括處理器；第一存儲(chǔ)器，存儲(chǔ)由所述處理器訪問(wèn)的對(duì)象即數(shù)據(jù)；第二存儲(chǔ)器，具有用以存儲(chǔ)被傳送的數(shù)據(jù)的區(qū)域；以及數(shù)據(jù)管理部，根據(jù)所述處理器的訪問(wèn)要求將數(shù)據(jù)從所述第一存儲(chǔ)器傳送到所述第二存儲(chǔ)器的所述區(qū)域，存儲(chǔ)表示已存儲(chǔ)在所述區(qū)域的數(shù)據(jù)的區(qū)域信息。在由所述處理器訪問(wèn)的對(duì)象是所述區(qū)域信息所表示的數(shù)據(jù)的情況下，所述數(shù)據(jù)管理部讓所述處理器訪問(wèn)所述第二存儲(chǔ)器。結(jié)果是，不增加處理器的負(fù)荷，即能夠縮短從需要規(guī)定的例行程序進(jìn)行訪問(wèn)的閃爍存儲(chǔ)器等存儲(chǔ)器中讀出時(shí)的等待時(shí)間。
文檔編號(hào)G06F13/20GK101097558SQ200710127029
公開(kāi)日2008年1月2日 申請(qǐng)日期2007年6月28日 優(yōu)先權(quán)日2006年6月29日
發(fā)明者村山謙太朗 申請(qǐng)人:松下電器產(chǎn)業(yè)株式會(huì)社