專利名稱：一種正電子斷層掃描中符合系統(tǒng)及符合方法
技術(shù)領(lǐng)域：
本發(fā)明涉及醫(yī)學(xué)斷層成像及核成像領(lǐng)域，特別是一種用于正電子斷層掃描設(shè)備(Positron Emission Tomography, PET)中符合系統(tǒng)的設(shè)計(jì)方 法。
背景技術(shù)：
符合探測(cè)是正電子發(fā)射斷層掃描儀(PET)的本質(zhì)，其設(shè)計(jì)好壞直接 影響整個(gè)系統(tǒng)的性能。注入生物體內(nèi)的放射性藥物衰變產(chǎn)生的正電子與 生物體內(nèi)的電子發(fā)生湮沒(méi)反應(yīng)，產(chǎn)生兩個(gè)方向相反、能量大小為511 keV 的Y光子對(duì)，如果在一定時(shí)間窗內(nèi)同時(shí)被探測(cè)器捕捉，則稱為探測(cè)到一 個(gè)符合事例。如圖1中1表示正電子湮沒(méi)產(chǎn)生兩個(gè)能量相等，方向相反 的Y光子2a和2b，它們可被兩個(gè)相對(duì)放置的探測(cè)器3a， 3b探測(cè)到。1 表示含有"F、 22Na、 "C等放射性同位素的物質(zhì)，發(fā)生3衰變后產(chǎn)生正電 子，與周?chē)碾娮影l(fā)生湮沒(méi)反應(yīng)。2a和2b代表正電子湮沒(méi)后產(chǎn)生的兩 個(gè)能量相等，方向相反飛行的Y光子。3a， 3b表示能夠探測(cè)到Y(jié)光子的 探測(cè)器(在PET中常用閃爍晶體配合位置靈敏的光電倍增管構(gòu)成，也可 以使用其它可探測(cè)到Y(jié)光子的探測(cè)器組合方式。)圖2中4a， 4b代表圖1中的兩個(gè)Y光子2a， 2b分別到達(dá)3a， 3b 兩個(gè)探測(cè)器的時(shí)刻tl、 t2。如果它們之間的差異小于預(yù)先設(shè)定的時(shí)間窗 5，則認(rèn)為這兩個(gè)Y光子是由同一個(gè)湮沒(méi)事件產(chǎn)生的，這個(gè)過(guò)程稱為符合 探測(cè)。由于散射以及偶然符合等影響，在探測(cè)到時(shí)間上符合的事件后，符 合系統(tǒng)需要進(jìn)一步判斷這兩個(gè)光子信號(hào)是否由同一個(gè)事件產(chǎn)生。為了減 少電路部分的系統(tǒng)死時(shí)間，PET儀器要求符合系統(tǒng)對(duì)這些光子做出快速 判斷。傳統(tǒng)PET設(shè)計(jì)中，符合系統(tǒng)電路采用分離器件搭制而成，電路龐雜，不易檢測(cè)且造價(jià)較高；也有一些PET中符合系統(tǒng)電路采用專用集成電路 (Application Specific Integrated Circuit, ASIC)制作而成，雖 然將符合系統(tǒng)電路大為簡(jiǎn)化，但造價(jià)依然很高，并且制作周期長(zhǎng)。發(fā)明內(nèi)容為了解決現(xiàn)有技術(shù)造價(jià)高，制作周期長(zhǎng)的問(wèn)題，本發(fā)明設(shè)計(jì)采用 FPGA為核心來(lái)實(shí)現(xiàn)PET符合系統(tǒng)處理，硬件電路實(shí)現(xiàn)簡(jiǎn)單、造價(jià)低廉， 并且能夠快速實(shí)現(xiàn)的一種正電子斷層掃描中符合系統(tǒng)及設(shè)計(jì)方法。為了實(shí)現(xiàn)上述目的，本發(fā)明一方面，是提供一種正電子斷層掃描中 符合系統(tǒng)，技術(shù)方案包括第一組板卡，用于接收并處理表示各個(gè)探測(cè)器組塊探測(cè)到符合單事 例的時(shí)間信號(hào)；一個(gè)信號(hào)緩存單元，用于暫存并輸出第一組板卡的符合單事例的時(shí) 間信號(hào)；第二組接收板卡，用于接收并處理表示各個(gè)單事例位置、能量的數(shù)據(jù)；一個(gè)數(shù)據(jù)緩存單元，用于暫存第二組板卡輸出的各個(gè)單事例位置、 能量的數(shù)據(jù)；一個(gè)參考時(shí)鐘17，用于為系統(tǒng)提供參考時(shí)鐘；一個(gè)時(shí)鐘調(diào)整單元，將輸入的參考時(shí)鐘進(jìn)行調(diào)理，生成與系統(tǒng)參考 時(shí)鐘同相位的時(shí)鐘信號(hào)；現(xiàn)場(chǎng)可編程門(mén)陣列，將接收PET系統(tǒng)中前端所有探測(cè)器釆集到的表 示事例信息的同步數(shù)字信號(hào)與表示時(shí)間的模擬信號(hào)，用于對(duì)表示事例信 息的同步數(shù)字信號(hào)與表示時(shí)間的模擬信號(hào)進(jìn)行符合判選的綜合處理；根據(jù)優(yōu)選實(shí)施例，所述現(xiàn)場(chǎng)可編程門(mén)陣列采用一片或幾片現(xiàn)場(chǎng)可編 程門(mén)陣列，采用硬件描述語(yǔ)言HDL實(shí)現(xiàn)核心符合算法。根據(jù)優(yōu)選實(shí)施例，所述芯片包括單片機(jī)或具有CPU功能的芯片。根據(jù)優(yōu)選實(shí)施例，所述硬件描述語(yǔ)言HDL采用VerilogHDL、 VHDL 或AHDL，用來(lái)配置實(shí)現(xiàn)現(xiàn)場(chǎng)可編程門(mén)陣列的功能。為了實(shí)現(xiàn)上述目的，本發(fā)明另一方面，是提供一種正電子斷層掃描中符合方法，技術(shù)方案如下利用現(xiàn)場(chǎng)可編程門(mén)陣列進(jìn)行各個(gè)事件之間的時(shí)間、位置和能量的判 斷，通過(guò)這些判選規(guī)則的兩個(gè)事件成為一個(gè)符合事例。根據(jù)優(yōu)選實(shí)施例，符合事例判選步驟如下步驟24:開(kāi)始；步驟25:首先將所需的數(shù)據(jù)載入；步驟26:對(duì)載入的這些數(shù)據(jù)在時(shí)間上進(jìn)行判斷，即通過(guò)判斷兩個(gè)事 件發(fā)生時(shí)間的差別是否小于所設(shè)時(shí)間窗如果有兩個(gè)單事例在同一個(gè)時(shí)間窗內(nèi)，則執(zhí)行步驟27;如果否，則 執(zhí)行步驟30;步驟27:進(jìn)行査表的操作；步驟28:通過(guò)步驟27査表來(lái)判斷這兩個(gè)單事例是否落在所設(shè)視野 之內(nèi)，如果是，則執(zhí)行步驟29;如果否，則執(zhí)行步驟30; 步驟29:將這兩個(gè)事件進(jìn)行打包傳輸；步驟30:然后判斷掃描是否結(jié)束，以決定是否載入下一周期的數(shù)據(jù)進(jìn)行判斷，如果是，則執(zhí)行步驟31;如果否，則執(zhí)行步驟25; 步驟31:直至結(jié)束。根據(jù)優(yōu)選實(shí)施例，所述步驟27查表的操作，根據(jù)設(shè)定的視野范圍預(yù)先設(shè)定各個(gè)位置的符合結(jié)果，通過(guò)查表直接判斷兩個(gè)事件在位置上是否 符合。根據(jù)優(yōu)選實(shí)施例，在同一片現(xiàn)場(chǎng)可編程門(mén)陣列內(nèi)通過(guò)配置相應(yīng)的延遲，完成延遲符合，具體步驟如下利用現(xiàn)場(chǎng)可編程門(mén)陣列來(lái)實(shí)現(xiàn)對(duì)符合判選單元34a、 34b的復(fù)用 將輸入信號(hào)單元32的一路進(jìn)行符合判選單元34a的符合判選過(guò)程； 將輸入信號(hào)單元32的另一路進(jìn)行相應(yīng)的延遲單元33，將延遲后的信號(hào)通過(guò)一個(gè)同樣的符合判選單元34b的符合判選過(guò)程；將得到偶然符合的事例單元36和真實(shí)事例單元35 —起，通過(guò)多路開(kāi)關(guān)37，將偶然符合以及真實(shí)事例數(shù)據(jù)38傳輸出去。根據(jù)優(yōu)選實(shí)施例，延遲單元33位于現(xiàn)場(chǎng)可編程門(mén)陣列外部；或在現(xiàn)場(chǎng)可編程門(mén)陣列內(nèi)部，通過(guò)寄存器緩沖的方法實(shí)現(xiàn)。本發(fā)明的目的是提供一種可廣泛用于多參數(shù)測(cè)量系統(tǒng)中符合系統(tǒng)的設(shè)計(jì)方法，特別是一種用于正電子斷層掃描設(shè)備(Positron Emission Tomography, PET)中符合系統(tǒng)的設(shè)計(jì)方法。通過(guò)引入現(xiàn)場(chǎng)可編輯門(mén)陣列 (FPGA)，采用編寫(xiě)硬件描述語(yǔ)言(HDL)來(lái)快速、高效地處理由PET儀 器前端探測(cè)器模塊捕獲到的事例信息，以確定符合事件的發(fā)生。本發(fā)明 是現(xiàn)有PET符合系統(tǒng)處理的改進(jìn)。本發(fā)明使用一片F(xiàn)PGA即可高效、快速 地完成符合系統(tǒng)的處理，在獲得高的系統(tǒng)靈敏度的同時(shí)沒(méi)有給系統(tǒng)引入 死時(shí)間。1、 本發(fā)明流水線的工作方式，每個(gè)周期對(duì)輸入數(shù)據(jù)進(jìn)行一次判斷， 避免符合處理時(shí)給系統(tǒng)引入死時(shí)間；2、 本發(fā)明的設(shè)計(jì)中，硬件電路實(shí)現(xiàn)簡(jiǎn)單，所有符合處理均在一塊 FPGA內(nèi)部完成，如需修改處理內(nèi)容只需將重新程序編寫(xiě)的程序再次置入 FPGA即可，毋須更改硬件。3、 本發(fā)明設(shè)計(jì)采用FPGA為核心，實(shí)現(xiàn)速度快，并具有在線可編程 特點(diǎn)。做相應(yīng)修改只需改動(dòng)軟件程序，將它們重新下載入FPGA內(nèi)部即可， 可做到在線迅速更改。4、 本發(fā)明設(shè)計(jì)與傳統(tǒng)的符合電路、或ASIC為核心的符合電路相比， 成本大為降低。5、 本發(fā)明設(shè)計(jì)方便、靈活，除PET系統(tǒng)外，可用于核譜學(xué)中相關(guān)事 件多參數(shù)符合測(cè)量的數(shù)據(jù)獲取系統(tǒng)。6、 本發(fā)明不同于傳統(tǒng)的分步式的處理方法，即將幾個(gè)模塊(Modual) 的信號(hào)先由一個(gè)處理器處理，然后再匯總至一個(gè)處理器進(jìn)行最后判斷， 本發(fā)明方法將所有探測(cè)器采集到的、表示事例信息的同步數(shù)字信號(hào)與表 示時(shí)間的模擬信號(hào)，全部進(jìn)入此符合系統(tǒng)中統(tǒng)一處理。本發(fā)明用于核譜學(xué)及核電子學(xué)的高速并行多道數(shù)據(jù)獲取系統(tǒng)，特別 是用于核譜學(xué)中相關(guān)事件多參數(shù)符合測(cè)量的數(shù)據(jù)獲取系統(tǒng)。


圖1現(xiàn)有技術(shù)符合探測(cè)硬件框圖 圖2現(xiàn)有技術(shù)符合判選原理示意3是本發(fā)明探測(cè)器環(huán)晶體結(jié)構(gòu)示意4是本發(fā)明F0V及位置符合設(shè)計(jì)5是本發(fā)明符合系統(tǒng)硬件結(jié)構(gòu)6是本發(fā)明符合電路板FPGA內(nèi)部程序流程7是本發(fā)明由6個(gè)探頭組成的探測(cè)器環(huán)位置符合表格示意8是本發(fā)明完成偶然符合與真事例判選的功能框圖具體實(shí)施方式
下面將結(jié)合附圖對(duì)本發(fā)明加以詳細(xì)說(shuō)明，應(yīng)指出的是，所描述的實(shí) 施例僅旨在便于對(duì)本發(fā)明的理解，而對(duì)其不起任何限定作用。根據(jù)前端探測(cè)器設(shè)計(jì)，將探測(cè)器環(huán)上的每個(gè)探測(cè)器晶體條編號(hào)，采 用查表的方式來(lái)確定是否為真正的響應(yīng)事件，采用流水線技術(shù)處理這些 符合判選的任務(wù)，這樣對(duì)每一個(gè)時(shí)鐘周期到來(lái)的事件，均可進(jìn)行符合判 選。由圖3所示，全部探測(cè)器環(huán)9由16個(gè)模塊8 (module)組成，每個(gè) 模塊8包含兩個(gè)組塊7(block)，每個(gè)block則由1.9mmX1.9mmX10mm 的條狀LYS0晶體6以16X 16陣列組成，這樣就由8192根LYS0晶體條 組成了一個(gè)32環(huán)、每環(huán)256個(gè)晶體條的探測(cè)器陣列。圖3表示PET中探測(cè)器晶體環(huán)9的組成。6表示所用閃爍晶體條， 由很多這種閃爍晶體條6按某種排列方式(如16X16，也可以別的數(shù)字) 組成一個(gè)組塊7;由兩個(gè)或多個(gè)組塊7構(gòu)成一個(gè)模塊8，由16個(gè)(也可 以別的數(shù)字)模塊8構(gòu)成了整個(gè)PET探測(cè)器晶體環(huán)9。圖4表示由12a 12p多個(gè)探測(cè)器構(gòu)成的PET探測(cè)器環(huán)，根據(jù)不同的 探測(cè)視野(虛線lla、 lib)要求進(jìn)行各個(gè)探測(cè)器間的符合判斷，探測(cè)器 間的符合探測(cè)由響應(yīng)線10表示。符合系統(tǒng)要求對(duì)探測(cè)器組塊7兩兩之間 判斷符合(圖1)。圖5表示符合系統(tǒng)硬件板卡22的構(gòu)成框圖，它接收由第一組板卡 13a 13z處理后輸送過(guò)來(lái)的表示各個(gè)探測(cè)器組塊7探測(cè)到符合單事例的 時(shí)間信號(hào)，并將這些信號(hào)放入信號(hào)緩存單元15中暫存起來(lái)；符合系統(tǒng)硬 件板卡22還接收第二組板卡14a 14m處理后送來(lái)的表示各個(gè)單事例位置、能量的數(shù)據(jù)，并將它們放入數(shù)據(jù)緩存單元16中；同時(shí)，符合系統(tǒng)工 作還需要一個(gè)參考時(shí)鐘17，它可由晶體振蕩器等器件、或?qū)ｉT(mén)的板卡等 產(chǎn)生，這一工作時(shí)鐘最好經(jīng)過(guò)時(shí)鐘調(diào)理單元18調(diào)理后再進(jìn)行使用；符合系統(tǒng)22工作還需要提供電源19。然后由一片現(xiàn)場(chǎng)可編程門(mén)陣列FPGA20 (或幾片)進(jìn)行主要的符合判選任務(wù)。處理完成后的數(shù)據(jù)在單片機(jī)等具 有CPU功能的芯片21的調(diào)控下，傳入后端計(jì)算機(jī)23進(jìn)行進(jìn)一步的處理。 符合FPGA20內(nèi)部所用到的程序流程如圖6所示，利用現(xiàn)場(chǎng)可編程門(mén) 陣列進(jìn)行各個(gè)事件之間的時(shí)間、位置和能量的判斷，通過(guò)這些判選規(guī)則 的兩個(gè)事件成為一個(gè)符合事例。程序從24開(kāi)始后，首先將所需的數(shù)據(jù)載 入25，然后對(duì)這些數(shù)據(jù)在時(shí)間上進(jìn)行判斷26，即通過(guò)判斷兩個(gè)事件發(fā)生 時(shí)間的差別是否小于所設(shè)時(shí)間窗(例如6ns、 10ns等)，如果有且只有兩 個(gè)單事例在同一個(gè)時(shí)間窗內(nèi)，則進(jìn)行查表27的操作；否則判斷掃描是否 結(jié)束30。通過(guò)查表27來(lái)判斷這兩個(gè)單事例是否落在所設(shè)視野之內(nèi)28， 如果是的話將這兩個(gè)事件進(jìn)行打包傳輸29，然后判斷掃描是否結(jié)束30， 以決定是否載入下一周期的數(shù)據(jù)進(jìn)行判斷，直至結(jié)束31。圖7表示圖6中查表27的操作，查表的操作是根據(jù)設(shè)定的視野范圍 預(yù)先設(shè)定各個(gè)位置的符合結(jié)果，通過(guò)査表直接判斷兩個(gè)事件在位置上是 否符合。以六個(gè)探測(cè)器組成的環(huán)為例說(shuō)明，根據(jù)設(shè)定的FOV大小， 一個(gè)探測(cè) 器模塊需要與其對(duì)面的三個(gè)模塊進(jìn)行符合判斷，在考慮載入數(shù)據(jù)的先后 順序情況下，則兩兩符合的判斷結(jié)果如圖7所示。圖中'對(duì)'號(hào)表示在 視野F0V內(nèi)，'叉'號(hào)表示不在視野內(nèi)。舉例來(lái)說(shuō)，若一個(gè)事件被探測(cè)器 2，另一個(gè)被探測(cè)器5探測(cè)到，査圖中表格(2， 5)得出此兩個(gè)事件在位 置上符合，屬于視野FOV內(nèi)的有效事件，可以繼續(xù)圖6中的29步驟。采 用査表的方法不但簡(jiǎn)化了操作，而且可以在一個(gè)周期內(nèi)完成，使得整個(gè) 程序可以順利地利用流水線進(jìn)行數(shù)據(jù)處理，在符合判選階段沒(méi)有給整個(gè) 系統(tǒng)引入死時(shí)間。另外一個(gè)需注意的問(wèn)題是，設(shè)計(jì)圖7中的表時(shí)，應(yīng)以模塊為單位來(lái) 進(jìn)行，如果按照晶體條來(lái)設(shè)計(jì)的話，表就會(huì)很大，以16個(gè)模塊組成的探 測(cè)器環(huán)為例，每個(gè)組塊由16X16根晶體條，如果將如此眾多的晶體位置符合情況全部放入表中，那么此表矩陣將會(huì)是8192X8192，實(shí)現(xiàn)起來(lái)不 是很容易。而如果以模塊為單位的話，矩陣將會(huì)變?yōu)?2X32，使用FPGA 內(nèi)部存儲(chǔ)資源即可實(shí)現(xiàn)，無(wú)需外部存儲(chǔ)器且速度快。此外，本發(fā)明中由于主要采用FPGA來(lái)實(shí)現(xiàn)符合判選，因此可以方便 地對(duì)其進(jìn)行復(fù)用。圖8表示將輸入信號(hào)單元32 —路直接進(jìn)行上述符合判 選單元34a的符合判選過(guò)程，另外分出來(lái)一路進(jìn)行相應(yīng)的延遲單元33， 將延遲后的信號(hào)通過(guò)一個(gè)同樣的符合判選單元34b的符合判選過(guò)程，將 得到偶然符合的事例單元36，它同真實(shí)事例單元35 —起通過(guò)一個(gè)多路 開(kāi)關(guān)37，將偶然符合以及真實(shí)事例數(shù)據(jù)38傳輸出去。由于延遲單元33 可以在外部，也可以在FPGA內(nèi)部可以通過(guò)寄存器緩沖的方法方便實(shí)現(xiàn)， 因此整個(gè)圖8功能通過(guò)一片F(xiàn)PGA即可完成，此時(shí)整個(gè)PET系統(tǒng)就可方便 的得到偶然符合以及真實(shí)事例的數(shù)據(jù)。大大簡(jiǎn)化了符合系統(tǒng)硬件實(shí)現(xiàn)的 復(fù)雜程度。以上所述，僅為本發(fā)明中的具體實(shí)施方式
，但本發(fā)明的保護(hù)范圍并 不局限于此，任何熟悉該技術(shù)的人在本發(fā)明所揭露的技術(shù)范圍內(nèi)，可理 解想到的變換或替換，都應(yīng)涵蓋在本發(fā)明的包含范圍之內(nèi)，因此，本發(fā) 明的保護(hù)范圍應(yīng)該以權(quán)利要求書(shū)的保護(hù)范圍為準(zhǔn)。
權(quán)利要求
1. 一種正電子斷層掃描中符合系統(tǒng)，其特征在于，包括第一組板卡，用于接收并處理表示各個(gè)探測(cè)器組塊探測(cè)到符合單事例的時(shí)間信號(hào)；一個(gè)信號(hào)緩存單元，用于暫存并輸出第一組板卡的符合單事例的時(shí)間信號(hào)；第二組接收板卡，用于接收并處理表示各個(gè)單事例位置、能量的數(shù)據(jù)；一個(gè)數(shù)據(jù)緩存單元，用于暫存第二組板卡輸出的各個(gè)單事例位置、能量的數(shù)據(jù)；一個(gè)參考時(shí)鐘17，用于為系統(tǒng)提供參考時(shí)鐘；一個(gè)時(shí)鐘調(diào)整單元，將輸入的參考時(shí)鐘進(jìn)行調(diào)理，生成與系統(tǒng)參考時(shí)鐘同相位的時(shí)鐘信號(hào)；現(xiàn)場(chǎng)可編程門(mén)陣列，將接收PET系統(tǒng)中前端所有探測(cè)器采集到的表示事例信息的同步數(shù)字信號(hào)與表示時(shí)間的模擬信號(hào)，用于對(duì)表示事例信息的同步數(shù)字信號(hào)與表示時(shí)間的模擬信號(hào)進(jìn)行符合判選的綜合處理；
2、 根據(jù)權(quán)利要求l所述的符合系統(tǒng)，其特征在于，所述現(xiàn)場(chǎng)可編程 門(mén)陣列采用一片或幾片現(xiàn)場(chǎng)可編程門(mén)陣列，采用硬件描述語(yǔ)言HDL實(shí)現(xiàn) 核心符合算法。
3、 根據(jù)權(quán)利要求1所述的符合系統(tǒng)，其特征在于，所述芯片包括單 片機(jī)或具有CPU功能的芯片。
4、 根據(jù)權(quán)利要求2所述的符合系統(tǒng)，其特征在于，所述硬件描述語(yǔ) 言HDL采用Verilog HDL、 VHDL或AHDL，用來(lái)配置實(shí)現(xiàn)現(xiàn)場(chǎng)可編程門(mén) 陣列的功能。
5、 一種實(shí)現(xiàn)符合判選的方法，其特征在于，利用現(xiàn)場(chǎng)可編程門(mén)陣列 進(jìn)行各個(gè)事件之間的時(shí)間、位置和能量的判斷，通過(guò)這些判選規(guī)則的兩 個(gè)事件成為一個(gè)符合事例。
6、 根據(jù)權(quán)利要求5所述的符合判選方法，其特征在于，符合事例判 選步驟如下步驟24:開(kāi)始；步驟25:首先將所需的數(shù)據(jù)載入；步驟26:對(duì)載入的這些數(shù)據(jù)在時(shí)間上進(jìn)行判斷，即通過(guò)判斷兩個(gè)事 件發(fā)生時(shí)間的差別是否小于所設(shè)時(shí)間窗如果有兩個(gè)單事例在同一個(gè)時(shí)間窗內(nèi)，則執(zhí)行步驟27;如果否，則 執(zhí)行步驟30;步驟27:進(jìn)行查表的操作；步驟28:通過(guò)步驟27查表來(lái)判斷這兩個(gè)單事例是否落在所設(shè)視野 之內(nèi)，如果是，則執(zhí)行步驟29;如果否，則執(zhí)行步驟30; 步驟29:將這兩個(gè)事件進(jìn)行打包傳輸；步驟30:然后判斷掃描是否結(jié)束，以決定是否載入下一周期的數(shù)據(jù)進(jìn)行判斷，如果是，則執(zhí)行步驟31;如果否，則執(zhí)行步驟25; 步驟31:直至結(jié)束。
7、 根據(jù)權(quán)利要求4所述的符合判選方法，其特征在于，所述步驟 27査表的操作，根據(jù)設(shè)定的視野范圍預(yù)先設(shè)定各個(gè)位置的符合結(jié)果，通 過(guò)查表直接判斷兩個(gè)事件在位置上是否符合。
8、 根據(jù)權(quán)利要求4所述的符合判選方法，其特征在于，在同一片現(xiàn)場(chǎng)可編程門(mén)陣列內(nèi)通過(guò)配置相應(yīng)的延遲，完成延遲符合，具體步驟如下利用現(xiàn)場(chǎng)可編程門(mén)陣列來(lái)實(shí)現(xiàn)對(duì)符合判選單元34a、 34b的復(fù)用將輸入信號(hào)單元32 —路進(jìn)行上述符合判選的過(guò)程34a;將輸入信號(hào)單元32另一路進(jìn)行相應(yīng)的延遲單元33，將延遲后的信 號(hào)通過(guò)一個(gè)同樣的符合判選過(guò)程34b;將得到偶然符合的事例單元36和真實(shí)事例單元35 —起，通過(guò)多路 開(kāi)關(guān)37，將偶然符合以及真實(shí)事例的數(shù)據(jù)38傳輸出去。
9、 根據(jù)權(quán)利要求4所述的符合判選方法，其特征在于，延遲單元 33位于現(xiàn)場(chǎng)可編程門(mén)陣列外部；或在現(xiàn)場(chǎng)可編程門(mén)陣列內(nèi)部，通過(guò)寄存 器緩沖的方法實(shí)現(xiàn)。
全文摘要
本發(fā)明涉及醫(yī)學(xué)斷層成像及核成像領(lǐng)域，特別是一種用于正電子斷層掃描設(shè)備中符合系統(tǒng)第一組板卡，一個(gè)信號(hào)緩存單元，第二組接收板卡，一個(gè)數(shù)據(jù)緩存單元，一個(gè)參考時(shí)鐘17，一個(gè)時(shí)鐘調(diào)整單元，現(xiàn)場(chǎng)可編程門(mén)陣列；方法利用現(xiàn)場(chǎng)可編程門(mén)陣列進(jìn)行各個(gè)事件之間的時(shí)間、位置和能量的判斷，通過(guò)這些判選規(guī)則的兩個(gè)事件成為一個(gè)符合事例。通過(guò)引入現(xiàn)場(chǎng)可編輯門(mén)陣列，采用編寫(xiě)硬件描述語(yǔ)言來(lái)快速、高效地處理由PET儀器前端探測(cè)器模塊捕獲到的事例信息，以確定符合事件的發(fā)生。本發(fā)明是現(xiàn)有PET符合系統(tǒng)處理的改進(jìn)。本發(fā)明使用一片F(xiàn)PGA即可高效、快速地完成符合系統(tǒng)的處理，在獲得高的系統(tǒng)靈敏度的同時(shí)沒(méi)有給系統(tǒng)引入死時(shí)間。
文檔編號(hào)G06F17/00GK101268949SQ20071006459
公開(kāi)日2008年9月24日 申請(qǐng)日期2007年3月21日 優(yōu)先權(quán)日2007年3月21日
發(fā)明者單寶慈, 偉 孔, 可 李, 李道武, 王寶義, 章志明, 龍 魏 申請(qǐng)人:中國(guó)科學(xué)院高能物理研究所