專利名稱：具有低時(shí)鐘偏移的串行通信接口的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種用于集成電路的串行通信接口的通用領(lǐng)域。由 于在集成電路中接口的多通道合并，使通道之間的時(shí)鐘偏移最小化是 有益的。
背景技術(shù)：
串行通信接口在集成電路設(shè)計(jì)領(lǐng)域是眾所周知的。串行接口的物理層(PHY)通常包含鎖相環(huán)(PLL)和多個(gè)串行器-解串器(SerDes) 塊(每個(gè)通道一個(gè))。PLL從純凈的基準(zhǔn)(如晶體)產(chǎn)生高頻時(shí)鐘。 時(shí)鐘分發(fā)給每個(gè)SerDes塊，其使用時(shí)鐘來(lái)對(duì)到來(lái)的數(shù)據(jù)進(jìn)行恢復(fù)和 解串，并且把外發(fā)的數(shù)據(jù)串行化并傳輸。時(shí)鐘頻率總是非常高，通常 高于lGHz。例如PCI Express通信接口要求2. 5GHz的時(shí)鐘以傳輸每 通道2. 5Gb/s的數(shù)據(jù)流。對(duì)于PHY設(shè)計(jì)者來(lái)說(shuō)，問(wèn)題之一是如何把時(shí)鐘從PLL分發(fā)給 SerDes塊。由時(shí)鐘路徑選擇(clock routing)添加的任何跳動(dòng)在PHY 的數(shù)據(jù)輸出端都是明顯的，并且大部分通信協(xié)議規(guī)格不能容忍太多的 跳動(dòng)。因此仔細(xì)地為PHY接口設(shè)計(jì)和構(gòu)建時(shí)鐘分發(fā)網(wǎng)絡(luò)是重要的。在單通道PHY中的時(shí)鐘分發(fā)不是問(wèn)題。PLL和SerDes能夠非常接近地布置在一起。即使是雙通道的配置也是相當(dāng)簡(jiǎn)單的，PLL能夠布置在兩個(gè)SerDes塊之間。當(dāng)設(shè)計(jì)兩個(gè)以上的通道時(shí)，時(shí)鐘分發(fā)和跳動(dòng)問(wèn)題易于發(fā)生。由 于集成電路上的通信端口變得更多，則要求設(shè)計(jì)者構(gòu)建帶有兩個(gè)以上的通道的物理層，并且有時(shí)甚至超過(guò)四個(gè)通道。例如PCI Express 規(guī)格允許多達(dá)32個(gè)每個(gè)運(yùn)行在2. 5Gb/s的通道，并且通道之間的偏 移必須保持盡可能地低。更多的通道增加了在最小化時(shí)鐘偏移時(shí)分發(fā) 時(shí)鐘到所有通道的困難。圖1示出設(shè)計(jì)為時(shí)鐘樹的傳統(tǒng)的PHY接口，其以連續(xù)的方式分 發(fā)時(shí)鐘信號(hào)到通道120a-120d。 PLL 110的最佳位置是在中間，在它 的每一側(cè)有兩個(gè)通道。問(wèn)題是如何以最有效率的方式和最小的時(shí)鐘偏 移把時(shí)鐘分發(fā)到四個(gè)SerDes通道。圖1示出建立作為SerDes通道的 一部分的延遲線和順序地把時(shí)鐘傳到每個(gè)通道的傳統(tǒng)的解決方案。這個(gè)設(shè)計(jì)的問(wèn)題是其在不同的通道之間造成時(shí)鐘偏移。SerDes 塊120b和120c接收早到的時(shí)鐘并且SerDes塊120a和120d接收由 在塊120b和120c中的緩沖器延遲的晚到的時(shí)鐘。這個(gè)緩沖器延遲可 能造成超過(guò)很多應(yīng)用的容限的時(shí)鐘偏移。需要的是在確保通道之間的最小的時(shí)鐘偏移的情況下把時(shí)鐘信 號(hào)分發(fā)到多個(gè)SerDes通道的改善的技術(shù)。發(fā)明內(nèi)容本發(fā)明使用模塊化的技術(shù)在確保通道之間的最小時(shí)鐘偏移的情 況下來(lái)分發(fā)時(shí)鐘信號(hào)到一個(gè)或者多個(gè)通道。每個(gè)通道模塊連接到另一 個(gè)模塊以構(gòu)成多SerDes通道。提供幾個(gè)示范的實(shí)施例來(lái)說(shuō)明本發(fā)明。用于集成電路的通信接口的示范實(shí)施例包含時(shí)鐘根電路，其配 置成接收時(shí)鐘基準(zhǔn)信號(hào)并且產(chǎn)生時(shí)鐘樹信號(hào)。第一通道電路連接到時(shí) 鐘根電路并且配置成接收時(shí)鐘樹信號(hào)和用于為第一接口電路選擇時(shí) 鐘信號(hào)的選擇信號(hào)。第二通道電路連接到第一通道電路并且配置成接 收時(shí)鐘樹信號(hào)和用于為第二接口電路選擇時(shí)鐘信號(hào)的選擇信號(hào)。在一個(gè)實(shí)施例中，每個(gè)通道電路包含配置來(lái)接收時(shí)鐘樹信號(hào)的 緩沖器和配置來(lái)有選擇性地把時(shí)鐘樹信號(hào)發(fā)送到接口電路的復(fù)用器。本發(fā)明的優(yōu)勢(shì)包括具有低時(shí)鐘偏移的通信接口的模塊化結(jié)構(gòu)。另 一個(gè)優(yōu)勢(shì)是本發(fā)明的模塊化方法允許設(shè)計(jì)者只用幾個(gè)結(jié)構(gòu)塊來(lái)構(gòu)建任 意數(shù)量的SerDes通道。之后通過(guò)級(jí)聯(lián)時(shí)鐘樹以非常小的通道間時(shí)鐘 偏移自動(dòng)地分發(fā)時(shí)鐘。


參照下列的附圖來(lái)說(shuō)明本發(fā)明。圖1示出傳統(tǒng)的串行接口。圖2示出根據(jù)本發(fā)明的實(shí)施例的用于構(gòu)建串行接口的模塊化組件。圖3A-D示出根據(jù)本發(fā)明的實(shí)施例的使用模塊化組件的串行接□。圖4示出根據(jù)本發(fā)明的實(shí)施例的使用模塊化組件的串行接口 。
具體實(shí)施方式
參照具體設(shè)備和實(shí)施例來(lái)說(shuō)明本發(fā)明。本領(lǐng)域所屬技術(shù)人員將看 出所進(jìn)行的說(shuō)明是為了展示和提供實(shí)施本發(fā)明的最好的模式。本發(fā)明的一個(gè)示范方面是串行-解串(SerDes)接口的物理層(PHY)能夠用模塊化組件構(gòu)成。這是一個(gè)優(yōu)勢(shì)，因?yàn)樵跒榧呻娐吩O(shè)計(jì)PHY 接口時(shí)其允許快速的和可靠的構(gòu)成。在一個(gè)方面，模塊是在為集成電 路設(shè)計(jì)接口時(shí)使用的宏組件，這有助于設(shè)計(jì)者使用計(jì)算機(jī)輔助設(shè)計(jì)工 具來(lái)構(gòu)建集成電路。借助于模塊化組件，時(shí)鐘分發(fā)成為PHY設(shè)計(jì)的一 部分，這樣能夠成為宏的一部分。圖2示出根據(jù)本發(fā)明的實(shí)施例的用于構(gòu)建串行接口的模塊化組 件。時(shí)鐘分發(fā)根電路210包含鎖相環(huán)(PLL) 212和緩沖器電路214 和216以把時(shí)鐘信號(hào)分發(fā)到通道。示范的通道220包含輸入緩沖器電 路222以及緩沖器電路224和226以分發(fā)時(shí)鐘信號(hào)。緩沖器222包含 在示范的實(shí)施例中以顯示構(gòu)建本發(fā)明的最佳模式，因?yàn)榫彌_器能夠有 助于緩沖時(shí)鐘以確保對(duì)緩沖器224和226的足夠的信號(hào)驅(qū)動(dòng)。本發(fā)明 的一個(gè)替代的實(shí)施例通過(guò)適當(dāng)使用電線在沒(méi)有緩沖器222的情況下 構(gòu)成。緩沖器224連接到把時(shí)鐘信號(hào)傳給SerDes電路230的復(fù)用器 228上。在運(yùn)行中，復(fù)用器響應(yīng)于地(邏輯電平0)傳遞接近于0標(biāo) 記的信號(hào)并響應(yīng)于電源(邏輯電平1)傳遞接近于1標(biāo)記的信號(hào)。由 于組件通過(guò)把它們一個(gè)挨一個(gè)地放置而設(shè)計(jì)成級(jí)聯(lián)的，因此對(duì)于級(jí)聯(lián) 的每個(gè)級(jí)有許多輸入和輸出，其在下文中說(shuō)明。針對(duì)信號(hào)和用于把信 號(hào)傳到每個(gè)組件的終端來(lái)說(shuō)明這些信號(hào)。cascade—inl (240)是時(shí)鐘根電路緩沖器214的級(jí)聯(lián)輸入。7mclk—outl (242)是時(shí)鐘根電路的左側(cè)的通道的主時(shí)鐘輸出。 sclk—outl (244)是時(shí)鐘根電路的左側(cè)的相鄰?fù)ǖ赖倪x擇時(shí)鐘 輸出。muxsel—outl (246)是時(shí)鐘根電路的左側(cè)的相鄰?fù)ǖ赖膹?fù)用器 選擇信號(hào)輸出。cascade_inl (250)是時(shí)鐘根電路緩沖器216的級(jí)聯(lián)輸入端。 mclk一out2 (252)是時(shí)鐘根電路的右側(cè)的通道的主時(shí)鐘輸出。 sclk—out2 (254)是時(shí)鐘根電路的右側(cè)的相鄰?fù)ǖ赖倪x擇時(shí)鐘 輸出。muxsel—out2 (256)是時(shí)鐘根電路的右側(cè)的相鄰?fù)ǖ赖膹?fù)用器選 擇信號(hào)輸出。ref_in (258)是基準(zhǔn)時(shí)鐘如晶體的輸入。cascade_in (260)是接收來(lái)自相鄰?fù)ǖ赖碾娫椿蛘咄ㄟ^(guò)連接到地而被端接的輸入。mclk—out信號(hào)(262)是連接到地的相鄰?fù)ǖ赖妮敵觥?sclk一out (264)是把時(shí)鐘信號(hào)發(fā)送到相鄰?fù)ǖ赖妮敵觥?muxsel_0ut (266)是示范通道電路的左側(cè)的相鄰?fù)ǖ赖膹?fù)用器選擇信號(hào)輸出。cascade_out (270)是示范通道電路的右側(cè)的相鄰?fù)ǖ赖碾娫葱盘?hào)。mclk一in (272)是從時(shí)鐘分發(fā)根電路來(lái)的輸入時(shí)鐘信號(hào)。 sclk—in (274)是從示范通道的右側(cè)的相鄰?fù)ǖ纴?lái)的輸入時(shí)鐘信號(hào).。muxsel—in (276)是從示范通道的右側(cè)來(lái)的輸入復(fù)用器選擇信號(hào)。 通信接口 (278)是通道的PHY通信接口。圖3A-D示出根據(jù)本發(fā)明的實(shí)施例的使用模塊化組件的串行接 口。這些實(shí)施例示出時(shí)鐘分發(fā)網(wǎng)絡(luò)，其中分發(fā)給通道的時(shí)鐘處于相同 的深度；也就是時(shí)鐘通過(guò)相同數(shù)量的緩沖器被驅(qū)動(dòng)以達(dá)到每個(gè) SerDes電路。這確保發(fā)送到電路的時(shí)鐘之間非常小的時(shí)鐘偏移，并且 有助于對(duì)可能具有非常小的偏移容限的通信協(xié)議的一致性。圖3A示出根據(jù)本發(fā)明的實(shí)施例的單通道SerDes。時(shí)鐘分發(fā)根 電路110連接到通道220a并且為通道提供時(shí)鐘信號(hào)(mclk)和其它 必需的信號(hào)以把適當(dāng)?shù)臅r(shí)鐘信號(hào)發(fā)送到SerDes 230a。時(shí)鐘分發(fā)根電 路提供地信號(hào)給復(fù)用器輸入端以選擇接近于0標(biāo)記的時(shí)鐘信號(hào)輸入。 通道220還接收輸入到cascade—in( 260)輸入端的端接(termination) 信號(hào)地。通道的適當(dāng)端接確保了電路的適當(dāng)操作并減少了感應(yīng)噪聲。圖3B是示出根據(jù)本發(fā)明的實(shí)施例的單通道SerDes。通道220a 和220b是彼此的鏡像。時(shí)鐘分發(fā)根電路110連接到通道220a和220b， 并且為通道提供時(shí)鐘信號(hào)(mclk)和其它必需的信號(hào)以把適當(dāng)?shù)臅r(shí)鐘 信號(hào)分別發(fā)送到SerDes 230a和230b。時(shí)鐘分發(fā)根電路提供地信號(hào)給 復(fù)用器輸入端以選擇接近于0標(biāo)記的時(shí)鐘信號(hào)輸入。通道220a和220b 還接收被輸入到cascade—in (260)輸入端的端接信號(hào)地。通道的適當(dāng) 的端接確保了電路的適當(dāng)操作并防止了緩沖器空載和電源的尖峰。圖3C示出根據(jù)本發(fā)明的實(shí)施例的單通道SerDes。時(shí)鐘分發(fā)根電 路110連接到通道220a和220b，并且為通道提供時(shí)鐘信號(hào)(raclk)和 其它必需的信號(hào)以分別發(fā)送適當(dāng)?shù)臅r(shí)鐘信號(hào)到SerDes 230a和230b。 時(shí)鐘分發(fā)根電路提供地信號(hào)給復(fù)用器輸入端以選擇接近于0標(biāo)記的時(shí) 鐘信號(hào)輸入。額外的通道220c接收來(lái)自通道220b的信號(hào)，該信號(hào)包 含使得復(fù)用器選擇接近于1標(biāo)記的適當(dāng)時(shí)鐘信號(hào)的muxsel—in (276) 信號(hào)。通道220a和220c還接收被輸入到cascade—in (260)輸入端的 端接信號(hào)地。通道220b接收來(lái)自通道220c的為緩沖器226供電的信 號(hào)以便為通道220c產(chǎn)生輸入到sclk—in (274)的sclk—out (264) 信號(hào)。通道的適當(dāng)?shù)亩私哟_保了電路的適當(dāng)操作并防止了緩沖器空載 和電源的尖峰。圖3D示出根據(jù)本發(fā)明的實(shí)施例的單通道SerDes。這個(gè)實(shí)施例與 圖3C中所示的類似并且包含一個(gè)額外的通道，從而示出了四個(gè)通道。在一些情況下，可能希望有四個(gè)以上的SerDes電路。圖4是示 出根據(jù)本發(fā)明的實(shí)施例的使用模塊化組件的串行接口。這個(gè)實(shí)施例為 每個(gè)通道增加了額外的SerDes電路432，這樣總共達(dá)到8個(gè)SerDes 電路。自然，這個(gè)實(shí)施例能夠以類似于圖3A-D的方式或其改變來(lái)構(gòu)建以獲得任意希望數(shù)量的SerDes電路。因此，可以預(yù)見(jiàn)的是劃分單元以 進(jìn)一步地建立具有16、 32或者甚至更多的SerDes通道的PHY。參照附圖和說(shuō)明可以看出，在此說(shuō)明的時(shí)鐘分發(fā)網(wǎng)絡(luò)提供了具有 被均勻分發(fā)的時(shí)鐘信號(hào)的所有SerDes電路。在示范實(shí)施例中示出的緩 沖器電路提供具有對(duì)所有通道相等的延遲的時(shí)鐘樹。通道時(shí)鐘之間的 偏移僅僅是由于緩沖器和路徑選擇不匹配而造成的偏移，其通常是非 常小的。因此，SerDes通道彼此間將具有非常小的時(shí)鐘偏移。本發(fā)明能夠使用在任何串行接口中。即使接口只有一個(gè)通道，本 發(fā)明也允許通過(guò)兩個(gè)或者多個(gè)接口來(lái)共享時(shí)鐘，從而節(jié)省了電源和使 用面積。能夠應(yīng)用本發(fā)明的示范串行接口包含PCI Express、串行-ATA、 MIPI、 USB、 IEEE 1394、 XAUI、快速數(shù)據(jù)傳輸(Hyper Transport)、 快速IO、 Sonet、以太網(wǎng)等。本發(fā)明也可以用在非標(biāo)準(zhǔn)或者獨(dú)占的串行 接口中。本發(fā)明具有許多優(yōu)勢(shì)。本發(fā)明提供了一個(gè)確保多個(gè)通道之間的 低時(shí)鐘偏移的時(shí)鐘分發(fā)樹。這有助于在協(xié)議規(guī)范下的可靠的電路通 信。本發(fā)明是模塊化的并且在設(shè)計(jì)集成電路接口時(shí)促進(jìn)有效的布局和 路徑選擇。結(jié)果是使用本發(fā)明有利于集成電路的設(shè)計(jì)者、制造商和用 戶。文中所述為示范的實(shí)施例和最好的模式，在由所附權(quán)利要求定 義的本發(fā)明的主旨和精神之內(nèi)，可以對(duì)所述的實(shí)施例進(jìn)行修改和改 變。
權(quán)利要求
1.一種用于集成電路的通信接口，包含時(shí)鐘根電路(110)，配置來(lái)接收時(shí)鐘基準(zhǔn)信號(hào)并且產(chǎn)生時(shí)鐘樹信號(hào)；第一通道電路(220b)，連接到時(shí)鐘根電路并且配置來(lái)接收時(shí)鐘樹信號(hào)和用于為接口電路選擇時(shí)鐘信號(hào)的選擇信號(hào)；以及第二通道電路(220a)，連接到第一通道電路并且配置來(lái)接收時(shí)鐘樹信號(hào)和用于為接口電路選擇時(shí)鐘信號(hào)的選擇信號(hào)。
2. 如權(quán)利要求1所述的通信接口，其中第一通道電路相鄰地 連接到時(shí)鐘根電路；并且第二通道電路相鄰地連接到第一通道電路。
3. 如權(quán)利要求2所述的通信接口，還包含第三通道電路 (220c)，連接到時(shí)鐘根電路并且配置來(lái)接收時(shí)鐘樹信號(hào)和用于為接口電路選擇時(shí)鐘信號(hào)的選擇信號(hào)；以及第四通道電路(220d)，連接 到第三通道電路并且配置來(lái)接收時(shí)鐘樹信號(hào)和用于為接口電路選擇 時(shí)鐘信號(hào)的選擇信號(hào)；其中第一通道電路相鄰地連接到時(shí)鐘根電路； 并且第二通道電路相鄰地連接到第一通道電路。
4. 如權(quán)利要求1所述的通信接口，其中第一通道電路和第二 通道電路在結(jié)構(gòu)上是相同的。
5. 如權(quán)利要求3所述的通信接口，其中第一通道電路和第二 通道電路在結(jié)構(gòu)上是相同的；并且第三通道電路和第四通道電路在結(jié)構(gòu)上是相同的。
6. 如權(quán)利要求1所述的通信接口，其中每個(gè)通道電路包含配置來(lái)接收時(shí)鐘樹信號(hào)的緩沖器和配置來(lái)有選擇性地把時(shí)鐘樹信號(hào)發(fā) 送到接口電路的復(fù)用器。
7. 如權(quán)利要求3所述的通信接口，其中每個(gè)通道電路包含配 置來(lái)接收時(shí)鐘樹信號(hào)的緩沖器和配置來(lái)有選擇性地把時(shí)鐘樹信號(hào)發(fā) 送到接口電路的復(fù)用器。
8. —種用于通信接口的通道電路，包含第一時(shí)鐘樹終端(272)，用于接收第一時(shí)鐘樹信號(hào)；第二時(shí)鐘樹終端(274)，用于接收第二 時(shí)鐘樹信號(hào)；選擇終端(276)，用于接收選擇信號(hào)；以及復(fù)用器(228)， 連接到第一時(shí)鐘樹終端、第二時(shí)鐘樹終端和選擇終端，響應(yīng)于選擇信 號(hào)來(lái)從第一時(shí)鐘樹終端和第二時(shí)鐘樹終端中的一個(gè)選擇時(shí)鐘樹信號(hào)。
9. 如權(quán)利要求8所述的通道電路，還包含輸出時(shí)鐘樹終端 (264)。
10. 如權(quán)利要求9所述的通道電路，還包含兩個(gè)緩沖器(222， 224)，布置在第一時(shí)鐘樹終端和復(fù)用器之間；以及兩個(gè)緩沖器(222， 226)，布置在第一對(duì)鐘樹終端和輸出時(shí)鐘樹終端之間。
11，如權(quán)利要求IO所述的通道電路，其中兩個(gè)緩沖器中的一 個(gè)是共用緩沖器。
12. 如權(quán)利要求IO所述的通道電路，其中在第二時(shí)鐘樹終端 和復(fù)用器之間沒(méi)有布置緩沖器。
13. —種產(chǎn)生用于通信接口的時(shí)鐘樹的方法，包含如下步驟 接收時(shí)鐘基準(zhǔn)信號(hào)；產(chǎn)生時(shí)鐘樹信號(hào)和第一選擇信號(hào)；在第一通道中 接收時(shí)鐘樹信號(hào)和第一選擇信號(hào)，所述第一選擇信號(hào)用于為接口電路 選擇時(shí)鐘信號(hào)；把時(shí)鐘樹信號(hào)傳到第二通道并產(chǎn)生第二選擇信號(hào)；在 第二通道中接收時(shí)鐘樹信號(hào)和第二選擇信號(hào)，所述第二選擇信號(hào)用于 為接口電路選擇時(shí)鐘信號(hào)。
14. 如權(quán)利要求13所述的方法，還包含如下步驟根據(jù)第一選 擇信號(hào)在第一通道中選擇時(shí)鐘樹信號(hào)；以及根據(jù)第二選擇信號(hào)在第二通道中選擇時(shí)鐘樹信號(hào)。
15. 如權(quán)利要求13所述的方法，還包含如下步驟在第三通道中接收時(shí)鐘樹信號(hào)和第三選擇信號(hào)，所述第三選擇信號(hào)用于為接口電路選擇時(shí)鐘信號(hào)；把時(shí)鐘樹信號(hào)傳到第四通道并產(chǎn)生第四選擇信號(hào)； 在第四通道中接收時(shí)鐘樹信號(hào)和第四選擇信號(hào)，所述第四選擇信號(hào)用 于為接口電路選擇時(shí)鐘信號(hào)。
16. 如權(quán)利要求15所述的方法，其中第一選擇信號(hào)和第三選擇 信號(hào)是相同的信號(hào)。
全文摘要
一種用于集成電路的通信接口，其包含時(shí)鐘根電路(110)，其配置來(lái)接收時(shí)鐘基準(zhǔn)信號(hào)并且產(chǎn)生時(shí)鐘樹信號(hào)。第一通道電路(220b)連接到時(shí)鐘根電路并且配置來(lái)接收時(shí)鐘樹信號(hào)和用于為第一接口電路選擇時(shí)鐘信號(hào)的選擇信號(hào)。第二通道電路(220a)連接到第一通道電路并且配置來(lái)接收時(shí)鐘樹信號(hào)和用于為第二接口電路選擇時(shí)鐘信號(hào)的選擇信號(hào)。在一個(gè)實(shí)施例中，每個(gè)通道電路包含配置來(lái)接收時(shí)鐘樹信號(hào)的緩沖器(222)和配置來(lái)有選擇性地把時(shí)鐘樹信號(hào)發(fā)送到接口電路的復(fù)用器(228)。本發(fā)明的優(yōu)勢(shì)包括具有低時(shí)鐘偏移的通信接口的模塊化結(jié)構(gòu)。
文檔編號(hào)G06F1/10GK101326476SQ200680046281
公開日2008年12月17日 申請(qǐng)日期2006年10月9日 優(yōu)先權(quán)日2005年10月11日
發(fā)明者海特金·約爾登斯 申請(qǐng)人:Nxp股份有限公司