專利名稱：在數(shù)字信號處理器中執(zhí)行二進制補碼運算的系統(tǒng)和方法
技術領域：
本發(fā)明大體上涉及數(shù)字信號處理器和使用此類處理器的裝置。更明確地說，本發(fā)明 涉及在數(shù)字信號處理器內(nèi)執(zhí)行二進制補碼運算。
背景技術：
技術進步已產(chǎn)生更小且功能更強大的個人計算裝置。舉例來說，當前存在多種便攜 式個人計算裝置，包含無線計算裝置，例如小型、重量輕并容易由用戶攜帶的便攜式無 線電話、個人數(shù)字助理(PDA)和尋呼裝置。更明確地說，便攜式無線電話(例如，蜂 窩式電話和IP電話)可在無線網(wǎng)絡上傳遞語音和數(shù)據(jù)包。此外，許多此類無線電話包含 并入在其中的其它類型的裝置。舉例來說，無線電話還可包含數(shù)字靜態(tài)相機、數(shù)字視頻 相機、數(shù)字記錄器和音頻文件播放器。并且，此類無線電話可包含可用于訪問因特網(wǎng)的 網(wǎng)絡接口。因此，這些無線電話包含重要的計算能力。提供并入在無線電話內(nèi)的不同裝置的功能性的一些程序包含需要二進制補碼運算的 指令。舉例來說，絕對差和可能需要負的差值的二進制補碼?？赏ㄟ^反轉(zhuǎn)字節(jié)內(nèi)的每一 位并向經(jīng)反轉(zhuǎn)的結果添加1來確定特定字節(jié)值的二進制補碼。使用二進制補碼運算可增 加數(shù)字信號處理器內(nèi)的硬件。因此，提供一種用于在數(shù)字信號處理器內(nèi)執(zhí)行二進制補碼運算的改進的系統(tǒng)和方法 將是有利的。 發(fā)明內(nèi)容本發(fā)明揭示一種完成二進制補碼運算的方法，其包含接收多個字節(jié)值，和將所述多 個字節(jié)值劃分為第一部分和第二部分。此外，所述方法包含將所述第一部分輸入到第一 4:2壓縮器的第一段，對所述第一部分執(zhí)行第一 4:2壓縮運算以產(chǎn)生具有第一行和從所述 第一行偏移一個位的第二行的第一組結果，以及進位輸入(carry in)第一值1以完成第 一二進制補碼運算。在特定實施例中，所述方法還包含將所述第二部分輸入到第二4:2壓縮器的第二段， 和將兩個值1直接添加到所述第二部分的右側以便將第二值1進位輸入到所述第二部分， 從而完成第二二進制補碼運算。此外，在特定實施例中，所述方法包含對所述第二部分執(zhí)行第二 4:2壓縮運算以產(chǎn)生具有第一行和從所述第一行偏移一個位的第二行的第二組 結果。在另一特定實施例中，所述方法包含將第三值1輸入到第一組結果的第二行的偏移 位以便完成第三二進制補碼運算。另外，所述方法可包含將第四值1輸入到第二組結果 的第二行的偏移位以便完成第四二進制補碼運算。所述方法還可包含將第一組結果連同 第一累加器值一起輸入到第一 3:2壓縮器，以及對第一組結果和累加器值執(zhí)行第一 3:2壓 縮運算以產(chǎn)生具有第一行和從所述第一行偏移一個位的第二行的第三組結果。在又一特定實施例中，所述方法包含將第二組結果連同第二累加器值一起輸入到第 二 3:2壓縮器，以及對第二組結果和累加器值執(zhí)行第二 3:2壓縮運算以產(chǎn)生具有第一行和 從所述第一行偏移一個位的第二行的第四組結果。并且，所述方法包含將第五值1插入 到第三組結果的第二行的偏移位以便完成第五二進制補碼運算。此外，所述方法包含將 第六值1插入到第四組結果的第二行的偏移位以便完成第六二進制補碼運算。在另一特定實施例中，所述方法包括將第三組結果輸入到第一進位傳送加法器 (CPA)，和對第三組結果執(zhí)行第一CPA運算。此外，所述方法包含進位輸入第七值1以 便完成第七二進制補碼運算，和產(chǎn)生第五組結果。另外，在特定實施例中，所述方法包 含將第四組結果輸入到第二進位傳送加法器(CPA)，和對第四組結果執(zhí)行第二CPA運算。 并且，所述方法可包含進位輸入第八值1以便完成第八二進制補碼運算，和產(chǎn)生第六組 結果。所述方法還可包含將第五組結果寫入到寄存器的第一部分，和將第六組結果寫入 到寄存器的第二部分。在另一實施例中，揭示一種完成一個或一個以上二進制補碼運算的方法，其包含確 定八個子字差字節(jié)值，確定每一子字差字節(jié)值的符號，和反轉(zhuǎn)負的八個子字差字節(jié)值的 每一者以產(chǎn)生一組經(jīng)反轉(zhuǎn)的子字差字節(jié)值。此外，在此實施例中，所述方法包含將正的 八個子字差字節(jié)值的每一者輸入到約簡樹(reduction tree),和將所述組經(jīng)反轉(zhuǎn)的子字差 字節(jié)值的每一者輸入到約簡樹。在又一實施例中，提供一種指令執(zhí)行單元，其包含第一 4:2壓縮器和耦合到所述第 一 4:2壓縮器的控制模塊。在此實施例中，控制模塊包含用于將八個字節(jié)值劃分為第 一組四個字節(jié)值和第二組四個字節(jié)值的邏輯；用于使用第一 4:2壓縮器將第一組四個字 節(jié)值壓縮為具有第一行和第二行的第一組結果的邏輯；用于在壓縮第一組四個字節(jié)值的 同時進位輸入第一值1以便完成第一二進制補碼運算的邏輯和用于將第二值1輸入到 第一組結果內(nèi)的第二行的偏移位以便完成第二二進制補碼運算的邏輯。在又一實施例中，提供一種數(shù)字信號處理器，其包含存儲器、響應于所述存儲器的 定序器、耦合到所述存儲器的寄存器堆，和響應于所述定序器的指令執(zhí)行單元。在此實 施例中，指令執(zhí)行單元包含第一4:2壓縮器、第二4:2壓縮器、耦合到第一 4:2壓縮器的 第一3:2壓縮器、耦合到第二4:2壓縮器的第二3:2壓縮器、耦合到第一 3:2壓縮器的第 一進位傳送加法器，和耦合到第二 3:2壓縮器的第二進位傳送加法器。此外,控制模塊 耦合到第一4:2壓縮器、第二4:2壓縮器、第一3:2壓縮器、第二3:2壓縮器、第一進位 傳送加法器和第二進位傳送加法器?？刂颇K包含用于將八個字節(jié)值劃分為第一組四 個字節(jié)值和第二組四個字節(jié)值的邏輯；用于使用第一 4:2壓縮器將第一組四個字節(jié)值壓 縮為具有第一行和第二行的第一組結果的邏輯；用于在壓縮第一組四個字節(jié)值的同時進 位輸入第一值1以便完成第一二進制補碼運算的邏輯；和用于將第二值1輸入到第一組 結果內(nèi)的第二行的偏移位以便完成第二二進制補碼運算的邏輯。在又一實施例中，揭示一種便攜式通信裝置，其包含數(shù)字信號處理器。所述數(shù)字信 號處理器包含存儲器、響應于所述存儲器的定序器、耦合到所述存儲器的寄存器堆，和 響應于所述定序器的指令執(zhí)行單元。指令執(zhí)行單元包含第一 4:2壓縮器、第二 4:2壓縮器、 耦合到第一4:2壓縮器的第一3:2壓縮器、耦合到第二 4:2壓縮器的第二 3:2壓縮器、耦 合到第一 3:2壓縮器的第一進位傳送加法器，和耦合到第二 3:2壓縮器的第二進位傳送加 法器?？刂颇K耦合到第一4:2壓縮器、第二4:2壓縮器、第一3:2壓縮器、第二3:2壓 縮器、第一進位傳送加法器和第二進位傳送加法器?？刂颇K包含用于在使用第一 4:2 壓縮器、第二4:2壓縮器、第一3:2壓縮器、第二 3:2壓縮器、第一進位傳送加法器和第 二進位傳送加法器處理八個字節(jié)值的同時完成多達八個二進制補碼運算的邏輯。在另一實施例中，揭示一種處理器裝置，其包含用于接收多個字節(jié)值的裝置、用于 將所述多個字節(jié)值劃分為第一部分字節(jié)值和第二部分字節(jié)值的裝置、用于將所述第一部 分字節(jié)值輸入到第一 4:2壓縮器的下半部的裝置、用于對所述第一部分字節(jié)值執(zhí)行第一 4:2壓縮運算以產(chǎn)生具有第一行和從所述第一行偏移一個位的第二行的第一組結果的裝 置，以及用于進位輸入值1以完成第一二進制補碼運算的裝置。在又一實施例中，提供一種處理器裝置，其包含用于確定八個子字差字節(jié)值的裝置、 用于確定每一子字差字節(jié)值的符號的裝置、用于反轉(zhuǎn)每一負的子字差字節(jié)值以產(chǎn)生經(jīng)反 轉(zhuǎn)的子字差字節(jié)值的裝置、用于將每一正的子字差字節(jié)值輸入到約簡樹的裝置、用于將 每一經(jīng)反轉(zhuǎn)的子字差字節(jié)值輸入到約簡樹的裝置，以及用于通過在對八個子字差字節(jié)值 執(zhí)行多個約簡運算的同時添加多達八個1來完成多達八個二進制補碼運算的裝置。本文揭示的一個或一個以上實施例的一個優(yōu)點可包含在數(shù)字信號處理器內(nèi)執(zhí)行多個 字節(jié)約簡運算的同時完成多達八個二進制補碼運算。另一優(yōu)點可包含大大減少了在數(shù)字信號處理器內(nèi)執(zhí)行二進制補碼運算所必需的硬件。在審閱整個申請案(包含以下部分


具體實施方式
和權利要求書)之后 將了解本發(fā)明的其它方面、優(yōu)點和特征。

結合附圖，參看以下具體實施方式
，將更容易了解本文描述的實施例的各方面和附 隨的優(yōu)點，附圖中圖1是示范性數(shù)字信號處理器的概括示圖；圖2是說明示范性指令執(zhí)行單元的示圖；圖3是說明對多個指令字執(zhí)行絕對差和的方法的流程圖；圖4是說明輸入完成多達八個二進制補碼運算所必需的多達八個粘著1 (sticky one)的方法的流程圖；圖5是并入有數(shù)字信號處理器的便攜式通信裝置的概括示圖圖6是并入有數(shù)字信號處理器的示范性蜂窩式電話的概括示圖；圖7是并入有數(shù)字信號處理器的示范性無線因特網(wǎng)協(xié)議電話的概括示圖；圖8是并入有數(shù)字信號處理器的示范性便攜式數(shù)字助理的概括示圖；以及圖9是并入有數(shù)字信號處理器的示范性音頻文件播放器的概括示圖。
具體實施方式
圖1說明數(shù)字信號處理器(DSP) 100的示范性、非限定性實施例的框圖。如圖1中 所說明，DSP100包含經(jīng)由總線106耦合到定序器104的存儲器102。如本文所使用，詞 匯"耦合"可指示兩個或兩個以上組件直接耦合或間接耦合。在特定實施例中，總線106 是六十四(64)位總線，且定序器104經(jīng)配置以從存儲器102檢索長度為三十二 (32) 位或六十四(64)位的指令?？偩€106耦合到第一指令執(zhí)行單元108、第二指令執(zhí)行單 元110、第三指令執(zhí)行單元112和第四指令執(zhí)行單元114。圖1指示每一指令執(zhí)行單元108、 110、 112、 114可經(jīng)由第一總線118耦合到通用寄存器堆116。通用寄存器堆116還可經(jīng) 由第二總線120耦合到定序器104和存儲器102。在特定實施例中，存儲器102包含第一指令高速緩沖存儲器122、第二指令高速緩 沖存儲器124、第三指令高速緩沖存儲器126、第四指令高速緩沖存儲器128、第五指令高速緩沖存儲器130和第六指令高速緩沖存儲器132。在操作期間，指令高速緩沖存儲 器122、 124、 126、 128、 130、 132可由定序器104彼此獨立地存取。另外，在特定實施 例中，每一指令高速緩沖存儲器122、 124、 126、 128、 130、 132包含多個指令、用于每 一指令的指令操縱數(shù)據(jù)，和用于每一指令的指令預解碼數(shù)據(jù)。如圖1中所說明，存儲器102可包含指令隊列134，其包含用于每一指令高速緩沖 存儲器122、 124、 126、 128、 130、 132的指令隊列。明確地說，指令隊列134包含與第 一指令高速緩沖存儲器122相關聯(lián)的第一指令隊列136、與第二指令高速緩沖存儲器124 相關聯(lián)的第二指令隊列138、與第三指令高速緩沖存儲器126相關聯(lián)的第三指令隊列140、 與第四指令高速緩沖存儲器128相關聯(lián)的第四指令隊列142、與第五指令高速緩沖存儲 器130相關聯(lián)的第五指令隊列144，和與第六指令高速緩沖存儲器132相關聯(lián)的第六指 令隊列146。在操作期間，定序器104可經(jīng)由指令隊列134從每一指令高速緩沖存儲器122、 124、 126、 128、 130、 132提取指令。在特定實施例中，定序器104以從第一指令隊列136到 第六指令隊列146的次序而從指令隊列136、 138、 140、 142、 144、 146提取指令。從第 六指令隊列146提取指令之后，定序器104返回第一指令隊列136，并繼續(xù)依次從指令 隊列136、 138、 140、 142、 144、 146提取指令。在特定實施例中，定序器104作為雙向超標量定序器而在支持超標量指令的第一模 式下操作。此外，在特定實施例中，定序器還在支持超長指令字(VLIW)指令的第二模 式下操作。明確地說，定序器可作為四向VLIW定序器操作。在特定實施例中，第一指 令執(zhí)行單元108可執(zhí)行加載指令、存儲指令和算術邏輯單元(ALU)指令。第二指令執(zhí) 行單元IIO可執(zhí)行加載指令和ALU指令。并且，第三指令執(zhí)行單元可執(zhí)行相乘指令、相 乘-累加指令(MAC)、 ALU指令、程序重定向構造和轉(zhuǎn)移寄存器(CR)指令。圖l進一 步指示第四指令執(zhí)行單元114可執(zhí)行移位(S)指令、ALU指令、程序重定向構造和CR 指令。在特定實施例中，程序重定向構造可以是零開銷環(huán)路、分支指令、跳轉(zhuǎn)(J)指令 等。如圖1中所描繪，通用寄存器116包含第一統(tǒng)一寄存器堆148、第二統(tǒng)一寄存器堆 150、第三統(tǒng)一寄存器堆152、第四統(tǒng)一寄存器堆154、第五統(tǒng)一寄存器堆156和第六統(tǒng) 一寄存器堆158。每一統(tǒng)一寄存器堆148、 150、 152、 154、 156、 158對應于存儲器102 內(nèi)的指令高速緩沖存儲器122、 124、 126、 128、 130、 132。此外，在特定實施例中，每 一統(tǒng)一寄存器堆148、 150、 152、 154、 156、 158具有相同構造且包含若干數(shù)據(jù)操作數(shù)和若干地址操作數(shù)。在數(shù)字信號處理器100的操作期間，指令由定序器104從存儲器102提取、發(fā)送到 指定的指令執(zhí)行單元108、 110、 112、 114,并在指令執(zhí)行單元108、 110、 112、 114處執(zhí) 行。此外，從通用寄存器116 (例如，統(tǒng)一寄存器堆148、 150、 152、 154、 156、 158中 的一者)檢索一個或一個以上操作數(shù)并在執(zhí)行指令期間使用。每一指令執(zhí)行單元108、110、 112、 114處的結果可寫入到通用寄存器116，即寫入到統(tǒng)一寄存器堆148、 150、 152、 154、 156、 158中的一者。參看圖2，展示指令執(zhí)行單元的示范性、非限定性實施例，且其大體表示為200。在 特定實施例中，指令執(zhí)行單元200可并入到圖1所示的系統(tǒng)100中。舉例來說，圖2所 示的指令執(zhí)行單元200可代替第四指令執(zhí)行單元114。如圖2中所描繪，指令執(zhí)行單元 200包含耦合到移位/符號擴展單元204的向量區(qū)塊202。此外，第一 4:2壓縮器206和第 二4:2壓縮器208耦合到移位/符號擴展單元204。在特定實施例中，第一3:2壓縮器210 耦合到第一4:2壓縮器206。此外，在特定實施例中，第二 3:2壓縮器212可耦合到第二 4:2壓縮器208。圖2還指示第一進位傳送加法器(CPA) 214可耦合到第一3:2壓縮器210。并且， 第二CPA216可耦合到第二3:2壓縮器212。如圖2中所描繪，在說明性實施例中，飽和 /充填/截取單元218耦合到第一 CPA 214和第二 CPA 216?？刂颇K220可耦合到移位/ 符號擴展單元204、第一4:2壓縮器206、第二 4:2壓縮器208、第一3:2壓縮器210、第 二3:2壓縮器212、第一CPA214和第二 CPA216。并且，如圖2中所指示，指令執(zhí)行單 元200可耦合到寄存器220，且壓縮運算和CPA運算的結果可寫入到寄存器220。圖2 進一步展示反相器224可耦合到控制模塊222。圖3展示在數(shù)字信號處理器的指令執(zhí)行單元(例如，圖2所示的指令執(zhí)行單元200) 內(nèi)執(zhí)行多個二進制補碼運算的方法的示范性、非限定性實施例。在框300處開始，計算 多個子字差。在特定實施例中，所述多個子字差的每一者是八位寬的字節(jié)。此外，每一 子字差表示第一字的第一部分與第二字的第一部分之間的差或第一字的第二部分與第二 字的第二部分之間的差。移動到?jīng)Q策步驟304，移位/符號擴展單元確定每一子字差的符 號為正還是負。在框304處，反轉(zhuǎn)每一負的子字差。隨后，在框306處，將每一經(jīng)反轉(zhuǎn)的子字差(例 如)從耦合到移位/符號擴展單元的向量塊傳送到移位/符號擴展單元。所述方法接著進行 到框308。返回決策步驟302，如果子字差的符號為正，那么所述方法進行到框310，且將原始子字差傳送到移位/符號擴展單元。隨后，邏輯進行到框308。在框308處，移位/符號擴展單元將每一原始子字差和每一經(jīng)反轉(zhuǎn)子字差符號擴展為 32位。移動到框312，符號/移位擴展器將經(jīng)符號擴展的原始子字差和經(jīng)符號擴展的經(jīng)反 轉(zhuǎn)子字差輸入到約簡樹，所述約簡樹包含一對4:2壓縮器、 一對3:2壓縮器和一對進位傳 送加法器。在框314處，約簡樹對輸入至其的子字差執(zhí)行32位字節(jié)約簡，同時針對每一 經(jīng)反轉(zhuǎn)子字差添加"粘著"1以便完成每一經(jīng)反轉(zhuǎn)子字差的二進制補碼運算。接著，在 框316處，約簡樹將字節(jié)約簡的結果寫入到寄存器。所述方法接著結束于狀態(tài)318。參看圖4，展示在約簡樹內(nèi)添加多達八個粘著1以完成多達八個二進制補碼運算的 方法，所述方法開始于框400。在框400處，移位/符號擴展單元接收多個字節(jié)。在特定 實施例中，移位/符號擴展單元接收八個字節(jié)，且每一字節(jié)包含八個位。在特定實施例中， 每一字節(jié)對應于兩個字之間的子字差。在框402處，移位/符號擴展單元將每一字節(jié)劃分 為第一部分和第二部分。在特定實施例中，第一部分包含第一組四個位(例如，字節(jié)0 到字節(jié)3)，且第二部分包含第二組四個位(例如，字節(jié)4到字節(jié)7)。移動到框404，移位/符號擴展單元將第一部分字節(jié)值輸入到第一 4:2壓縮器。在特 定實施例中，第一4:2壓縮器是包含四行64個位(例如，0到63)的64位壓縮器。此 外，在特定實施例中，移位/符號擴展單元將第一部分字節(jié)值輸入到第一4:2壓縮器的第 一段，例如第一4:2壓縮器的最低有效位。在特定實施例中，第一4:2壓縮器的最低有效 位包含第一 4:2壓縮器的每一行的最低有效32位，例如每一行的位0到位31 。進行到框406，移位/符號擴展單元將第二部分字節(jié)值輸入到第二 4:2壓縮器。在特 定實施例中，第二4:2壓縮器是64位壓縮器，且移位/符號擴展單元將第二部分字節(jié)值輸 入到第二4:2壓縮器的第二部分，例如第二4:2壓縮器的最高有效位。第二4:2壓縮器的 最高有效位包含第二 4:2壓縮器的每一行的最高有效32位，例如每一行的位32到位63。在框408處，第一 4:2壓縮器執(zhí)行第一 4:2壓縮并進位輸入由耦合到第一 4:2壓縮器 的控制模塊提供的第一粘著1位。在特定實施例中，第一粘著1位完成第一二進制補碼 運算。接著，在框410處，第二 4:2壓縮器執(zhí)行第二 4:2壓縮并在其中產(chǎn)生第二粘著1位。 在特定實施例中，通過添加緊密鄰近于第二4:2壓縮器內(nèi)(例如，行1的位31內(nèi)和行2 的位31內(nèi))的字節(jié)值中的兩者的開頭的兩個l來產(chǎn)生第二粘著l位。因而，將第二粘著 l位移入4:2壓縮的結果中。第二粘著完成第二二進制補碼運算。進行到框412,第一4:2壓縮器產(chǎn)生第一組結果。在特定實施例中，第一組結果包含 第一行和第二行。此外，在特定實施例中，第二行從所述第一行偏移一個位，即第一組結果內(nèi)的第二行向左偏移一個位。因而，第二行在第二行的位0前包含偏移位，且偏移 位是第二行內(nèi)的最低有效位。移動到框414，第二4:2壓縮器產(chǎn)生第二組結果。在特定實 施例中，第二組結果包含第一行和第二行。此外，在特定實施例中，第二行從所述第一 行偏移一個位，即第二組結果內(nèi)的第二行向左偏移一個位。移動到框416，控制模塊將第三粘著1位輸入到第一組結果的第二行，例如輸入到 第一組結果的第二行內(nèi)的偏移位，以便完成第三二進制補碼運算。在框418處，控制模 塊將第四粘著1位輸入到第二組結果的第二行，例如輸入到第二組結果的第二行內(nèi)的偏 移位，以便完成第四二進制補碼運算。繼續(xù)到框420，第一4:2壓縮器將包含第三粘著1 位的第一組結果輸入到第一3:2壓縮器。在框422處，第二 4:2壓縮器將包含第四粘著1 位的第二組結果輸入到第二 3:2壓縮器。在框424處，第一 3:2壓縮器對第一組結果和從控制模塊輸入的第一累加器值執(zhí)行 第一3:2壓縮。此外，在框426處，第二 3:2壓縮器對第二組結果和從控制模塊輸入的第 二累加器值執(zhí)行第二3:2壓縮。進行到框428，第一 3:2壓縮器產(chǎn)生第三組結果，在特定 實施例中，第三組結果包含第一行和向第一行的左側偏移一個位的第二行。在框430處， 第二 3:2壓縮器產(chǎn)生第四組結果，在特定實施例中，第四組結果包含第一行和相對于第 一行的左側偏移一個位的第二行。進行到框432，控制模塊將第五粘著1位添加到第一組結果的第二行以便完成第五 二進制補碼運算。隨后，在框434處，控制模塊將第六粘著l位添加到第四組結果的第 二行以便完成第六二進制補碼運算。移動到框436，第一3:2壓縮器將第三組結果輸入到 第一進位傳送加法器(CPA)。在框438處，第二 3:2壓縮器將第四組結果輸入到第二 CPA。繼續(xù)到框440，第一CPA對第三組結果執(zhí)行第一CPA運算，并進位輸入由控制模塊 提供的第七粘著l位以便完成第六二進制補碼運算。在框442處，第二CPA對第四組結 果執(zhí)行第二CPA運算，并進位輸入第八粘著l位以便完成第八二進制補碼運算。接著， 在框444處，第一CPA產(chǎn)生第五組結果。在框446處，第二 CPA產(chǎn)生第六組結果。進行 到框448，第一CPA將第五組結果寫入到64位寄存器的第一部分，例如64位寄存器的 前32位或64位寄存器的下半部。在框450處，第二CPA將第六組結果寫入到64位寄 存器的第二部分，例如64位寄存器的后32位或64位寄存器的前半部。所述方法接著結 束于狀態(tài)452。圖5說明一般表示為520的便攜式通信裝置的示范性、非限定性實施例。如圖5中 所說明，便攜式通信裝置包含片上系統(tǒng)522，所述片上系統(tǒng)522包含數(shù)字信號處理器524。在特定實施例中，數(shù)字信號處理器524是圖l所示且本文所描述的數(shù)字信號處理器。此 外，在特定實施例中，數(shù)字信號處理器524可包含如圖2中所說明的指令執(zhí)行單元。圖 5還展示耦合到數(shù)字信號處理器524和顯示器528的顯示器控制器526。此外，輸入裝置 530耦合到數(shù)字信號處理器524。如圖所示，存儲器532耦合到數(shù)字信號處理器524。另 外，編碼器/解碼器(CODEC) 534可耦合到數(shù)字信號處理器524。揚聲器536和麥克風 538可耦合到CODEC 534。圖5還指示無線控制器540可耦合到數(shù)字信號處理器524和無線天線542。在特定 實施例中，電源544耦合到片上系統(tǒng)522。此外，在特定實施例中，如圖5中所說明， 顯示器528、輸入裝置530、揚聲器536、麥克風538、無線天線542和電源544在片上 系統(tǒng)522外部。然而，每一者耦合到片上系統(tǒng)522的一組件。在特定實施例中，數(shù)字信號處理器524利用交錯多線程技術來處理與執(zhí)行便攜式通 信裝置520的各個組件所需的功能性和操作所必要的程序線程相關聯(lián)的指令。舉例來說， 當經(jīng)由無線天線建立無線通信對話時，用戶可向麥克風538中講話。表示用戶的語音的 電子信號可發(fā)送到CODEC 534以進行編碼。數(shù)字信號處理器524可為CODEC 534執(zhí)行 數(shù)據(jù)處理以對來自麥克風的電子信號進行編碼。此外，經(jīng)由無線天線542接收到的傳入 信號可由無線控制器540發(fā)送到CODEC 534以進行解碼，并發(fā)送到揚聲器536。數(shù)字信 號處理器524還可在CODEC 534解碼經(jīng)由無線天線542接收到的信號時為CODEC 534 執(zhí)行數(shù)據(jù)處理。此外，在無線通信對話之前、期間或之后，數(shù)字信號處理器524可處理從輸入裝置 530接收到的輸入。舉例來說，在無線通信對話期間，用戶可能正使用輸入裝置530和 顯示器528經(jīng)由內(nèi)嵌在便攜式通信裝置520的存儲器532內(nèi)的網(wǎng)絡瀏覽器在因特網(wǎng)上沖 浪。數(shù)字信號處理器524可如本文所描述交錯輸入裝置530、顯示器控制器526、顯示器 528、 CODEC 534和無線控制器540所使用的各個程序線程，以有效地控制便攜式通信 裝置520和其中的各個組件的操作。與各個程序線程相關聯(lián)的指令中的許多指令在一個 或一個以上時鐘周期期間同時執(zhí)行。因而，大大減少由于浪費的時鐘周期而引起的功率 和能量消耗。參看圖6，展示蜂窩式電話的示范性、非限定性實施例，其一般表示為620。如圖所 示，蜂窩式電話620包含片上系統(tǒng)622，其包含耦合在一起的數(shù)字基帶處理器624和模 擬基帶處理器626。在特定實施例中，數(shù)字基帶處理器624是數(shù)字信號處理器，例如圖l 所示且本文所描述的數(shù)字信號處理器。此外，在特定實施例中，模擬基帶處理器626也可以是數(shù)字信號處理器，例如圖l所示的數(shù)字信號處理器。在特定實施例中，數(shù)字信號 處理器的每一者可包含如圖2中所說明的指令執(zhí)行單元。如圖6中所說明，顯示器控制 器628和觸摸屏控制器630耦合到數(shù)字基帶處理器624。處于片上系統(tǒng)622外部的觸摸 屏顯示器632又耦合到顯示器控制器628和觸摸屏控制器630。圖6進一步指示視頻編碼器634 (例如，逐行倒相(PAL)編碼器、順序傳送彩色與 存儲(SECAM)編碼器或國家電視系統(tǒng)委員會(NTSC)編碼器)耦合到數(shù)字基帶處理 器624。此外，視頻放大器636耦合到視頻編碼器634和觸摸屏顯示器632。并且，視頻 端口 638耦合到視頻放大器636。如圖6中所描繪，通用串行總線(USB)控制器640 耦合到數(shù)字基帶處理器624。并且，USB端口 642耦合到USB控制器640。存儲器644 和訂戶識別模塊(SIM)卡646也可耦合到數(shù)字基帶處理器624。此外，如圖6所示，數(shù) 字相機648可耦合到數(shù)字基帶處理器624。在示范性實施例中，數(shù)字相機648是電荷耦 合裝置(CCD)相機或互補金屬氧化物半導體(CMOS)相機。如圖6中進一步說明，立體聲音頻CODEC 650可耦合到模擬基帶處理器626。此外， 音頻放大器652可耦合到立體聲音頻CODEC 650。在示范性實施例中，第一立體聲揚聲 器654和第二立體聲揚聲器656耦合到音頻放大器652。圖6展示麥克風放大器658也 可耦合到立體聲音頻CODEC 650。另外，麥克風660可耦合到麥克風放大器658。在特 定實施例中，調(diào)頻(FM)無線電調(diào)諧器662可耦合到立體聲音頻CODEC 650。并且， FM天線664耦合到FM無線電調(diào)諧器662。此外，立體聲耳機666可耦合到立體聲音頻 CODEC 650。圖6進一步指示射頻(RF)收發(fā)器668可耦合到模擬基帶處理器626。 RF開關670 可耦合到RF收發(fā)器668和RF天線672。如圖6所示，鍵盤674可耦合到模擬基帶處理 器626。并且，帶有麥克風的單聲道頭戴受話器676可耦合到模擬基帶處理器626。此外， 振動裝置678可耦合到模擬基帶處理器626。圖6還展示電源680可耦合到片上系統(tǒng)622。 在特定實施例中，電源680是直流電(DC)電源，其向蜂窩式電話620的需要電力的各 個組件提供電力。此外，在特定實施例中，所述電源是可再充電DC電池或DC電源，其 從交流電(AC)導出到連接到AC電源的DC變壓器。在特定實施例中，如圖6中所描繪，觸摸屏顯示器632、視頻端口 638、 USB端口 642、相機648、第一立體聲揚聲器654、第二立體聲揚聲器656、麥克風660、 FM天線 664、立體聲耳機666、 RF開關670、 RF天線672、鍵盤674、單聲道頭戴受話器676、 振動裝置678和電源680處于片上系統(tǒng)622外部。此外，在特定實施例中，數(shù)字基帶處理器624和模擬基帶處理器626可使用本文描述的交錯多線程技術來處理與和蜂窩式電 話620相關聯(lián)的不同組件的一者或一者以上相關聯(lián)的各種程序線程。參看圖7，展示無線因特網(wǎng)協(xié)議(IP)電話的示范性、非限定性實施例，其一般表示 為700。如圖所示，無線IP電話700包含片上系統(tǒng)702，所述片上系統(tǒng)702包含數(shù)字信 號處理器(DSP) 704。在特定實施例中，DSP 704是圖l所示且本文所描述的數(shù)字信號 處理器。此外，在特定實施例中，數(shù)字信號處理器704可包含如圖2中所說明的指令執(zhí) 行單元。如圖7中所說明，顯示器控制器706耦合到DSP 704,且顯示器708耦合到顯 示器控制器706。在示范性實施例中，顯示器708是液晶顯示器(LCD)。圖7進一步展 示鍵盤710可耦合到DSP704。如圖7中進一步描繪，快閃存儲器712可耦合到DSP 704。同步動態(tài)隨機存取存儲 器(SDRAM) 714、靜態(tài)隨機存取存儲器(SRAM) 716和電可擦除可編程只讀存儲器 (EEPROM) 718也可耦合到DSP 704。圖7還展示發(fā)光二極管(LED) 720可耦合到DSP 704。另外，在特定實施例中，語音CODEC 722可耦合到DSP 704。放大器724可耦合 到語音CODEC 722，且單聲道揚聲器726可耦合到放大器724。圖7進一步指示單聲道 頭戴受話器728也可耦合到語音CODEC 722。在特定實施例中，單聲道頭戴受話器728 包含麥克風。圖7還說明無線局域網(wǎng)(WLAN)基帶處理器730可耦合到DSP704。 RF收發(fā)器732 可耦合到WLAN基帶處理器730，且RF天線734可耦合到RF收發(fā)器732。在特定實施 例中，藍牙控制器736也可耦合到DSP704，且藍牙天線738可耦合到控制器736。圖7 還展示USB端口 740也可耦合到DSP 704。此外，電源742耦合到片上系統(tǒng)702，并經(jīng) 由片上系統(tǒng)702將電力提供到無線IP電話700的各個組件。在特定實施例中，如圖7中所指示，顯示器708、鍵盤710、 LED 720、單聲道揚聲 器726、單聲道頭戴受話器728、 RF天線734、藍牙天線738、 USB端口 740和電源742 處于片上系統(tǒng)702外部。然而，這些組件中的每一者耦合到片上系統(tǒng)的一個或一個以上 組件。此外，在特定實施例中，數(shù)字信號處理器704可使用本文描述的交錯多線程技術 來處理與IP電話700相關聯(lián)的不同組件的一者或一者以上相關聯(lián)的各種程序線程。圖8說明一般表示為800的便攜式數(shù)字助理(PDA)的示范性、非限定性實施例。 如圖所示，PDA800包含片上系統(tǒng)802，所述片上系統(tǒng)802包含數(shù)字信號處理器(DSP) 804。在特定實施例中，DSP804是圖l所示且本文所描述的數(shù)字信號處理器。此外，在 特定實施例中，數(shù)字信號處理器804可包含如圖2中所說明的指令執(zhí)行單元。如圖8中所描繪，觸摸屏控制器806和顯示器控制器808耦合到DSP 804。此外，觸摸屏顯示器 810耦合到觸摸屏控制器806并耦合到顯示器控制器808。圖8還指示鍵盤812可耦合到 DSP 804。如圖8中進一步描繪，快閃存儲器814可耦合到DSP 804。并且，只讀存儲器(ROM) 816、動態(tài)隨機存取存儲器(DRAM) 818和電可擦除可編程只讀存儲器(EEPROM) 820 可耦合到DSP804。圖8還展示紅外數(shù)據(jù)協(xié)會(IrDA)端口 822可耦合到DSP804。另夕卜， 在特定實施例中，數(shù)字相機824可耦合到DSP804。如圖8所示，在特定實施例中，立體聲音頻CODEC 826可耦合到DSP 804。第一立 體聲放大器828可耦合到立體聲音頻CODEC 826，且第一立體聲揚聲器830可耦合到第 一立體聲放大器828。另外，麥克風放大器832可耦合到立體聲音頻CODEC 826，且麥 克風834可耦合到麥克風放大器832。圖8進一步展示第二立體聲放大器836可耦合到 立體聲音頻CODEC 826，且第二立體聲揚聲器838可耦合到第二立體聲放大器836。在 特定實施例中，立體聲耳機840也可耦合到立體聲音頻CODEC 826。圖8還說明802.11控制器842可耦合到DSP 804，且802.11天線844可耦合到802.11 控制器842。此外，藍牙控制器846可耦合到DSP 804,且藍牙天線848可耦合到藍牙控 制器846。如圖8中所描繪，USB控制器850可耦合到DSP 804，且USB端口 852可耦 合到USB控制器850。另夕卜，智能卡854 (例如，多媒體卡(MMC)或安全數(shù)字卡(SD)) 可耦合到DSP804。此外，如圖8所示，電源856可耦合到片上系統(tǒng)802,并可經(jīng)由片上 系統(tǒng)802將電力提供到PDA 800的各個組件。在特定實施例中，如圖8中所指示，顯示器810、鍵盤812、 IrDA端口 822、數(shù)字相 機824、第一立體聲揚聲器830、麥克風834、第二立體聲揚聲器838、立體聲耳機840、 802.11天線844、藍牙天線848、 USB端口 852和電源850處于片上系統(tǒng)802外部。然而， 這些組件中的每一者耦合到片上系統(tǒng)802上的一個或一個以上組件。另外，在特定實施 例中，數(shù)字信號處理器804可使用本文描述的交錯多線程技術來處理與和便攜式數(shù)字助 理800相關聯(lián)的不同組件的一者或一者以上相關聯(lián)的各種程序線程。參看圖9，展示音頻文件播放器(例如，移動圖片專家組音頻層-3 (MP3)播放器) 的示范性、非限定性實施例，且其一般表示為900。如圖所示，音頻文件播放器900包 含片上系統(tǒng)902，所述片上系統(tǒng)902包含數(shù)字信號處理器(DSP) 904。在特定實施例中， DSP 904是圖1所示且本文所描述的數(shù)字信號處理器。此外，在特定實施例中，數(shù)字信 號處理器904可包含如圖2中所說明的指令執(zhí)行單元。如圖9中所說明，顯示器控制器906耦合到DSP904,且顯示器908耦合到顯示器控制器906。在示范性實施例中，顯示 器卯8是液晶顯示器(LCD)。圖9進一步展示鍵盤910可耦合到DSP904。如圖9中進一步描繪，快閃存儲器912和只讀存儲器(ROM)914可耦合到DSP 904。 另外，在特定實施例中，音頻CODEC 916可耦合到DSP 904。放大器918可耦合到音頻 CODEC 916，且單聲道揚聲器920可耦合到放大器918。圖9進一步指示麥克風輸入922 和立體聲輸入924也可耦合到音頻CODEC 916。在特定實施例中，立體聲耳機926也可 耦合到音頻CODEC 916。圖9還指示USB端口 928和智能卡930可耦合到DSP904。另外，電源932可耦合 到片上系統(tǒng)902，并可經(jīng)由片上系統(tǒng)902將電力提供到音頻文件播放器900的各個組件。在特定實施例中，如圖9中所指示，顯示器908、鍵盤910、單聲道揚聲器920、麥 克風輸入922、立體聲輸入924、立體聲耳機926、 USB端口 928和電源932處于片上系 統(tǒng)902外部。然而，這些組件中的每一者耦合到片上系統(tǒng)902上的一個或一個以上組件。 并且，在特定實施例中，數(shù)字信號處理器904可使用本文描述的交錯多線程技術來處理 與音頻文件播放器900相關聯(lián)的不同組件的一者或一者以上相關聯(lián)的各種程序線程。利用本文揭示的結構的配置，本文描述的系統(tǒng)和方法提供一種在同時執(zhí)行多個字節(jié) 約簡運算的同時完成多達八個二的補碼運算的方式。因而，避免了需要額外硬件來完成 二進制補碼運算。技術人員將進一步了解，結合本文所揭示的實施例而描述的各種說明性邏輯塊、配 置、模塊、電路和算法步驟可實施為電子硬件、計算機軟件或兩者的組合。為了清楚地 說明硬件與軟件的這種可交換性，上文已大體上依照各種說明性組件、區(qū)塊、配置、模 塊、電路和步驟的功能性對其進行了描述。此功能性實施為硬件還是軟件取決于特定應 用和施加于整個系統(tǒng)的設計約束。熟練的技術人員可針對每一特定應用以不同方式實施 所描述的功能性，但這些實施決策不應解釋為導致與本發(fā)明范圍的偏離。結合本文所揭示的實施例而描述的方法或算法的步驟可直接用硬件、由處理器執(zhí)行 的軟件模塊或所述兩者的組合來實施。軟件模塊可駐存在RAM存儲器、快閃存儲器、 ROM存儲器、PROM存儲器、EPROM存儲器、EEPROM存儲器、寄存器、硬盤、可移 動磁盤、CD-ROM或此項技術中已知的任何其它形式的存儲媒體中。示范性存儲媒體耦 合到處理器，使得處理器可從存儲媒體讀取信息并向存儲媒體寫入信息。在替代實施例 中，存儲媒體可與處理器成一體式。處理器和存儲媒體可駐存在ASIC中。ASIC可駐存 在計算裝置或用戶終端中。在替代實施例中，處理器和存儲媒體可作為離散組件而駐存在計算裝置或用戶終端中。提供對所揭示的實施例的先前描述以使所屬領域的技術人員能夠制造或使用本發(fā) 明。所屬領域的技術人員將易于了解對這些實施例的各種修改，且本文定義的一般原理 可在不偏離本發(fā)明精神或范圍的情況下應用于其它實施例。因此，不希望本發(fā)明限于本 文展示的實施例，而是本發(fā)明應符合與由所附權利要求書定義的原理和新穎特征一致的 最廣泛范圍。
權利要求
1.一種完成二進制補碼運算的方法，其包括接收多個字節(jié)值；將所述多個字節(jié)值劃分為第一部分和第二部分；將所述第一部分輸入到第一4:2壓縮器的第一段；對所述第一部分執(zhí)行第一4:2壓縮運算以產(chǎn)生具有第一行和第二行的第一組結果，所述第二行從所述第一行偏移一個位；以及進位輸入第一值1以完成第一二進制補碼運算。
2. 根據(jù)權利要求l所述的方法，其進一步包括將所述第二部分輸入到第二 4:2壓縮器的第二段；將兩個值1直接添加到所述第二部分的右側以便將第二值1進位輸入到所述第二 部分，從而完成第二二進制補碼運算；以及對所述第二部分執(zhí)行第二 4:2壓縮運算以產(chǎn)生具有第一行和第二行的第二組結 果，所述第二行從所述第一行偏移一個位。
3. 根據(jù)權利要求2所述的方法，其進一步包括將第三值l輸入到所述第一組結果的所 述第二行的偏移位以便完成第三二進制補碼運算。
4. 根據(jù)權利要求3所述的方法，其進一步包括將第四值1輸入到所述第二組結果的所 述第二行的偏移位以便完成第四二進制補碼運算。
5. 根據(jù)權利要求4所述的方法，其進一步包括將所述第一組結果連同第一累加器值一起輸入到第一 3:2壓縮器；以及 對所述第一組結果和所述累加器值執(zhí)行第一 3:2壓縮運算以產(chǎn)生具有第一行和第 二行的第三組結果，所述第二行從所述第一行偏移一個位。
6. 根據(jù)權利要求5所述的方法，其進一步包括.-將所述第二組結果連同第二累加器值一起輸入到第二 3:2壓縮器；以及 對所述第二組結果和所述累加器值執(zhí)行第二 3:2壓縮運算以產(chǎn)生具有第一行和第 二行的第四組結果，所述第二行從所述第一行偏移一個位。
7. 根據(jù)權利要求6所述的方法，其進一步包括將第五值1插入到所述第三組結果的所 述第二行的偏移位以便完成第五二進制補碼運算。
8. 根據(jù)權利要求7所述的方法，其進一步包括將第六值l插入到所述第四組結果的所 述第二行的偏移位以便完成第六二進制補碼運算。
9. 根據(jù)權利要求8所述的方法，其進一步包括將所述第三組結果輸入到第一進位傳送加法器(CPA);以及 對所述第三組結果執(zhí)行第一 CPA運算。
10. 根據(jù)權利要求9所述的方法，其進一步包括-進位輸入第七值1以便完成第七二進制補碼運算；以及 產(chǎn)生第五組結果。
11. 根據(jù)權利要求IO所述的方法，其進一步包括-將所述第四組結果輸入到第二進位傳送加法器(CPA);以及 對所述第四組結果執(zhí)行第二 CPA運算。
12. 根據(jù)權利要求ll所述的方法，其進一步包括進位輸入第八值I以便完成第八二進制補碼運算；以及 產(chǎn)生第六組結果。
13. 根據(jù)權利要求12所述的方法，其進一步包括將所述第五組結果寫入到寄存器的第一部分；以及 將所述第六組結果寫入到所述寄存器的第二部分。
14. 一種完成一個或一個以上二進制補碼運算的方法，所述方法包括確定八個子字差字節(jié)值； 確定每一子字差字節(jié)值的符號；反轉(zhuǎn)負的所述八個子字差字節(jié)值的每一者以產(chǎn)生一組經(jīng)反轉(zhuǎn)的子字差字節(jié)值； 將正的所述八個子字差字節(jié)值的每一者輸入到約簡樹；以及 將所述組經(jīng)反轉(zhuǎn)的子字差字節(jié)值的每一者輸入到所述約簡樹。
15. 根據(jù)權利要求14所述的方法，其進一步包括通過在對所述八個子字差字節(jié)值執(zhí)行 多個約簡運算的同時輸入多達八個1來完成多達八個二進制補碼運算。
16. 根據(jù)權利要求15所述的方法，其進一步包括在相對于所述組經(jīng)反轉(zhuǎn)的子字差字節(jié) 值中的至少一者執(zhí)行約簡運算的同時進位輸入值1。
17. 根據(jù)權利要求15所述的方法，其進一步包括將值1輸入到通過所述多個約簡運算 的至少一者產(chǎn)生的一組結果的偏移位。
18. 根據(jù)權利要求15所述的方法，其進一步包括在所述多個約簡運算的至少一者期間 向彼此添加兩個1以將值1進位輸入到通過所述約簡運算產(chǎn)生的所述結果。
19. 一種指令執(zhí)行單元，其包括第一4:2壓縮器；控制模塊，其耦合到所述第一4:2壓縮器，其中所述控制模塊包括用于將八個字節(jié)值劃分為第一組四個字節(jié)值和第二組四個字節(jié)值的邏輯； 用于使用所述第一 4:2壓縮器將所述第一組四個字節(jié)值壓縮為具有第一行和第二行的第一組結果的邏輯；用于在壓縮所述第一組四個字節(jié)值的同時進位輸入第一值1以便完成第一二進制補碼運算的邏輯；以及用于將第二值l輸入到所述第一組結果內(nèi)的所述第二行的偏移位以便完成第二二進制補碼運算的邏輯。
20. 根據(jù)權利要求19所述的指令執(zhí)行單元，其進一步包括第二4:2壓縮器，其耦合到所述控制模塊，其中所述控制模塊進一步包括用于使用所述第二 4:2壓縮器將所述第二組四個字節(jié)值壓縮為具有第一行和第二行的第二組結果的邏輯；用于在壓縮所述第二組四個字節(jié)值的同時在所述第二 4:2壓縮器內(nèi)向彼此添加兩個1以便將第三值1進位輸入到所述第二組四個字節(jié)值從而完成第三二進制補碼運算的邏輯；以及用于將第四值1輸入到所述第二組結果內(nèi)的所述第二行的偏移位以便完成第四二進制補碼運算的邏輯。
21. 根據(jù)權利要求20所述的指令執(zhí)行單元，其進一步包括第一3:2壓縮器，其耦合到所述控制模塊；以及第二3:2壓縮器，其耦合到所述控制模塊，其中所述控制模塊進一步包括用于使用所述第一 3:2壓縮器來壓縮所述第一組結果和第一累加器值以產(chǎn)生具 有第一行和第二行的第三組結果的邏輯；以及用于使用所述第二 3:2壓縮器來壓縮所述第二組結果和第二累加器值以產(chǎn)生具 有第一行和第二行的第四組結果的邏輯；用于將第五值1輸入到所述第三組結果內(nèi)的所述第二行的偏移位以便完成第五 二進制補碼運算的邏輯；以及用于將第六值1輸入到所述第四組結果內(nèi)的所述第二行的偏移位以便完成第六 二進制補碼運算的邏輯。
22. 根據(jù)權利要求21所述的指令執(zhí)行單元，其進一步包括-第一進位傳送加法器；以及第二進位傳送加法器，其中所述控制模塊進一步包括用于使用所述第一進位傳送加法器將所述第三組結果的所述第一行與第二行 相加的邏輯；用于在將所述第三組結果的所述第一行與所述第二行相加的同時進位輸入第 七值1以便完成第七二進制補碼運算的邏輯；用于使用所述第二進位傳送加法器將所述第四組結果的所述第一行與第二行 相加的邏輯；以及用于在將所述第四組結果的所述第一行與所述第二行相加的同時進位輸入第 八值1以便完成第八二進制補碼運算的邏輯。
23. —種數(shù)字信號處理器，其包括存儲器；定序器，其響應于所述存儲器； 寄存器堆，其耦合到所述存儲器；以及指令執(zhí)行單元，其響應于所述定序器，其中所述指令執(zhí)行單元包括 第一4:2壓縮器； 第二4:2壓縮器；第一3:2壓縮器，其耦合到所述第一4:2壓縮器； 第二3:2壓縮器，其耦合到所述第二4:2壓縮器； 第一進位傳送加法器，其耦合到所述第一3:2壓縮器；以及 第二進位傳送加法器，其耦合到所述第二3:2壓縮器；以及 控制模塊，其耦合到所述第一4:2壓縮器、所述第二4:2壓縮器、所述第一 3:2 壓縮器、所述第二 3:2壓縮器、所述第一進位傳送加法器和所述第二進位傳送加 法器，其中所述控制模塊包括用于將八個字節(jié)值劃分為第一組四個字節(jié)值和第二組四個字節(jié)值的邏輯； 用于使用所述第一 4:2壓縮器將所述第一組四個字節(jié)值壓縮為具有第一行和 第二行的第一組結果的邏輯；用于在壓縮所述第一組四個字節(jié)值的同時進位輸入第一值1以便完成第一二 進制補碼運算的邏輯；以及用于將第二值1輸入到所述第一組結果內(nèi)的所述第二行的偏移位以便完成第 二二進制補碼運算的邏輯。
24. 根據(jù)權利要求23所述的數(shù)字信號處理器，其中所述控制模塊進一步包括-用于使用所述第二 4:2壓縮器將所述第二組四個字節(jié)值壓縮為具有第一行和從所述第一行偏移一個位的第二行的第二組結果的邏輯；用于在壓縮所述第二組四個字節(jié)值的同時在所述第二 4:2壓縮器內(nèi)向彼此添加兩個1以便將第三值1進位輸入到所述第二組四個字節(jié)值從而完成第三二進制補碼運算的邏輯；以及用于將第四值1輸入到所述第二組結果內(nèi)的所述第二行的偏移位以便完成第四二 進制補碼運算的邏輯。
25. 根據(jù)權利要求24所述的數(shù)字信號處理器，其中所述控制模塊進一步包括-用于使用所述第一 3:2壓縮器來壓縮所述第一組結果和第一累加器值以產(chǎn)生具有 第一行和第二行的第三組結果的邏輯；以及用于使用所述第二 3:2壓縮器來壓縮所述第二組結果和第二累加器值以產(chǎn)生具有 第一行和第二行的第四組結果的邏輯；用于將第五值1輸入到所述第三組結果內(nèi)的所述第二行的偏移位以便完成第五二 進制補碼運算的邏輯；以及用于將第六值1輸入到所述第四組結果內(nèi)的所述第二行的偏移位以便完成第六二 進制補碼運算的邏輯。
26. 根據(jù)權利要求25所述的數(shù)字信號處理器，其中所述控制模塊進一步包括用于使用所述第一進位傳送加法器將所述第三組結果的所述第一行與第二行相 加的邏輯；用于在將所述第三組結果的所述第一行與所述第二行相加的同時進位輸入第七 值1以便完成第七二進制補碼運算的邏輯；用于使用所述第二進位傳送加法器將所述第四組結果的所述第一行與第二行相 加的邏輯；以及用于在將所述第四組結果的所述第一行與所述第二行相加的同時進位輸入第八 值1以便完成第八二進制補碼運算的邏輯。
27. —種便攜式通信裝置，其包括數(shù)字信號處理器，其中所述數(shù)字信號處理器包括 存儲器；定序器，其響應于所述存儲器； 寄存器堆，其耦合到所述存儲器；以及指令執(zhí)行單元，其響應于所述定序器，其中所述指令執(zhí)行單元包括 第一4:2壓縮器；第二4:2壓縮器；第一3:2壓縮器，其耦合到所述第一4:2壓縮器； 第二3:2壓縮器，其耦合到所述第二4:2壓縮器； 第一進位傳送加法器，其耦合到所述第一3:2壓縮器；以及 第二進位傳送加法器，其耦合到所述第二3:2壓縮器；控制模塊，其耦合到所述第一4:2壓縮器、所述第二4:2壓縮器、所述第一 3:2 壓縮器、所述第二 3:2壓縮器、所述第一進位傳送加法器和所述第二進位傳送加 法器，其中所述控制模塊包括-用于在使用所述第一 4:2壓縮器、所述第二 4:2壓縮器、所述第一 3:2壓縮器、 所述第二 3:2壓縮器、所述第一進位傳送加法器和所述第二進位傳送加法器處 理八個字節(jié)值的同時完成多達八個二進制補碼運算的邏輯。
28. —種處理器裝置，其包括用于接收多個字節(jié)值的裝置；用于將所述多個字節(jié)值劃分為第一部分字節(jié)值和第二部分字節(jié)值的裝置； 用于將所述第一部分字節(jié)值輸入到第一 4:2壓縮器的下半部的裝置； 用于對所述第一部分字節(jié)值執(zhí)行第一 4:2壓縮運算以產(chǎn)生具有第一行和從所述第 一行偏移一個位的第二行的第一組結果的裝置；以及 用于進位輸入值1以完成第一二進制補碼運算的裝置。
29. —種處理器裝置，其包括用于確定八個子字差字節(jié)值的裝置； 用于確定每一子字差字節(jié)值的符號的裝置；用于反轉(zhuǎn)每一負的子字差字節(jié)值以產(chǎn)生經(jīng)反轉(zhuǎn)的子字差字節(jié)值的裝置；用于將每一正的子字差字節(jié)值輸入到約簡樹的裝置； 用于將每一經(jīng)反轉(zhuǎn)的子字差字節(jié)值輸入到所述約簡樹的裝置；以及用于通過在對所述八個子字差字節(jié)值執(zhí)行多個約簡運算的同時添加多達八個1來 完成多達八個二進制補碼運算的裝置。
全文摘要
一種完成二進制補碼運算的方法，其包含接收多個字節(jié)值，以及將所述多個字節(jié)值劃分為第一部分和第二部分。此外，所述方法包含將所述第一部分輸入到第一4∶2壓縮器的第一段，對所述第一部分執(zhí)行第一4∶2壓縮運算以產(chǎn)生具有第一行和從所述第一行偏移一個位的第二行的第一組結果，以及進位輸入第一值1以完成第一二進制補碼運算。所述方法還包含將所述第二部分輸入到第二4∶2壓縮器的第二段，和將兩個值1直接添加到所述第二部分的右側以便將第二值1進位輸入到所述第二部分，從而完成第二二進制補碼運算。
文檔編號G06F7/509GK101223501SQ200680025600
公開日2008年7月16日 申請日期2006年5月25日 優(yōu)先權日2005年5月25日
發(fā)明者克里斯托弗·愛德華·科布, 尚卡爾·克里蒂瓦桑 申請人:高通股份有限公司