專利名稱：監(jiān)視電源完整性的電路和方法
監(jiān)視電源完整性的電路和方法
背景技術(shù)：
1. 發(fā)明領(lǐng)域
本發(fā)明涉及電源監(jiān)視方案，尤其涉及通過監(jiān)視電源電平和/或電源和電源引腳 之間的電連接來監(jiān)視電源完整性的電路和方法。
2. 相關(guān)技術(shù)的描述
僅作為背景給出以下的描述和例子。
諸如微處理器、微控制器和其它可編程邏輯器件之類的很多集成電路和系統(tǒng) 對(duì)驅(qū)動(dòng)系統(tǒng)的電源的輸出電平敏感。事實(shí)上，這些系統(tǒng)通常由對(duì)初始化控制序列、
加電和斷電控制序列以及例如在電源毛刺(power glitch)期間發(fā)生的無意識(shí)的復(fù)位
序列的獨(dú)特要求來表征。
例如，必需將很多可編程邏輯裝置(PLD)從零功率狀態(tài)"加電"或喚醒至電源 電壓達(dá)到可接受的工作電壓電平的點(diǎn)。例如，裝置的內(nèi)部存儲(chǔ)單元、寄存器和配置 狀態(tài)機(jī)可全部根據(jù)特定的加電復(fù)位序列來初始化。一旦電源電壓達(dá)到可接受的工作 電壓電平，配置狀態(tài)機(jī)可通過將配置數(shù)據(jù)加載到易失性存儲(chǔ)單元來控制配置過程。 當(dāng)全部數(shù)據(jù)都被加載后，使能PLD的I/O弓l腳，并且該裝置準(zhǔn)備開始執(zhí)行其編程 功能。
當(dāng)裝置斷電時(shí)，即，當(dāng)電源電壓從工作電壓電平下降到零功率狀態(tài)時(shí)(或低于 觸發(fā)電壓電平)時(shí)，發(fā)生另一個(gè)復(fù)位過程。在斷電復(fù)位序列期間，PLD可檢測(cè)到電 源電壓已達(dá)到或接近不可接受的低電平。如果檢測(cè)到的話，則PLD執(zhí)行諸如保存 當(dāng)前的存儲(chǔ)單元、寄存器和狀態(tài)機(jī)信息、通知其它集成電路停止向PLD發(fā)送數(shù)據(jù) 等操作序列。
由于電源可能有噪聲、有時(shí)毛刺成顯著高于和/或低于觸發(fā)電源電平的事實(shí)， 加電和斷電復(fù)位程序是復(fù)雜的。例如，假設(shè)PLD(或另一種依賴電源的組件)包含在 與各種電器(諸如空調(diào)、電鉆等)共用電源線的計(jì)算機(jī)系統(tǒng)中。在某些情況下，當(dāng)一 個(gè)或多個(gè)電器開啟時(shí)，大的電流尖峰(currentspike)可被引入共用的電源線。如果電 流尖峰導(dǎo)致電源線電壓下降到可接受的工作電壓電平以下，則PLD可丟失易失性信息(諸如寄存器或存儲(chǔ)器的內(nèi)容)或可進(jìn)入錯(cuò)誤的配置狀態(tài)。除毛刺以外，其它類 型的電源故障(諸如暫時(shí)的電能喪失)由于沒有給PLD足夠的時(shí)間執(zhí)行適當(dāng)?shù)臄嚯?序列而產(chǎn)生相同的結(jié)果。
在加電復(fù)位序列期間，當(dāng)電源電壓朝向可接受的工作電壓電平上升時(shí)， 一般 將復(fù)位信號(hào)置為有效(即，"ON")，而一旦電源電壓達(dá)到可接受的電平就將復(fù)位 信號(hào)置為無效(B卩，"OFF")。斷電復(fù)位序列是類似的；然而， 一旦電源電壓下降 至不可接受的工作電壓電平以下就將復(fù)位信號(hào)置為有效，而一旦電源電壓達(dá)到零功 率狀態(tài)就將復(fù)位信號(hào)置為無效。為了適當(dāng)?shù)毓ぷ?，必需在?zhí)行加電或斷電序列操作 所需的特定的持續(xù)時(shí)間中將兩復(fù)位序列置為有效。
大多數(shù)常規(guī)的系統(tǒng)包括根據(jù)加電和/或斷電復(fù)位操作監(jiān)視電源電壓并生成復(fù)位 信號(hào)的至少一個(gè)通電復(fù)位(POR)電路。POR電路還可用于確保對(duì)于所需的時(shí)間復(fù)位 信號(hào)被置為有效。大多數(shù)POR電路基于包括電阻器和電容器的電路(例如，RC POR 電路)或者在某些情況下包括分壓器和基準(zhǔn)電壓生成器的電壓比較器(例如，帶隙 POR電路)。全都向一個(gè)或多個(gè)系統(tǒng)組件提供高電平有效(或低電平有效)的復(fù)位信 號(hào)，指示它們應(yīng)執(zhí)行必要的加電或斷電復(fù)位功能。然而，沒有常規(guī)的POR提供關(guān) 于復(fù)位信號(hào)背后的原因的指示，因此，電路設(shè)計(jì)者或用戶不知道電源故障的原因。
至少由于這些原因，仍需要用于監(jiān)視電源完整性的改進(jìn)的電路和方法，其中 這種方法向電路設(shè)計(jì)者/用戶提供用于判斷復(fù)位信號(hào)背后的原因的附加的資源/信 息，并由此提供了電源故障的原因。

發(fā)明內(nèi)容
以上概述的問題的大部分可由通過監(jiān)視存儲(chǔ)在狀態(tài)寄存器中的一個(gè)位或多個(gè) 位的狀態(tài)來監(jiān)視電源完整性的改進(jìn)的電路和方法來解決。如果一個(gè)或多個(gè)位的狀態(tài) 改變，例如，從"置位狀態(tài)"至"清除狀態(tài)"，則系統(tǒng)的電路設(shè)計(jì)者或用戶可斷定 已發(fā)生電能異常，而不是正常的加電或斷電操作。
根據(jù)一個(gè)實(shí)施例，本文提供了一種用于監(jiān)視電源完整性的方法，該方法包 括如果電源的電平達(dá)到閾值電平，則置位狀態(tài)寄存器中的第一位；如果電源引 腳與電源電接觸，則置位狀態(tài)寄存器中的第二位；以及通過檢測(cè)第一位和第二位中 的至少一位的變化來監(jiān)視電源的完整性。在某些情況下，該方法僅可監(jiān)視狀態(tài)寄存 器中的第一位的狀態(tài)或第二位的狀態(tài)。在其它的情況下，可分別監(jiān)視第一和第二位 的變化。
在監(jiān)視第一位時(shí)，在置位第一位的步驟之前，該方法可執(zhí)行一個(gè)或多個(gè)步 驟。例如，該方法可包括響應(yīng)于系統(tǒng)的通電/復(fù)位而清除第一位；以及監(jiān)視從 與系統(tǒng)相關(guān)聯(lián)的通電/復(fù)位(POR)電路提供的輸出信號(hào)。如此，只有當(dāng)從POR電
路提供的輸出信號(hào)包括被置為有效的通電/復(fù)位信號(hào)然后是被置為無效的通電/ 復(fù)位信號(hào)時(shí)才執(zhí)行置位第一位的步驟。換言之，在系統(tǒng)的加電期間(例如，在檢 測(cè)到被置為有效的通電/復(fù)位信號(hào)后)可最初清除第一位。 一旦電源達(dá)到可接受 的工作電壓電平，則可將通電/復(fù)位信號(hào)置為無效并在其后的某時(shí)置位第一位。
在最初置位第一位的步驟后，如果從POR電路提供的隨后的輸出信號(hào)包括被置
為有效的通電/復(fù)位信號(hào)，第一位的狀態(tài)可以改變(即，從"置位狀態(tài)"變?yōu)?清 除狀態(tài)")。如果第一位的狀態(tài)從"置位狀態(tài)"變?yōu)?清除狀態(tài)"則系統(tǒng)的電路 設(shè)計(jì)者或用戶可斷定已發(fā)生電能異常，并且異常是由電源的電平下降至閾值電 平以下導(dǎo)致的。
當(dāng)監(jiān)視第二位時(shí)，該方法可在置位第二位的步驟之前執(zhí)行一個(gè)或多個(gè)步
驟。例如，該方法可包括響應(yīng)于系統(tǒng)的通電/復(fù)位而清除第二位；以及監(jiān)視提 供給與系統(tǒng)相關(guān)聯(lián)的電源引腳傳感器電路的輸出信號(hào)。如此，只有當(dāng)輸入信號(hào) 包括被置為有效的感測(cè)使能信號(hào)并且來自電源引腳傳感器電路的輸出信號(hào)指 示電源引腳與電源電接觸時(shí)才執(zhí)行置位第二位的步驟。在某些情況下，可在系 統(tǒng)加電期間或由用戶在任意時(shí)間(例如，在各時(shí)間間隔或響應(yīng)于與系統(tǒng)相關(guān)聯(lián)的 差錯(cuò)信號(hào))將感測(cè)使能信號(hào)置為有效。在最初置位第二位之前或之后，如果來自 電源引腳傳感器電路的輸出信號(hào)指示電源引腳未與電源電接觸則清除第二位。 如果未能最初置位第二位，或第二位從從"置位狀態(tài)"變?yōu)?清除狀態(tài)"，則 系統(tǒng)的電路設(shè)計(jì)者或用戶可斷定已發(fā)生由于電源引腳和電源之間失去電連接引起 的電能異常。
根據(jù)另一個(gè)實(shí)施例，本文提供了一種用于監(jiān)視第一電源電位和第一電源引 腳之間的電連接的完整性的電路。 一般而言，該電路可包括具有耦合到第一電 源引腳的第一端子、耦合到第二電源電位的第二端子以及用于接收輸入信號(hào)而 耦合的第三端子的晶體管。該電路還可包括用于從晶體管的第二端子接收引腳 使能信號(hào)而耦合的狀態(tài)寄存器。然而，僅當(dāng)輸入信號(hào)包括被置為有效的感測(cè)使 能信號(hào)；以及在第一電源電位和第一電源引腳之間存在電連接時(shí)才接收引腳使 能信號(hào)。如果電連接斷開，則狀態(tài)寄存器可從晶體管的第二端子接收引腳禁用 信號(hào)。
一般而言，引腳使能信號(hào)用于置位狀態(tài)寄存器中的引腳使能位，而引腳禁 用信號(hào)用于清除狀態(tài)寄存器中的引腳使能位。如此，在第一電源電位和第一電 源引腳之間的電連接的完整性可通過讀取狀態(tài)寄存器中的引腳使能信號(hào)的當(dāng) 前狀態(tài)來監(jiān)視。
附圖簡述
在閱讀以下的詳細(xì)描述并參考附圖后本發(fā)明的其它目的和優(yōu)點(diǎn)將變得顯而易 見，附圖中


圖1A是示例性RC通電/復(fù)位(POR)電路的電路圖1B是由圖1A的POR電路生成的示例性輸出波形的圖2A是示例性帶隙通電/復(fù)位(POR)電路的示意圖2B是示出由圖2A的POR電路生成的示例性輸出波形的圖3是包括系統(tǒng)電源、POR電路、狀態(tài)寄存器以及通過檢測(cè)存儲(chǔ)在狀態(tài)寄存
器中的一個(gè)或多個(gè)位的狀態(tài)來監(jiān)視系統(tǒng)電源的完整性的示例性電路和方法的示例
性系統(tǒng)的框圖4是示出用于監(jiān)視系統(tǒng)電源的完整性的示例性方法的流程圖5-6是根據(jù)本發(fā)明的各實(shí)施例用于監(jiān)視系統(tǒng)電源和電源引腳之間的電連接 的完整性的示例性電路的示意圖；以及
圖7-8是根據(jù)本發(fā)明的各實(shí)施例用于監(jiān)視接地源(ground supply)和接地源引腳 之間的電連接的完整性的示例性電路的示意圖
雖然本發(fā)明允許各種修改和替換形式，但其特定的實(shí)施例在附圖中僅作為例 子示出，并將在本文中得到詳細(xì)描述。然而，應(yīng)理解這里的附圖及其詳細(xì)描述不打 算將本發(fā)明限于所公開的具體形式，相反，目的是覆蓋落入由所附權(quán)利要求限定的
本發(fā)明的精神和范圍內(nèi)的所有的修改、等價(jià)方案及選擇方案。 較佳實(shí)施例的詳細(xì)描述
現(xiàn)在轉(zhuǎn)向附圖，圖1A示出通電復(fù)位(P0R)電路100的一個(gè)實(shí)施例，它利用RC 結(jié)構(gòu)基于電源電壓(VDD)的電平將復(fù)位信號(hào)提供給一個(gè)或多個(gè)系統(tǒng)組件。本質(zhì)上， 隨著電源電壓斜升至預(yù)定電平，由于電容器C兩端的電荷增加，POR電路100的 輸出端子上的復(fù)位信號(hào)(POR)的值也上升。當(dāng)電容器兩端的電荷量足夠多時(shí)，存儲(chǔ) 的電荷再次將復(fù)位信號(hào)驅(qū)動(dòng)為低電平(即，無效)。
圖1A的RCP0R電路包括上拉晶體管(PU)、電阻器(R)、電容器(C)和反相器 (Ip I2、 I3)。輸出路徑上的反相器的數(shù)量根據(jù)期望低電平有效還是高電平有效復(fù)位 信號(hào)來改變。在某些情況下，可將低電平有效復(fù)位信號(hào)(PORB)提供給一個(gè)或多個(gè) 系統(tǒng)組件用于執(zhí)行加電或斷電復(fù)位序列。在其它的情況下，可反轉(zhuǎn)PORB信號(hào)(例 如，通過反相器13)以提供高電平有效復(fù)位信號(hào)(POR)。
圖1B示出一種方式，其中圖1A的P0R電路可基于電源電壓(VDD)的電平生 成低電平有效復(fù)位信號(hào)(PORB)。如圖1B所示，電源電壓(VDD)在時(shí)刻To開始上 升。在時(shí)刻TP電源電壓升高越過觸發(fā)點(diǎn)(即，最小電壓閾值，Vmin)，導(dǎo)致POR 電路100生成低電平有效(PORB)復(fù)位信號(hào)。在時(shí)刻T2， 一旦VDD達(dá)到可接受的 工作電壓電平(VPOR+)則PORB復(fù)位信號(hào)變高(無效)。為了使一個(gè)或多個(gè)系統(tǒng)組件
適當(dāng)復(fù)位，要求時(shí)刻L和T2之間的持續(xù)時(shí)間至少與加電序列一樣長。
如圖1B所示，例如，在時(shí)刻T3，當(dāng)VDD下降到低于不可接受的工作電壓電 平(VPOR-)時(shí)，PORB復(fù)位信號(hào)可再次變低(有效)。然而，當(dāng)VDD上升回到可接受 的電壓電平時(shí)，PORB復(fù)位信號(hào)其后立刻變?yōu)橛行?在時(shí)刻T4)。在某些情況下，VDD 的急劇下降可歸因于電源中的"毛刺"。如此，時(shí)刻T3和T4之間的持續(xù)時(shí)間的長 度可能不夠系統(tǒng)組件執(zhí)行適當(dāng)?shù)膹?fù)位序列。注意，在圖1B的例子中，上升的POR 電壓(VPOR+)與下降的POR電壓(POR-)不同。這種差是典型由于電容器C的充電 和放電時(shí)間之差引起。
圖2A示出通電復(fù)位(POR)電路200的替換實(shí)施例，它通過將電源電壓(VDD) 與基準(zhǔn)電壓(Vref)進(jìn)行比較來生成復(fù)位信號(hào)。更具體地，POR電路200可包括用于 將電源電壓(利用電阻器分壓器網(wǎng)絡(luò)向下分壓)與基準(zhǔn)電壓(也由VDD導(dǎo)出)進(jìn)行比 較的比較器。隨著VDD斜升至預(yù)定電平，POR電路200的輸出端子上的復(fù)位信號(hào) (POR)的值也上升。當(dāng)分壓(Vdiv)上升超過基準(zhǔn)電壓(Vref)時(shí)，比較器將復(fù)位信號(hào)再 次驅(qū)動(dòng)為低(即無效)電平。
圖2A的POR電路包括具有正輸入端子和負(fù)輸入端子的模擬比較器210?；?準(zhǔn)電壓生成器220將基準(zhǔn)電壓(Vref)提供給比較器的負(fù)端子。在某些情況下，基準(zhǔn) 電壓生成器220可利用帶隙基準(zhǔn)電路來實(shí)現(xiàn)，在這種情況下，可將POR電路200 稱為"帶隙POR電路"。分壓器230可包括用于將電源電壓(VDD)向下分壓至預(yù) 定的部分(Vdiv)的電阻器Rl和R2，預(yù)定的部分(Vdiv)被提供給比較器的正端子。 正如本領(lǐng)域已知的，由分壓器230提供的電壓是[R2/(R1+R2)PVDD。如此， 一旦 VDD開始上升，則比較器210提供低電平有效(PORB)復(fù)位信號(hào)； 一旦分壓(Vdiv)
超過基準(zhǔn)電壓(Vref)，則將PORB信號(hào)置為無效(無效)。在某些情況下，可包括反 相器14，以提供高電平有效(POR)復(fù)位信號(hào)。
圖2B示出一種方式，其中圖2A的POR電路可基于電源電壓(VDD)的電平生 成低電平有效復(fù)位信號(hào)(PORB)。電源電壓(VDD)在時(shí)刻TV開始上升。在時(shí)刻TV， 電源電壓升高越過觸發(fā)點(diǎn)(即，最小電壓閾值，Vmin)，導(dǎo)致POR電路200生成低電 平有效(PORB)復(fù)位信號(hào)。在時(shí)刻TV—旦分壓(Vdiv)超過基準(zhǔn)電壓(Vref)則PORB復(fù) 位信號(hào)變高(無效)。為了使一個(gè)或多個(gè)系統(tǒng)組件適當(dāng)復(fù)位，要求時(shí)刻TV和IV之間 的持續(xù)時(shí)間至少與加電序列一樣長。注意，在圖2B的例子中，上升的POR電壓 (VPOR+)與下降的POR電壓(VPOR-)相同。這是因?yàn)樯仙蛳陆档腜OR電壓取決 于來自比較器210的數(shù)字輸出信號(hào)，而不是(有時(shí)很大)電容器的充電和放電。
盡管POR電路100和200能夠生成復(fù)位信號(hào)以啟動(dòng)有關(guān)電能的事件(諸如加電 或斷電復(fù)位操作)，但電路100和200不能確定該啟動(dòng)的原因(例如，加電、斷電、 毛刺或暫時(shí)的電能喪失)。將復(fù)位信號(hào)簡單地提供給一個(gè)或多個(gè)系統(tǒng)組件，指示應(yīng) 執(zhí)行必要的加電或斷電功能。圖1和2的POR電路不提供使系統(tǒng)的電路設(shè)計(jì)者或 用戶能夠判斷有關(guān)電能的根本問題的資源或附加信息。換言之，常規(guī)的POR電路 不提供監(jiān)視電源的完整性的裝置。
圖3是示例性系統(tǒng)300的框圖，它包括系統(tǒng)電源310、常規(guī)的POR電路320 以及用于監(jiān)視提供給一個(gè)或多個(gè)系統(tǒng)組件330、 332、 334、 336的電源電壓(VDD) 的完整性的各種電路和方法。如下 所述，本文所述的電路和方法可用于通過檢測(cè)存 儲(chǔ)在系統(tǒng)的狀態(tài)寄存器340內(nèi)的一個(gè)或多個(gè)位的狀態(tài)來監(jiān)視電源的完整性?？缮院?經(jīng)由系統(tǒng)處理器或其它組件350讀取所存儲(chǔ)的位，用于確定有關(guān)電能的事件的原 因。
在圖3的實(shí)施例中，系統(tǒng)300可表示計(jì)算機(jī)系統(tǒng)或用于執(zhí)行特殊功能的獨(dú)立 芯片的一部分。例如，系統(tǒng)300可表示具有可經(jīng)由串行或并行總線讀取的芯片上的 寄存器的任何芯片的一部分。在一個(gè)實(shí)施例中，系統(tǒng)300可包含于時(shí)鐘生成芯片中， 該芯片可進(jìn)而結(jié)合在計(jì)算機(jī)系統(tǒng)中。在某些情況下，系統(tǒng)電源310可包括用于接收 電源電壓(VPWR， VDD)的一個(gè)或多個(gè)電源引腳，而在某些情況下這些引腳接收來 自外部源的接地源電壓(VSS)。然而，在某些情況下，系統(tǒng)電源310可包括用于將 所接收的電源電壓(VPWR)轉(zhuǎn)換成由內(nèi)部芯片或系統(tǒng)組件使用的一個(gè)或多個(gè)電壓 電平(VDD)的電壓生成器。在任何情況下，可將所接收的或生成的電壓電平提供給 各系統(tǒng)組件，用于操作這些組件。例如，可將所接收或生成的電壓電平提供給易失 性或非易失性存儲(chǔ)器陣列330、 一個(gè)或多個(gè)內(nèi)部寄存器332、配置狀態(tài)機(jī)334和/ 或位于芯片或系統(tǒng)中的其它集成電路(IC)。
如上所述，可將通電復(fù)位(POR)電路320耦合到系統(tǒng)電源310，用于監(jiān)視提供 給系統(tǒng)組件330、 332、 334、 336的電壓電平。正如本領(lǐng)域已知的，POR電路320 可在正常的加電和斷電工作期間以及例如由電源中的毛剌或甚至是暫時(shí)的電能喪 失導(dǎo)致的反常的有關(guān)電能的情況期間將RESET信號(hào)提供給系統(tǒng)組件。應(yīng)注意，POR 電路320可由本領(lǐng)域中已知的任何裝置(包括圖1A和2A中所示的)來實(shí)現(xiàn)，因?yàn)?RESET信號(hào)的生成是公知的并且不作為本發(fā)明的新穎性。事實(shí)上，本發(fā)明的優(yōu)點(diǎn) 在于將本文所述的電路和方法與本領(lǐng)域中的基本上任何POR電路一起使用的能
力，使得所述的電路和方法能夠容易地結(jié)合在現(xiàn)有的芯片或系統(tǒng)設(shè)計(jì)中。
與常規(guī)的設(shè)計(jì)不同，將由POR電路320生成的RESET信號(hào)提供給狀態(tài)寄存 器340，用于清除存儲(chǔ)在其中的"電能良好"(PWRGD)位。 一旦系統(tǒng)電源310變穩(wěn) 定則將RESET信號(hào)置為無效。在這點(diǎn)上，可將PWRGD位置為有效(例如，置位成 邏輯HIGH)以指示電源電平已達(dá)到可接受的工作電壓電平。 一旦電源電壓變穩(wěn)定， 則可由邏輯組件(例如，包含在PSM360內(nèi))自動(dòng)或由系統(tǒng)用戶手動(dòng)置位PWRGD位。 PWRGD位達(dá)到"置位狀態(tài)"后，可監(jiān)視該位的任何變化。正如以下詳細(xì)描述的， PWRGD位從"置位狀態(tài)"到"清除狀態(tài)"的改變可向電路設(shè)計(jì)者或用戶指示已發(fā) 生電能異常(例如，毛刺或暫時(shí)的電能喪失)。
在某些實(shí)施例中，可由位于芯片或系統(tǒng)中的電源監(jiān)視器(PSM)邏輯360監(jiān)視 PWRGD位的狀態(tài)。根據(jù)PSM邏輯的定義，可隨機(jī)、周期及連續(xù)間隔地執(zhí)行這種 監(jiān)視。然而，在較佳的實(shí)施例中，PWRGD位的狀態(tài)可由系統(tǒng)的電路設(shè)計(jì)者或用戶 經(jīng)由系統(tǒng)處理器或其它的系統(tǒng)組件350來監(jiān)視。可在各種間隔處、在用戶確定合適 時(shí)或在警告用戶關(guān)于系統(tǒng)的問題后執(zhí)行這種監(jiān)視。在一個(gè)例子中，PWRGD位可存 儲(chǔ)在位于芯片的外圍上的I2C寄存器340中。如此，用戶可經(jīng)由I2C控制器或普通 的I2C總線訪問PWRGD位的狀態(tài)。然而，狀態(tài)寄存器340不應(yīng)限于I2C寄存器， 并可替代地用具有讀/寫能力的基本任何存儲(chǔ)裝置來實(shí)現(xiàn)。在認(rèn)為必要時(shí)，還可將 狀態(tài)寄存器340配置成包括基本上任意數(shù)量和/或順序的狀態(tài)和控制位。
不管配置如何，存儲(chǔ)在狀態(tài)寄存器340中的內(nèi)容可通過從獨(dú)立的電源向狀態(tài) 寄存器提供電能來維持。換言之，提供給狀態(tài)寄存器340的電能與由PSM邏輯360 監(jiān)視的電源(或多個(gè)電源)分開且不同。通過向狀態(tài)寄存器340提供獨(dú)立的電源，由 于存儲(chǔ)電路的電能喪失引起的電源監(jiān)視方案失敗的概率顯著減小(如果不能排除的 話)。
圖4示出用于監(jiān)視電源完整性的示例性方法400。更具體地，方法400包括兩 種不同的方法，它們可單獨(dú)或互相結(jié)合地用于監(jiān)視電源的完整性。第一種方法(用 下標(biāo)A表示)描述了用于監(jiān)視電源的電平的示例性步驟。第二種方法(用下標(biāo)B表 示)描述了用于監(jiān)視電源(或接地源)和一個(gè)或多個(gè)電源引腳之間的電連接的示例性 步驟。每一種方法都包括監(jiān)視存儲(chǔ)在狀態(tài)寄存器340中的一個(gè)或多個(gè)位的狀態(tài)?，F(xiàn)
在將詳細(xì)描述第一種方法。
在大多數(shù)情況下，用于監(jiān)視電源電壓電平的示例性方法400A可在最初的通電 復(fù)位序列初始化期間開始(步驟410A)。在通電復(fù)位序列期間，生成RESET信號(hào)(例 如，由POR電路320)以指示電源電壓在斜升。響應(yīng)于RESET信號(hào)，清除狀態(tài)寄 存器中的PWRDG位(步驟420A)以清除來自任何前面的監(jiān)視周期的結(jié)果。 一旦電 源電壓310達(dá)到可接受的電平，在步驟430A， POR電路320可使RESET信號(hào)無 效。當(dāng)RESET信號(hào)被無效后，將狀態(tài)寄存器340中的PWRGD位置為有效(例如， 設(shè)置為邏輯HIGH)，指示電源電壓電平已達(dá)到可接受的工作電壓電平(步驟440A)。 在某些情況下，PWRGD位可由包括在PSM 360內(nèi)的邏輯置位。然而，在本發(fā)明 的較佳的實(shí)施例中， 一旦電源電壓達(dá)到適當(dāng)?shù)碾娖?即，在最初檢測(cè)到RESET信號(hào) 后的某一時(shí)刻)，則PWRGD位可由系統(tǒng)的用戶手動(dòng)置位。然后，自動(dòng)(經(jīng)由邏輯) 或手動(dòng)(經(jīng)由用戶相互作用)地監(jiān)視PWRGD位的狀態(tài)的變化(步驟450A)。
如果PWRGD位在"置位狀態(tài)"中維持不變，則監(jiān)視的步驟繼續(xù)(自動(dòng)或手動(dòng))(步 驟460A)。然而，在某些情況下，POR電路320可響應(yīng)于斷電復(fù)位序列或響應(yīng)于電 能異常(諸如毛刺或電能喪失)生成另一個(gè)RESET信號(hào)。如果生成的話，則另外的 RESET信號(hào)可將狀態(tài)寄存器340中的PWRGD位置為無效(例如，清除為邏輯 LOW)，指示電源電壓電平已下降到不可接受的工作電壓電平以下。如果PWRGD 位改變成"清除狀態(tài)"(步驟460A)，則電源設(shè)計(jì)者或用戶可認(rèn)為電源異常己發(fā)生(諸 如毛刺或暫時(shí)的電能喪失)，而不是正常的斷電復(fù)位序列。換言之，以上的方法可 僅通過監(jiān)視PWRGD位從"置位狀態(tài)"到"清除狀態(tài)"的改變來向電路設(shè)計(jì)者或 用戶提供足夠的信息以確定有關(guān)電能的事件的原因(步驟470A)。
上述的方法具有眾多的優(yōu)點(diǎn)，包括但不限于在不迫使芯片或電路板布圖顯著 變化的情況下利用現(xiàn)有的POR電路的能力以及經(jīng)由可存儲(chǔ)在狀態(tài)寄存器中并稍后 讀出的位來判斷電源故障的原因的能力?？捎蓛?nèi)部置位的PSM邏輯根據(jù)內(nèi)部邏輯 的定義來隨機(jī)、周期或連續(xù)間隔地執(zhí)行該方法?；蛘撸摲椒ǖ囊粋€(gè)或多個(gè)步驟可
由系統(tǒng)的電路設(shè)計(jì)者或用戶執(zhí)行以節(jié)省電能和面積以及降低設(shè)計(jì)復(fù)雜性。在較佳的 實(shí)施例中，可響應(yīng)于與系統(tǒng)相關(guān)的差錯(cuò)信號(hào)(例如，電能故障的指示)來執(zhí)行上述的 方法步驟。然后，系統(tǒng)差錯(cuò)信號(hào)可提示系統(tǒng)用戶激活PSM邏輯，或手動(dòng)執(zhí)行上述 步驟，使得可判斷差錯(cuò)的原因。在某些情況下，可由系統(tǒng)用戶在系統(tǒng)加電期間或之 后的基本上任意時(shí)間為了基本上任意原因執(zhí)行上述的方法。
為了向用戶提供附加的有關(guān)電能的信息，可單獨(dú)或連同方法400A —起執(zhí)行方 法400B，以監(jiān)視系統(tǒng)電源(或接地源)和一個(gè)或多個(gè)電源引腳之間的電連接。換言 之，電能故障的另一個(gè)原因可歸因于一個(gè)或多個(gè)電源引腳(或接觸焊盤)脫離電路 板，或者與從系統(tǒng)電源或接地源引出的電源線的電接觸松開。如此，可包括電源引 腳傳感器370(圖3)和方法400B(圖4)用于檢測(cè)由"焊盤處"的電能喪失引起的電能 故障。
用于監(jiān)視系統(tǒng)電源(或接地源)和一個(gè)或多個(gè)電源引腳(或接觸焊盤)之間的電連 接的示例性方法400B在大多數(shù)情況下可在最初的通電復(fù)位操作期間開始(步驟 410B)。在通電復(fù)位序列期間，可清除狀態(tài)寄存器中的一個(gè)或多個(gè)"引腳使能" (PIN—EN)位(步驟420A)以清除來自前面的監(jiān)視周期的任何結(jié)果。接著，該方法可 確定是否檢測(cè)到感測(cè)使能信號(hào)(步驟430B)。在某些情況下，例如，如果電源電平 從未達(dá)到可接受的工作電平(即，如果POR電路從未生成RESET信號(hào))，則可在系 統(tǒng)加電后將感測(cè)使能信號(hào)置為有效，以便識(shí)別有故障的電源引腳。在其它情況下， 可在各種間隔(例如，隨機(jī)、周期或連續(xù))或響應(yīng)于與系統(tǒng)相關(guān)聯(lián)的差錯(cuò)信號(hào)來將感 測(cè)使能信號(hào)置為有效。如此，感測(cè)使能信號(hào)可由系統(tǒng)用戶或在某些情況下由包含在 系統(tǒng)中的附加邏輯(未示出)置為有效。無論如何，可將方法400B暫時(shí)暫停直到在 步驟430B中檢測(cè)到感測(cè)使能信號(hào)。
一旦檢測(cè)到感測(cè)使能信號(hào)，就可經(jīng)由圖3的電源引腳傳感器370監(jiān)視一個(gè)或 多個(gè)電源引腳。電源引腳傳感器370的各實(shí)施例在圖5-8中示出并且下面將更詳細(xì) 地描述。 一般而言，電源引腳傳感器370可通過監(jiān)視提供給耦合到電源引腳的連接 點(diǎn)的電壓電平來檢測(cè)電源電位和各個(gè)電源引腳之間是否存在電連接(步驟435B)。 如果電壓電平大于例如CMOS柵的閾值電壓，則可將引腳使能信號(hào)提供給用于置 位適當(dāng)?shù)腜IN—EN位的狀態(tài)寄存器340(步驟440B)。否貝U，可將引腳禁用信號(hào)提供 給狀態(tài)寄存器340用于清除適當(dāng)?shù)腜IN—EN位(步驟440B)。
如果在步驟460B將PIN一EN位置為有效(例如，置位為邏輯HIGH)，該方法 可結(jié)束(未示出)或繼續(xù)監(jiān)視一個(gè)或多個(gè)PIN—EN位的狀態(tài)的步驟(步驟450B)。然而，如果在步驟460B將PIN—EN位置為無效(例如，清除為邏輯LOW)，則電路設(shè)計(jì)者 或用戶可斷定(步驟470B)對(duì)應(yīng)于清除的PIN一EN位的電源引腳已脫離電路板電源。 換言之，電路設(shè)計(jì)者或用戶可認(rèn)為電路板電源和電源引腳(或接觸焊盤)之間的電連 接已斷開。
上述的方法具有眾多的優(yōu)點(diǎn)，包括但不限于經(jīng)由可存儲(chǔ)在狀態(tài)寄存器中并稍 后讀取的位判斷電源故障的原因的能力。因?yàn)殡娫匆_傳感器集成在"焊盤處"， 所以上述的方法提供了用于判斷例如在電源電壓有機(jī)會(huì)達(dá)到可接受的工作電壓電 平之前可能發(fā)生的系統(tǒng)電能故障的附加資源。這對(duì)于電路設(shè)計(jì)者在芯片或系統(tǒng)設(shè)計(jì) 的測(cè)試和調(diào)試階段是特別有利的。例如，考慮如下情況，其中內(nèi)部電源總線由多個(gè) 電源引腳供電(即，以電能供應(yīng))以使內(nèi)部電源總線的電阻最小化。如果一個(gè)或多個(gè) 電源引腳脫離電路板，則如果電源引腳中的至少一個(gè)仍連接到總線則芯片可繼續(xù)工 作。依靠芯片故障的預(yù)先指示的常規(guī)的方法不能警告電路設(shè)計(jì)者"焊盤處"的問題。 本方法使電路設(shè)計(jì)者或用戶能夠檢測(cè)到任何電路引腳是否脫離電路板，即使在芯片 繼續(xù)工作時(shí)。
圖5-8示出根據(jù)本發(fā)明的各實(shí)施例的電源引腳傳感器370的示例性電路。具體 地，圖5-6示出用于監(jiān)視電源(例如，系統(tǒng)電源310)和一個(gè)或多個(gè)電源引腳之間的 電連接的完整性的電路。圖7-8示出本發(fā)明的替換實(shí)施例，包括用于監(jiān)視接地源(未 示出)和接地源引腳之間的電連接的完整性的電路。電源和接地源引腳一般位于芯 片的外圍或頂面/底面上并可以各種方式實(shí)現(xiàn)，包括但不限于引腳、接觸焊盤、焊 料凸起等。如此，術(shù)語"電源引腳"在本文中用于描述將電源或接地源電位連接到 內(nèi)部芯片或系統(tǒng)組件的眾多的裝置。
圖5示出用于監(jiān)視電源沐示出)和一個(gè)或多個(gè)電源引腳510之間的電連接的完 整性的電源引腳傳感器電路500的一個(gè)實(shí)施例。在某些情況下，電路500可用于僅 監(jiān)視一個(gè)電源引腳(諸如VDD核心引腳)，因此可僅包括一部分圖5所示的元件。 例如，電路500可包括p溝道場(chǎng)效應(yīng)晶體管(晶體管Pc)，其源端子通過VDD核心 引腳耦合到VDD電位，而其漏端子通過無源負(fù)載(電阻器Rc)耦合到接地(即，VSS 電位)。通過向晶體管Pc的柵端子提供低電平有效感測(cè)使能信號(hào) (SENSE_EN—CORE)，在晶體管Pc的漏端子和電阻器Rc之間的連接點(diǎn)處產(chǎn)生電壓。 如果漏端子連接點(diǎn)處的電壓高于晶體管Pc的柵閾值電壓，則可將引腳使能信號(hào)(例 如，置為有效的PIN—ENj:ORE)提供給狀態(tài)寄存器340用于置位在其中適當(dāng)?shù)?PIN一EN位。如果VDD核心引腳未連接到電源電位，則晶體管Pc的漏端子由負(fù)載
電阻器RC下拉至接地。如果這發(fā)生的話，可將引腳禁用信號(hào)(例如，被置為無效的
PIN一EN—CORE)提供給狀態(tài)寄存器用于清除適當(dāng)?shù)腜IN—EN位。
如果最初將感測(cè)使能信號(hào)置為低電平有效信號(hào)，可從圖5的電路圖中去除反 相器Ic。此外，在本發(fā)明的所有實(shí)施例中可不包括用于在發(fā)送到狀態(tài)寄存器前緩沖 (置為有效或無效的)引腳使能信號(hào)的緩沖器Bc。在大多數(shù)情況下，僅在諸如系統(tǒng)加 電期間和/或當(dāng)進(jìn)行電源/引腳連接性的后續(xù)測(cè)試時(shí)之類的某些時(shí)間將感測(cè)使能信 號(hào)置為有效。當(dāng)引腳使能(或禁用)信號(hào)被鎖定(例如，當(dāng)電源連接器的測(cè)試完成時(shí))， 可將感測(cè)使能信號(hào)置為無效以截止晶體管Pc并切斷至負(fù)載電阻器Rc的電流。這 可節(jié)省芯片內(nèi)的功耗。
在某些情況下，電路500可用于監(jiān)視多個(gè)電源引腳(VDD核心、VDD 1 ... VDDN)的完整性。所監(jiān)視的電源引腳的數(shù)量可包括用于芯片的電源引腳的一部分 (或總數(shù))。對(duì)于所監(jiān)視的每一個(gè)電源引腳，電路500可包括與無源負(fù)載(電阻器Rc、 Rl...RN)串聯(lián)耦合的p溝道晶體管(晶體管Pc、 Pl ...PN)。如上所述，p溝道晶體管 的源端子可通過相應(yīng)的電源引腳耦合到電源電位。電源電位(VDD 1 ... VDDN)可基 本上與核心電源電位(VDD核心)相同或不同，這取決于包含在芯片中的各種組件 的需要。p溝道晶體管的漏端子通過無源負(fù)載耦合到接地(或VSS電位)，而柵端子 被耦合用于接收感測(cè)使能信號(hào)(SENSE_EN_CORE 、 SENSE—EN—1 ... SENSE—EN—N)。如果p溝道晶體管的漏端子處的電壓大于晶體管Pc的柵閾值電壓， 則將置為有效的引腳使能信號(hào)(PIN—EN—CORE/PIN—EN_1 ... PIN—EN—N)提供給狀 態(tài)寄存器340，否則，提供置為無效的信號(hào)。
在某些情況下，被置為有效/被置為無效的引腳使能信號(hào)中的每一個(gè)可用于置 位/清除狀態(tài)寄存器340內(nèi)的不同的PIN—EN位。換言之，可將多個(gè)引腳使能信號(hào) 中的每一個(gè)存儲(chǔ)為狀態(tài)寄存器中的不同的位以指示電源電位和各個(gè)電源引腳之間
是否存在電連接。在其它的情況下，可將多個(gè)引腳使能信號(hào)提供給可任選的邏輯塊 520。如果包括的話，邏輯塊520可生成主引腳使能信號(hào)，它可用于置位/清除狀態(tài) 寄存器340內(nèi)的單個(gè)PIN—EN位。在某些情況下，在向其提供的多個(gè)引腳使能信號(hào) 中的每一個(gè)被置為有效時(shí)可將主引腳使能信號(hào)置為有效。在其它情況下，在多個(gè)引 腳使能信號(hào)中的至少一個(gè)被置為有效時(shí)可將主引腳使能信號(hào)置為有效?？刹捎闷渌?的配置/情況。
無論如何，邏輯塊520的使用可通過指示所有的電源電位和所有的電源引腳 之間或在至少一個(gè)電源電位和相應(yīng)的電源引腳之間是否存在電連接來限制電路設(shè)
計(jì)者或用戶可用的信息的量。然而，邏輯塊520的使用可有利地減少所需的狀態(tài)寄 存器的位的數(shù)量，因此，節(jié)省電能、面積和成本。
正如前面的實(shí)施例，存儲(chǔ)在狀態(tài)寄存器340中的內(nèi)容可通過從獨(dú)立電源向狀 態(tài)寄存器供電來維持。換言之，提供給狀態(tài)寄存器340的電能可與由電源引腳傳感 器電路500監(jiān)視的電源(或多個(gè)電源)分離且不同。通過利用獨(dú)立電源向狀態(tài)寄存器 340供電，由于存儲(chǔ)電路的電能喪失引起的電源引腳傳感器方案失敗的概率顯著減 小(如果不能排除的話)。
圖6示出用于監(jiān)視電源沐示出)和一個(gè)或多個(gè)電源引腳610之間的電連接的完 整性的電源引腳傳感器電路600的替換實(shí)施例。因?yàn)閳D6包括以上參考圖5描述的 電路元件中的很多，所以以下陳述的描述將集中在圖5和6之間的差別。例如，包 含在電路500中的的無源負(fù)載元件(電阻器R1 ... RN)中的大多數(shù)由電路600中的有 源負(fù)載元件(n溝道晶體管Nl ...NN)替代，以節(jié)省硅面積和/或節(jié)省電能(例如，將 一個(gè)或多個(gè)有源負(fù)載切換成"截止")。手動(dòng)耦合晶體管Nl ... NN的柵端子用于接 收核心電源電位(VDD核心)。為了保證適當(dāng)?shù)碾娐饭ぷ鳎匦鑼DD核心引腳電 連接到電路板電源。如果VDD核心引腳故障，有源負(fù)載元件將截止并且傳感器不 工作。然而，這也向電路設(shè)計(jì)者提供了 "焊盤處"已發(fā)生電能故障的某些指示。
圖7-8示出用于監(jiān)視接地源(未示出)和一個(gè)或多個(gè)接地源引腳710/810之間的 電連接的完整性的示例性電路700和800。正如在前面的實(shí)施例中，所監(jiān)視的接地 源引腳的數(shù)量可包括芯片可用的接地源引腳的一部分(或總數(shù))。對(duì)于所監(jiān)視的每一 個(gè)接地源引腳，電路700和800可包括n溝道晶體管(晶體管Nc、 Nl ... NN)。在 某些情況下，n溝道晶體管可如圖7所示與無源負(fù)載(電阻器Rc、 Rl ...RN)串聯(lián)耦 合，或者如圖8所示與無源負(fù)載和有源負(fù)載的組合(電阻器Rc、晶體管P1 ... PN) 串聯(lián)耦合。如上所述，有源負(fù)載可用于節(jié)省硅面積，并在某些情況下節(jié)省電能。
圖7-8的n溝道晶體管各自耦合在接地源引腳(VSS核心、VSS1 ... VSSN)和 電源電位(VDD核心、VDD1... VDDN)之間。具體地，每一個(gè)n溝道晶體管的漏端 子可通過各自的接地源引腳耦合到接地源電位。每一個(gè)n溝道晶體管的源端子可通 過無源或有源負(fù)載耦合到電源電位，而柵端子可被耦合，用于接收高電平有效感測(cè) 使能信號(hào)(SENSE—EN—CORE、 SENSE_EN—1 ... SENSE—EN—N)。如果n溝道晶體管 的源端子處的電壓大于反相器Be的閾值電壓，則將置為有效的引腳使能信號(hào) (PIN—EN—CORE、 PIN_EN_1 ... PIN—EN一N)提供給狀態(tài)寄存器340，否則，提供置 為無效的信號(hào)。 得益于本發(fā)明公開內(nèi)容的本領(lǐng)域技術(shù)人員意識(shí)到相信本發(fā)明提供了用于監(jiān) 視電源或接地源的完整性的改進(jìn)的電路和方法?？紤]到說明書的描述本發(fā)明的各方 面的進(jìn)一步的修改和替換實(shí)施例對(duì)于本領(lǐng)域的技術(shù)人員是顯而易見的。期望將以下 的權(quán)利要求解釋為包括所有的修改和變化，因此應(yīng)將說明書和附圖視為說明性的而 不是限制的意思。
權(quán)利要求
1. 一種用于監(jiān)視電源完整性的方法，所述方法包括如果所述電源的電平達(dá)到閾值電平，則置位狀態(tài)寄存器中的第一位；如果電源引腳與所述電源電接觸，則置位所述狀態(tài)寄存器中的第二位；以及通過檢測(cè)所述第一位和所述第二位中的至少一位的狀態(tài)的變化來監(jiān)視所述電源的完整性。
2. 如權(quán)利要求1所述的方法，其特征在于，在置位所述第一位的所述步 驟之前，所述方法還包括響應(yīng)于系統(tǒng)的通電/復(fù)位清除所述第一位；以及監(jiān)視從與所述系統(tǒng)相關(guān)聯(lián)的通電/復(fù)位(POR)電路提供的輸出信號(hào)。
3. 如權(quán)利要求2所述的方法，其特征在于，只有當(dāng)從所述POR電路提供 的所述輸出信號(hào)包括被置為有效的通電/復(fù)位信號(hào)且隨后跟著是被置為無效的 通電/復(fù)位信號(hào)時(shí)才執(zhí)行置位所述第一位的所述步驟。
4. 如權(quán)利要求3所述的方法，其特征在于，在置位所述第一位的所述步 驟后，所述方法還包括如果從所述POR電路提供的隨后的輸出信號(hào)包括被置為有效的通電/復(fù)位信號(hào)則清除所述第一位。
5. 如權(quán)利要求4所述的方法，其特征在于，監(jiān)視所述電源的完整性的步驟包括監(jiān)視所述第一位的狀態(tài)；以及如果所述第一位的狀態(tài)從置位的位改變成清除的位則確定已發(fā)生第一電 能異常。
6. 如權(quán)利要求5所述的方法，其特征在于，在所述電源電平下降到低于所述閾值電平時(shí)發(fā)生所述第一電能異常。
7. 如權(quán)利要求6所述的方法，其特征在于，在置位所述第二位的所述步驟之前，所述方法還包括響應(yīng)于系統(tǒng)的通電/復(fù)位清除所述第二位；以及 監(jiān)視提供給與所述系統(tǒng)相關(guān)聯(lián)的電源引腳傳感器電路的輸入信號(hào)。
8. 如權(quán)利要求7所述的方法，其特征在于，只有當(dāng) 所述輸入信號(hào)包括被置為有效的感測(cè)使能信號(hào)；以及來自所述電源引腳傳感器電路的輸出信號(hào)指示所述電源引腳與所述電源 電接觸時(shí)才執(zhí)行置位所述第二位的所述步驟。
9. 如權(quán)利要求8所述的方法，其特征在于，所述方法還包括如果來自所 述電源引腳傳感器電路的輸出信號(hào)指示所述電源引腳未與所述電源電接觸則 清除所述第二位。
10. 如權(quán)利要求9所述的方法，其特征在于，監(jiān)視所述電源完整性的所述步驟還包括監(jiān)視所述第二位的狀態(tài)；以及如果所述第二位的狀態(tài)從置位的位變?yōu)榍宄奈换蛘呷绻麖奈粗梦凰?第二位則確定已發(fā)生第二電能異常。
11. 如權(quán)利要求10所述的方法，其特征在于，如果所述電源引腳和所述 電源之間的電連接被斷開則發(fā)生所述第二電能異常。
12. —種用于監(jiān)視在第一電源電位和第一電源引腳之間的電連接的完整性 的電路，所述電路包括具有耦合到所述第一電源引腳的第一端子、耦合到第二電源電位的第二端子以及用于接收輸入信號(hào)而耦合的第三端子的晶體管；狀態(tài)寄存器，如果所述輸入信號(hào)包括被置為有效的感測(cè)使能信號(hào)；以及 在所述第一電源電位和所述第一電源引腳之間存在電連接 則耦合所述狀態(tài)寄存器用于從所述晶體管的第二端子接收引腳使能信號(hào)。
13. 如權(quán)利要求12所述的電路，其特征在于，如果: 所述輸入信號(hào)包括被置為有效的感測(cè)使能信號(hào)；以及 在所述第一電源電位和所述第一電源引腳之間的電連接斷開則耦合所述狀態(tài)寄存器用于從所述晶體管的第二端子接收引腳禁用信號(hào)。
14. 如權(quán)利要求13所述的電路，其特征在于，所述晶體管包括p溝道器 件，所述第一電源電位包括VDD電位，而所述第二電源電位包括VSS電位。
15. 如權(quán)利要求13所述的電路，其特征在于，所述晶體管包括n溝道器 件，所述第一電源電位包括VSS電位，而所述第二電源電位包括VDD電位。
16. 如權(quán)利要求13所述的電路，其特征在于，所述引腳使能信號(hào)用于置 位所述狀態(tài)寄存器中的引腳使能位，且其中所述引腳禁用信號(hào)用于清除所述狀 態(tài)寄存器中的引腳使能位。
17. 如權(quán)利要求16所述的電路，其特征在于，在所述第一電源電位和所 述第一電源引腳之間的電連接的完整性通過讀取所述狀態(tài)寄存器中的所述引 腳使能位的當(dāng)前狀態(tài)來監(jiān)視。
18. 如權(quán)利要求13所述的電路，其特征在于，還包括多個(gè)晶體管，每一 個(gè)所述晶體管都串聯(lián)耦合在多個(gè)電源引腳中的不同的一個(gè)和對(duì)應(yīng)的負(fù)載元件 之間，其中所述多個(gè)電源引腳與多個(gè)電源電位相關(guān)聯(lián)。
19. 如權(quán)利要求18所述的電路，其特征在于，所述對(duì)應(yīng)的負(fù)載元件中的 每一個(gè)都包括一個(gè)無源負(fù)載元件。
20. 如權(quán)利要求18所述的電路，其特征在于，與所述多個(gè)電源引腳中的 一個(gè)相關(guān)聯(lián)的對(duì)應(yīng)的負(fù)載元件包括無源負(fù)載元件，而其余的所述對(duì)應(yīng)的負(fù)載元 件包括有源負(fù)載元件。
21. 如權(quán)利要求18所述的電路，其特征在于，在提供給所述晶體管中的 每一個(gè)的柵端子的輸入信號(hào)包括被置為有效的感測(cè)使能信號(hào)時(shí)，還耦合所述狀 態(tài)寄存器用于接收由所述多個(gè)晶體管生成的多個(gè)信號(hào)，且其中所述多個(gè)信號(hào)中 的每一個(gè)被存儲(chǔ)為所述狀態(tài)寄存器中的一個(gè)位，以指示在所述電源電位中的一 個(gè)與所述電源引腳中的對(duì)應(yīng)的一個(gè)之間是否存在電連接。
22. 如權(quán)利要求21所述的電路，其特征在于，還耦合所述狀態(tài)寄存器用 于接收用于維持所述寄存器內(nèi)的存儲(chǔ)內(nèi)容的獨(dú)立電源電位，且其中所述獨(dú)立的 電源電位與所述多個(gè)電源電位分離且不同。
23. 如權(quán)利要求18所述的電路，其特征在于，還包括用于接收由所述多 個(gè)晶體管生成的所述多個(gè)信號(hào)而耦合的邏輯塊。
24. 如權(quán)利要求23所述的電路，其特征在于，所述邏輯塊用于在由所述 多個(gè)晶體管生成的所述多個(gè)信號(hào)中的每一個(gè)被置為有效時(shí)將主引腳使能信號(hào) 提供給所述狀態(tài)寄存器，且其中所述主引腳使能信號(hào)用于置位所述狀態(tài)寄存器 中的所述引腳使能位。
25. 如權(quán)利要求23所述的電路，其特征在于，所述邏輯塊用于在由所述 多個(gè)晶體管生成的所述多個(gè)信號(hào)中的每一個(gè)被置為無效時(shí)將主引腳禁用信號(hào) 提供給所述狀態(tài)寄存器，且其中所述主引腳禁用信號(hào)用于清除所述狀態(tài)寄存器 中的所述引腳使能位。
全文摘要
本發(fā)明提供了用于監(jiān)視電源完整性的電路和方法，該電路和方法提供了用于判斷復(fù)位信號(hào)背后的原因以及在某些情況下判斷電能故障的原因的附加資源/信息。本發(fā)明所述的第一種方法提供用于監(jiān)視提供給一個(gè)或多個(gè)系統(tǒng)組件的電源電壓電平的示例性步驟。第二種方法描述了用于監(jiān)視在電源(或接地源)和一個(gè)或多個(gè)電源引腳之間的電連接的示例性步驟。這些方法中的每一種都包括監(jiān)視例如存儲(chǔ)在狀態(tài)寄存器中的一個(gè)或多個(gè)位的狀態(tài)。這些方法可單獨(dú)或互相結(jié)合地用于檢測(cè)電能異常的發(fā)生。
文檔編號(hào)G06F1/28GK101208645SQ200680021829
公開日2008年6月25日 申請(qǐng)日期2006年6月15日 優(yōu)先權(quán)日2005年6月15日
發(fā)明者G·J·瑞奇蒙德, G·M·李 申請(qǐng)人:柏樹半導(dǎo)體公司