專利名稱：有效利用電子系統(tǒng)中的處理器高速緩存器的方法
技術領域：
本發(fā)明總體上涉及用于有效實現電子系統(tǒng)的技術，更具體而 言，涉及用于有效利用電子系統(tǒng)中的處理器高速緩存器的方法。
背景技術：
用于有效實現電子系統(tǒng)的開發(fā)技術是當前電子系統(tǒng)的設計者和生產者深切關注的事項。然而，有凌丈實J見電子系統(tǒng)可能乂于系統(tǒng)i殳 計者提出了嚴重的挑戰(zhàn)。例如，隨著人們對增長的系統(tǒng)功能和性能 的要求的才是高，會需要更多的系統(tǒng)處理能力和需要附加的硬件資 源。由于增長的制造成本和低效的操作，處理或硬件需求的增長還 會導致相應的不利經濟影響。另外，用于處理各種先進操作的系統(tǒng)能力的提高會給系統(tǒng)用戶 帶來更多好處，但也會對各種系統(tǒng)部件的控制和管理提出更多的要 求。例如， 一種在分布式電子網絡上與其他外部裝置進4于通信的電 子系統(tǒng)由于所涉及的雙向通信性和很多電子網絡的復雜性，而可能 受益于有效的實施。由于對系統(tǒng)資源所增長的需求、顯著增長的數據量值、以及某 種所需要的才喿作環(huán)境，這顯然導致開發(fā)用于有-丈實施電子系統(tǒng)的新 技術關系到有關的電子技術。因此，基于上述所有原因，開發(fā)用于 實施和利用電子系統(tǒng)的有效技術值得當前電子系統(tǒng)的設計者、生產 者、和用戶深切關注。 發(fā)明內容根據本發(fā)明，披露了一種用于有效使用連接至電子裝置中的處 理器的處理器高速緩存器的方法。根據本發(fā)明的一個實施例，外部 裝置首先產生向電子系統(tǒng)的控制器的讀取請求，以從連4妄至該電子 系統(tǒng)的存儲器中訪問目標數據。然后，控制器在連接至該控制器的I/O總線上一企測來自外部裝置的讀取r清求。響應于此，控制器的主模塊經由處理器總線播發(fā)4又尋址監(jiān)聽信號(address-only snoop signal)到該電子系纟充的處5里器。4妄著，-該電 子系統(tǒng)確定是否由于播發(fā)上述的4又尋址監(jiān)聽信號而導致監(jiān)聽命中 (snoop hit)發(fā)生。監(jiān)聽命中可限定為以下情況，其中，從該電子 系統(tǒng)的存儲器中拷貝出來的緩存數據隨后被修改，使處理器高速緩 存器中的本地緩存數據不再與存儲器中的原始對應數據相同。如果未發(fā)生監(jiān)聽命中，則然后控制器立即從存儲器訪問原始目 標數據，并可提供原始目標數據給外部裝置，從而完成所請求的讀 取操作。然而，如果發(fā)生了監(jiān)聽命中，則然后處理器通過采用任何 合適的技術進行拒絕。處理器然后對存儲器刷新所請求目標數據的 緩存版本(緩存數據)，以替換所請求目標數據的原始版本。根據本發(fā)明，處理器有利地將刷新的緩存數據本地保存于緩存 器中，以在隨后的處理操作過程中方便和快速地進行訪問?？刂破?可在處理器總線上4丸行確認監(jiān)聽過程，以確保所請求的目標數據的 最新版本已從高速緩存器拷貝到了存儲器。然后，控制器可從存儲器訪問更新的目標數據。最后，控制器 可將所請求的目標凄1據4是供給外部裝置，從而完成所i青求的讀取才喿 作。至少基于上述理由，本發(fā)明因此^是供了一種改進方法，用于有 效地-使用電子系統(tǒng)中的處理器高速緩存器。


圖1是根據本發(fā)明的一個實施例的電子系統(tǒng)的框圖；圖2是根據本發(fā)明的圖1的處理器模塊的一個實施例的框圖；圖3是根據本發(fā)明的圖1的控制器的一個實施例的框圖；圖4是根據本發(fā)明的圖1的存儲器的一個實施例的框圖；圖5A 圖5B是示出了根據本發(fā)明的數據緩存技術的框圖；以及圖6A和6B是根據本發(fā)明的一個實施例的有效利用處理器高 速緩存器的方法步驟的流程圖。
具體實施方式
本發(fā)明涉及對實施電子系統(tǒng)過程的改進。下面給出的描述使本 領域的普通技術人員能夠制作和使用本發(fā)明，并在專利申請及其要 求的上下文范圍內。對本領域的4支術人員來說，對所4皮露的實施例 的各種》務改將是顯而易見的，且本文中的 一般原理可以應用于其它 實施例。因此，本發(fā)明并不限于所給出的實施例，而是限于與本文 所描述的原理和特征相一致的最寬范圍。這里所描述的本發(fā)明是作為 一種用于有效執(zhí)行處理操作的系 統(tǒng)和方法，其包括處理器，其被構造用于控制電子裝置內的處理 操作；以及存儲器，其連接至該電子裝置以用于存儲電子信息。高 速緩存器，其被提供用于本地存儲由處理器從存儲器中的目標數據 所復制的緩存數據。處理器通常修改高速緩存器中存儲的緩存數 據。當外部裝置啟動讀取4喿作以訪問目標數據時，處理器響應性;也 用緩存數據來更新目標數據。此外，處理器還利用緩存數據保留過 程以將該緩存數據本地保留于高速緩存器中，以用于后續(xù)的處理梯:作?，F在參照圖1,其示出了才艮據本發(fā)明的一個實施例的電子系統(tǒng)112的沖匡圖。在圖l的實施例中，電子系統(tǒng)112可包括 f旦不限于 處理器才莫塊116、控制器120、和存4諸器128。在可選實施例中，電 子系統(tǒng)112可使用除圖2實施例所論述的某些部件和結構之外或者 代-齊圖2實施例所-論述的某些部件和結構的部件和結構來實現。在圖l的實施例中，處理器模塊116可實現為包括任何合適且 兼容的處理器裝置，其執(zhí)行用于控制和管理電子系統(tǒng)112的操作的 軟件命令。下面將結合圖2進一步討論處理器才莫塊116。在圖1的 實施例中，電子系統(tǒng)112可利用控制器120以進4亍雙向十辦調通信， 該通信用于處理器總線124上的處理器模塊116和用于存儲器總線 132上的存儲器128。電子系統(tǒng)112還可利用控制器120，以用于通 過輸入/輸出(I/O)總線140來與一個或多個外部裝置136通信。 下面結合圖3進一步討論控制器120。在圖1的實施例中，存儲器 128可實現為包括任何期望的存儲裝置的組合，其又包括但不限于 只讀存〗諸器(ROM)、隨4幾存取存卩渚器(RAM)、以及各種其他類 型的易失性和非易失性存儲器。下面結合圖4進一步討^r存儲器 128?，F在參照圖2，其示出了才艮據本發(fā)明的一個實施例的圖1處理 器模塊116的方框圖。在圖2的實施例中，處理器模塊116可包括， ^f旦不限于處理器214和高速纟爰存器212。在可選實施例中，處理 器模塊116可容易地使用除圖2實施例所論述的某些部件和結構之 外或者代替圖2實施例所i侖述的某些部件和結構的部件和結構來實 現。
在圖2的實施例中，處理器214通常從存儲器128 (圖1 )訪 問期望數據的拷貝，并把所訪問的數據本地存儲于高速緩存器212 中以用于更快速和方便的訪問。為了維護處理器才莫塊116的最佳性 能，盡可能地將相關數據本地保存于高速緩存器212中，這很重要。 如果給定數據是存儲于處理器高速緩存器中，則認為高速緩存器 212中的緩存數據比存儲于存儲器128 (圖1 )中的對應數據更新， 這是因為處理器214可能在從存儲器128讀取了原始數據之后，就 已修改了高速緩存器212中的緩存數據。因此，如果外部裝置136想要從存儲器129讀取目標數據，以 讀耳又目標ft據的最新版本，則外部裝置136初始請求處理器214允 許通過監(jiān)聽過程或其他合適的技術從存儲器128讀取目標數據。如 果處理器214先前已將目標凄t據的拷貝,人存儲器128傳送至高速IC 存器212，則外部裝置128在控制器120 (圖1 ),人存儲器128提供 更新的目標數據到正請求的外部裝置136之前，優(yōu)選地進4于等待， 直到將目標數據的緩存版本刷新寫回存儲器128。在常規(guī)系統(tǒng)中，當處理器響應于讀耳又請求而刷新取自處理器高 速緩存器的緩存lt據時，處理器會無效、刪除、或相反力文棄來自處 理器高速緩存器的已刷新的緩存數據。然而，根據本發(fā)明的圖2實 施例，在處理器214對存儲器128刷新纟爰存lt據以響應來自外部裝 置136的讀取請求之后，處理器214會有利地通過利用合適的緩存 數據保留技術將所刷新的緩存數據保留于高速緩存器212中，從而 通過提高緩存命中成功幾率來加速處理器214對特定的已刷新的緩 存凄t據的下一次訪問。在圖2實施例中，本發(fā)明可利用由控制器120 (圖1 )播發(fā)至 處理器214的、專門的僅尋址監(jiān)聽信號以響應于來自外部裝置136 的讀取請求。在某些實施例中，上述的僅尋址監(jiān)聽信號可包括僅尋 i止RWNIC (read-with-no-intent國to-cache，讀耳又而不IC存)4言號。響
應于僅尋址監(jiān)聽信號，電子系統(tǒng)112有利地支持用于處理器總線124 和處理器模塊116的總線協(xié)議，其允許處理器214把所請求的緩存 版本的目標數據從高速緩存器212刷新到存儲器128中，而同時利 用緩存數據保留技術將所刷新的緩存數據本地保留于高速緩存器 212中。下面還結合圖5和圖6討i侖處理器才莫塊116的操作?，F在參照圖3，其示出了4艮據本發(fā)明的一個實施例的圖1的控 制器120的框圖。在圖3的實施例中，控制器120包括但不限于 處理器接口 316、存儲器接口 320、輸入/輸出(I/O)接口 324、主 模塊328、以及目標模塊332。在可選實施例中，控制器120可容 易地-使用除圖3實施例所-論述的某些部件和結構之外或者代替圖3 實施例所i侖述的某些部件和結構的部件和結構來實現。在圖3實施例中，控制器120可接收I/O總線140上的來自外 部裝置136 (圖1 )的讀取請求，該請求用于,人電子系統(tǒng)112的存 儲器128 (圖1 )中讀取目標數據。響應于此，主模塊328可通過 處理器總線124將僅尋址監(jiān)聽信號播發(fā)至處理器214 (圖1 )。在某 些實施例中，上述的僅尋址監(jiān)聽信號可包括僅尋址RWNIC (讀取 而不緩存)，其對應于地址階段，但不包括對應的lt據階,殳。響應于僅尋址監(jiān)聽信號，控制器120有利地支持用于處理器總 線124和處理器模塊116的總線協(xié)議，其允許處理器214 4巴來自高 速緩存器212 (圖2)的緩存版本的所請求的目標數據刷新寫入存 儲器128中，而同時利用緩存數據保留技術將所刷新的緩存數據本 地保留于高速緩存器212中。在圖3的實施例中，目標才莫塊332可 通過不執(zhí)行用于傳送與僅尋址監(jiān)聽周期相關的^t據的任何類型的留才支術。下面結合圖5和圖6進一步描述控制器120的4吏用。
現在參照圖4,其示出了根據本發(fā)明的一個實施例的圖1的存 儲器128的框圖。在圖4實施例中，存儲器128包括但不限于應 用專欠件412、操:作系統(tǒng)416、數據420、和雜項信息424。在可選實 施例中，存儲器128很容易使用除圖4實施例所論述的某些部件和 結構之外或者代替圖4實施例所i侖述的某些部件和結構的部件和結 構來實現。在圖4的實施例中，應用軟件412可包括由處理器模塊116(圖 1 )運行的程序命令，以執(zhí)行用于電子系統(tǒng)112的各種功能和操作。 應用軟件412的特定本質和功能通常取決于以下因素而變4匕例如， 對應的電子系統(tǒng)112的具體類型和特定功能。在圖4實施例中，操 作系統(tǒng)416可實現為高效地控制和協(xié)調電子系統(tǒng)112的^f氐層功能。在圖4實施例中，數據420可包括為電子系統(tǒng)112所采用的任 何類型的信息、數據、或程序命令。例如，數據420可包括各種類 型的目標數據， 一個或多個外部裝置136可在讀取操作過程中請求 從存儲器128訪問這些數據。在圖4的實施例中，雜項信息424可 包括任何合適類型的、為電子系統(tǒng)112所使用的輔助數據或其他信 息。下面結合圖5和圖6進一步討論存儲器120的使用?，F在參照圖5A 圖5B,其示出了才艮據本發(fā)明的一個實施例的 數據高速緩存技術的框圖。圖5A 5B的實例是出于舉例說明目的， 在可選實施例中，高速凄t據緩存4支術可容易地-使用除圖5A 圖5B 實施例所《侖述的某些才支術和結構之外或者^^#圖5A 圖5B實施例 所i侖述的某些纟支術和結構的部件和結構來#1^亍。在圖5A ~ 5B的實例中，存儲器128包括存儲器數據A 514(a)， 其存儲于存儲器128的相應存儲地址A上。在某些環(huán)境下，在執(zhí)行 處理功能時，為了方便和更快訪問，處理器214 (圖1)可以將存 儲器數據A 514(a)的拷貝傳送至本地處理器高速緩存器212作為緩
存數據高速A*514(b)。當存儲于高速緩存器212時，處理器214通 常可修改或改變緩存數據A*514(b)，以變得與存儲于存儲器128中 的存儲器數據A 514(a)的原始版本不相同。同時，在特定實例中，外部裝置136 (圖1)在讀取^t乘作中， 可以搜索以從存儲器128訪問存儲器數據A 514(a)作為目標數據。 為了提供所請求目標數據的最新版本，處理器214可以將緩存數據 A承514(b)刷新寫回存儲器128中，以使用緩存凄t據A+514(b)覆蓋存 儲地址A處的存儲器數據A514(a)。在常A見系統(tǒng)中，處理器214然后通常乂人高速i爰存器212中刪除 緩存數據A*514(b)。然而，如果刪除了緩存數據A*514(b)，則當下 一次處理器214進行搜索以對或從緩存數據A+514(b)執(zhí)行操作時， 處理器214必須執(zhí)行費時而繁重的讀取操作，以從存儲器128返回 存儲器數據A 514(a)到高速緩存器212以作為緩存數據A*514(b)。 如上所述，電子系統(tǒng)112因此有利地支持用于處理器總線124和處 理器模塊116的總線協(xié)議，其使得處理器214將緩存數據A*514(b) 從高速緩存器212刷新寫入存儲器128中，而同時響應于上述4義尋 址監(jiān)聽信號，使用緩存保留技術將緩存數據A+514(b)本地保留于高 速《爰存器212中。下面結合圖6來i兌明以上結合圖5所i兌明的數據 高速緩存技術?，F在參照圖6A和6B,其示出了根據本發(fā)明的一個實施例的有 效4吏用高速緩存器212的方法步驟的流程圖。圖6實例(圖6A和 6B)的實例用于說明目的，且在可選實施例中，本發(fā)明可4艮容易使 用或者除圖6實施例所論述的某些步驟和順序之外的步驟和順序。在圖6A的實施例中，在步驟612中，外部裝置136 ^刀始只于電 子系統(tǒng)112的控制器120產生讀取 清求，以/人存^f諸器128訪問目標 數據。在步驟616中，控制器120檢測I/O總線140上的讀取請求。
響應于此，控制器120的主模塊328把僅尋址監(jiān)聽信號通過處理器 總線124播發(fā)至電子系統(tǒng)112的處理器才莫塊116。在步驟624中， 電子系統(tǒng)112確定是否由于播發(fā)上述的僅尋址監(jiān)聽信號而發(fā)生監(jiān)聽 命中。監(jiān)聽命中可以限定為一種狀況，其中，從存儲器128拷貝的 緩存數據隨后已被修改，使高速緩存器212中的本地緩存數據不再 與存儲器128中的原始對應數據相同。在步驟624中，如果發(fā)生監(jiān)聽命中，則圖6A的過程進4亍到步 -驟628。然而，如果在步-驟624中未發(fā)生監(jiān)聽命中，則圖6A的過 程進行到圖6B的、用字母"B"連接的步驟644。在步驟628中， 如果已發(fā)生了監(jiān)聽命中，則然后處理器214通過利用任何合適的技 術予以拒絕。圖6A的過程然后前進到圖6B的、用字母"A"連接 的步冬聚632。在步驟632中，處理器214將所請求的目標數據的緩存版本(緩 存數據)刷新寫入高速緩存器128,以替換所請求目標數據的原始 版本。在某些可選實施例中，可中途截取目標數據，并直接提供給 正在請求的外部裝置136，而不是首先將目標數據存4諸于存4諸器128中。才艮據本發(fā)明，在步驟636中，為了在隨后的處理:操作過程中方 便和快速訪問，處理器214有利地將所刷新的緩存^t據本地保存于 高速緩存器212中。在步驟640中，控制器120可在處理器總線124 上寺丸^f亍確i人監(jiān)聽過程，以確保已將所請求的目標凄t據的最新版本乂人 高速緩存器212拷貝到存儲器128中。然后在步驟644中，控制器 120可以從存儲器128訪問已更新的目標數據。最后，在步驟648 中，控制器120可向外部裝置136提供所請求的目標數據，從而完 成所^清求的讀取j喿作。然后結束圖6的過程。至少出于上述原因， 本發(fā)明因而^是供了一種改進方法，以有效地使用電子系統(tǒng)112中的 處理器高速緩存器212。
上面參照特定實施例說明了本發(fā)明。對于本領域的技術人員來 說，顯然在本文的啟示下，還可以有其他實施例。例如，本發(fā)明易不同于上述系統(tǒng)的其他系統(tǒng)來有效地應用本發(fā)明。因此，本發(fā)明是 要覆蓋上述實施例的這些和其他變型，這些僅受權利要求所限制。工業(yè)實用寸生本文已經描述了本發(fā)明的典型實施例，本發(fā)明在多個工業(yè)領域 中找到了其工業(yè)可用性，尤其是微電子領域，例如，在計算機服務 器、在4;t空電子裝置中、以及在衛(wèi)星導4元定位系統(tǒng)中。
權利要求
1.一種用于有效執(zhí)行處理操作的系統(tǒng)，包括處理器，其被構造用于控制電子裝置中的所述處理操作；存儲器，其連接至所述電子裝置以用于存儲電子信息；高速緩存器，用于本地存儲由所述處理器從所述存儲器中的目標數據拷貝出來的緩存數據，所述處理器隨后修改所述緩存數據；以及外部裝置，其發(fā)起讀取操作以訪問所述目標數據，所述處理器響應地用所述緩存數據更新所述目標數據，所述處理器將所述緩存數據本地保留于所述高速緩存器中，以便于所述處理操作的后續(xù)處理操作。
2. 根據權利要求1所述的系統(tǒng)，其中，所述高速緩存器作為處理 器高速緩存器而被實現，其本地連接至所述處理器以用于存儲 最初從所述電子裝置的所述存儲器中拷貝出來的所選擇的數 據，所述處理器高速緩存器使所述處理器快速和方1"更地訪問所 選擇的數據。
3. 根據權利要求1所述的系統(tǒng)，其中，所述電子裝置作為計算機 裝置而^皮實現，其連4妻至包括所述外部裝置的分布式電子25網絡。
4. 根據權利要求1所述的系統(tǒng)，其中，所述處理器首先將所述目 標數據從所述存儲器拷貝至所述高速緩存器中作為所述緩存凄t據，然后，所述處理器^f吏用所述緩存^t據來執(zhí)^f亍所述處理操:作中的至少 一種，所述處理器在沖丸4亍所述處理操作中的至少一種的過程中改變有關于所述目標^:據的所述緩存^:才居。
5. 根據權利要求1所述的系統(tǒng)，其中，所述處理器和所述存儲器 通過控制器雙向通信，所述控制器還調整所述外部實體與所述 電子裝置的所述處理器或所述存儲器之間的雙向通信。
6. 根據權利要求1所述的系統(tǒng)，其中，所述外部實體通過向所述 電子裝置的控制器發(fā)送讀取請求以請求允許從所述存儲器中 訪問所述目標凄t據，來發(fā)起所述讀取才喿作。
7. 根據權利要求6所述的系統(tǒng)，其中，所述電子裝置的所述控制 器在用于把所述外部裝置連接至所述控制器的輸入/輸出總線 上才企測來自所述外部裝置的讀取請求。
8. 根據權利要求6所述的系統(tǒng)，其中，響應于來自所述外部裝置 的讀取請求，所述控制器的主模塊在處理器總線上播發(fā)僅尋址 監(jiān)聽信號到所述處理器。
9. 根據權利要求8所述的系統(tǒng)，其中，所述僅尋址監(jiān)聽信號包括 僅尋址讀取而不緩存信號。
10. 才艮據權利要求8所述的系統(tǒng)，其中，響應于由所述^空制器的主 模塊在所述處理器總線上播發(fā)的所述僅尋址監(jiān)聽信號，所迷電 子裝置確定是否檢測到監(jiān)聽命中。
11. 根據權利要求10所述的系統(tǒng)，其中，所述監(jiān)聽命中指示自 從所述緩存數據從最初存儲于所述存儲器的所述目標數據中 拷貝出來，所述處理器修改了所述緩存數據。
12. 根據權利要求10所述的系統(tǒng)，其中，只要未發(fā)生監(jiān)聽命中， 所述控制器就將所述目標數據從所述存儲器傳送至所述外部裝置。
13. 根據權利要求10所述的系統(tǒng)，其中，只要在從所述控制器的 主模塊播發(fā)所述僅尋址監(jiān)聽信號之后發(fā)生監(jiān)聽命中，所述處理 器就拒絕。
14. 才艮據—又利要求10所述的系統(tǒng)，其中，只要發(fā)生監(jiān)聽命中，所 述處理器就用所述緩存數據更新所述目標數據。
15. 根據權利要求14所述的系統(tǒng)，其中，在所述緩存凄t據被刷新 寫回所述存儲器中以更新所述目標數據之后，所述處理器使用 緩存數據保留技術將所述緩存數據本地保留于所述高速緩存 器中。
16. 根據權利要求15所述的系統(tǒng)，其中，響應于所述4義尋址監(jiān)聽 信號，緩存數據保留總線協(xié)議支持所述緩存數據保留技術。
17. 根據權利要求15所述的系統(tǒng)，其中，響應于所述^f義尋址監(jiān)聽 信號，所述控制器的目標模塊不執(zhí)行數據階段。
18. 根據權利要求15所述的系統(tǒng)，其中，所述電子裝置執(zhí)行監(jiān)聽 確認過程，以確i^所述存儲器中的所述目標凄t據已經用所述纟爰 存數據更新。
19. 根據權利要求15所述的系統(tǒng)，其中，在所述目標數據已用所 述緩存數據更新之后，所述控制器從所述存儲器中訪問和發(fā)送 所述目標數據到所述外部裝置。
20. 根據權利要求1所述的系統(tǒng)，其中，所述處理器能夠在所述目 標數據更新之后，本地訪問所述高速緩存器中的《爰存凄t據，而 無需消耗處理資源，以及無需等4寺將所述目標數據讀回到所述 高速緩存器作為緩存數據而需要的一段傳輸時間。
21.—種用于有效才丸行處理才喿作的方法，包括通過^f吏用處理器來 控制在電子裝置中的所述處理操作；將電子信息存儲在連接至所述電子裝置的存儲器中；將緩存數據存儲在高速緩存器中，所述緩存^:據是由所 述處理器從所述存儲器中的目標數據拷貝出來，所述處理器隨 后修改所述緩存數據；以及發(fā)起讀耳又才喿作，4吏外部裝置訪問所述目標#:據，所述處 理器響應地用所述緩存數據來更新所述目標凄t據，所述處理器 將所述緩存數據本地保留于所述高速緩存器中，以1更于所述處 理才喿作的后續(xù)處理纟喿作。
全文摘要
一種用于有效地執(zhí)行處理操作的系統(tǒng)和方法，包括處理器，其被構造用于控制電子裝置中的處理操作；和存儲器，其連接至電子裝置以用于存儲電子信息；高速緩存器，用于本地存儲由處理器從存儲器中的目標數據所復制的緩存數據。處理器通常修改存儲于高速緩存器中的緩存數據。當外部裝置發(fā)起讀取操作以訪問目標數據時，處理器響應地用緩存數據更新目標數據。另外，處理器還使用緩存數據保留過程而將緩存數據本地保留于高速緩存器中，以便于后續(xù)的處理操作。
文檔編號G06F13/00GK101120326SQ200680004660
公開日2008年2月6日 申請日期2006年2月14日 優(yōu)先權日2005年2月15日
發(fā)明者羅伯特·A·希爾曼 申請人:麥斯韋爾技術股份有限公司