專利名稱：半導體裝置的制作方法
技術領域：
本發(fā)明涉及一種具有可以從復數(shù)的時鐘信號中選擇出一個信號的時鐘信號選擇電路的半導體裝置。特別是，本發(fā)明涉及這樣一種半導體裝置，即在該裝置中，具有從多個輸入到PLL電路的時鐘信號中選擇出一個時鐘信號的時鐘信號選擇電路的節(jié)電的半導體裝置。
背景技術：
作為先有技術，例如有，在日本專利公開(特開)平成8-272478中記載的如圖3所示的那樣的從復數(shù)的時鐘信號中選擇出一個加以利用的節(jié)電電路。在圖3的電路中，配置有生成并輸出例如頻率為32.768KHz的低速用時鐘信號CLK1的低速用震蕩電路101、生成并且輸出的例如頻率為10MHz的高速用時鐘信號CLK2的高速用震蕩電路102、選擇電路103、CPU104、CPU周邊電路105以及時鐘信號控制電路106。
時鐘信號控制電路106按CPU104的指示，向選擇器103輸送時鐘選擇信號CLKSEL，并且讓選擇器103，在低速運作時輸出低速用時鐘信號CLK1，在高速運作時輸出高速用時鐘信號CLK2。另外，時鐘信號控制電路106，在將低速用時鐘信號CLK1選擇為被選擇信號SYSCLK并且將其輸出的場合，震蕩控制信號CLK2BEN0使高速用震蕩電路102停止運作。進一步，當時鐘信號控制電路106將高速用時鐘信號CLK2選擇為選擇信號SYSCLK并且將其輸出時，震蕩控制信號CLK1BEN0使低速用震蕩電路101停止運作。如此，通過使沒有被選擇的震蕩電路停止動作，就可以使震蕩電路自身的電流消耗變低。
發(fā)明的內(nèi)容但是，在只具有低速用震蕩電路而高速運作用的時鐘信號是從外部輸入的半導體裝置中，由外部輸入的時鐘信號驅(qū)動的部分電路就會一直運作。由此，即使不需要高速運作而只用從本身所帶的低速用震蕩電路輸出的時鐘信號來進行運作的場合，由也會發(fā)生外部輸入的時鐘信號驅(qū)動的部分電路的電力消耗的問題。
本發(fā)明就是為了解決以上問題而產(chǎn)生的。本發(fā)明的目的就是提供一種可以使在由內(nèi)部產(chǎn)生的時鐘信號驅(qū)動而進行運作時，由外部輸入的高速運作用時鐘信號驅(qū)動的部分電路的電力消耗降低的半導體裝置。
本發(fā)明的內(nèi)容將在以下加以敘述。
一種半導體裝置，其中，從復數(shù)的時鐘信號中選擇一個加以使用，其特征在于，其包括，生成并輸出規(guī)定的第一時鐘信號的的震蕩電路、將輸入的信號以規(guī)定的分頻比進行分頻并且將其作為第二時鐘信號而輸出的分頻電路、依據(jù)從外部輸入的控制信號對從外部輸入的外部時鐘信號向分頻電路的輸出進行控制的輸出控制電路以及依據(jù)上述控制信號使上述第一時鐘信號或第二時鐘信號的任一方進行排他性地選擇輸出的選擇電路；將上述外部來的控制信號如此輸入到上述控制電路，即要使第一時鐘信號輸往上述選擇電路，并且一將上述外部來的控制信號輸入到上述輸入控制電路，上述輸出控制電路就使上述外部時鐘信號向前述分頻電路的輸出停止。
另外，將上述外部來的控制信號如此輸入到上述輸出控制電路，即要使第二時鐘信號輸往上述選擇電路，并且一將上述的外部來的控制信號如此地輸入到上述控制電路，上述輸出控制電路就使上述外部時鐘信號輸往前述分頻電路。
本發(fā)明的另一種半導體裝置，該裝置是在復數(shù)的時鐘信號中選擇一個時鐘信號加以使用，其特征在于，其包括生成并輸出規(guī)定的第一時鐘信號的的震蕩電路、將從外部輸入的時鐘信號以規(guī)定的分頻比進行分頻并且將其作為第二時鐘信號而輸出的分頻電路、以及依據(jù)從外部輸入的控制信號使所述第一時鐘信號或第二時鐘信號的任一方進行排他性地選擇輸出的選擇電路；將上述外部來的控制信號如此輸入到所述選擇電路，即要使第一時鐘信號輸出，并且只要一將上述外部來的控制信號如此輸入所述選擇電路，所述分頻電路就停止運作而使上述第二時鐘信的輸出停止。
將上述外部來的控制信號如此輸入到所述選擇電路，即要使第二時鐘信號輸出，并且只要一將上述外部來的控制信號如此輸入到所述選擇電路，所述分頻電路就使第二時鐘信號生成并且輸出。
另外，所述外部時鐘信號的頻率比上述第一時鐘信號的頻率高。
所述的半導體裝置，配置有PLL電路，所述選擇電路輸出的時鐘信號被作為輸入時鐘信號而輸入該PLL電路。
本發(fā)明的半導體裝置，是將上述外部來的控制信號如此輸入，即要使第一時鐘電路輸入所述選擇電路，并且一使上述外部來的控制信號如此輸入，上述外部來的時鐘信號就停止向分頻電路輸出。由此，就可以僅配置生成作為低速用的時鐘信號的第一時鐘信號的震蕩電路，而作為高速用的時鐘信號的外部時鐘信號是從半導體裝置的外部供給的。即使在這種場合下，在不使用外部時鐘信號，而是使用由內(nèi)部產(chǎn)生的時鐘信號來驅(qū)動而進行低速運作時，就停止將外部時鐘信號進行分頻的分頻電路運作。這樣一來，由外部輸入的高速運作用時鐘信號驅(qū)動的部分電路的電力消耗就會得以大幅度降低。
例如在手機等的系統(tǒng)中，通常高速用的時鐘信號在無線電路以及重視聲音效果的聲音電路中使用。但是，在無線電路不運作的場合，或者聲音電路在不太重視聲音效果場合下運作時，高速用時鐘信號就變得不需要，而只要有低速用的時鐘信號即可。在此場合下，根據(jù)本發(fā)明，由高速用時鐘信號驅(qū)動的電路所消費的電力就可以減低。
另外，將上述外部來的控制信號如此輸入到上述選擇電路，即要使第一時鐘信號輸出，并且一將上述外部來的控制信號如此輸入所述選擇電路，就停止運作，使上述第二時鐘信的輸出停止。在這種情況下，也可以得到與上述同樣的效果。


圖1是本發(fā)明的第一實施例的半導體裝置的結(jié)構示意圖。
圖2是本發(fā)明的第二實施例的半導體裝置的結(jié)構示意圖。
圖3是先有技術的半導體裝置的結(jié)構示意圖。
具體實施例方式
實施例1圖1是本發(fā)明的第一實施例的半導體裝置的結(jié)構示意圖。
在圖1的半導體裝置中，與外部連接用的端子X1和X2將位于其之間的水晶振子11連接起來；從外部來的選擇信號SEL被輸入到與外部接續(xù)用的端子T1上；從外部來的時鐘信號CLK被輸入到與外部接續(xù)用端子T2上。
半導體裝置1包括分頻電路2、震蕩電路3、選擇電路4、PLL電路5以及NAND電路6。并且，選擇信號SEL構成控制信號；時鐘信號CLK構成外部時鐘信號；NAND電路6構成輸出控制電路。半導體裝置1集成在一個IC中。
震蕩電路3中，輸入端Xi1與外部接續(xù)用端子X1相接；輸入端Xi2與外部接續(xù)用端子X2相接。震蕩電路3是對水晶震蕩子進行激勵，使其產(chǎn)生第一時鐘信號CLK1，并將其輸往選擇電路4的輸入端IN2。水晶震蕩子的頻率為大約32.8kHz的低頻。該頻率成為第一時鐘信號CLK1的頻率。另外，第一時鐘信號CLK1也可以用作實時時鐘(RTC)。從外部輸入到外部接續(xù)用端子T1的選擇信號SEL被分別輸往NAND電路6的一個輸入端部以及選擇電路的輸入端SE。從外部接續(xù)用端子T2輸入的時鐘信號CLK被輸?shù)絅AND電路的另一個輸入端。時鐘信號CLK的頻率與第一時鐘信號CLK1相比要高的多，例如可為20MHz。
選擇信號SEL為高水平(High Level)時，NAND電路6使輸入的時鐘信號CLK的信號水平發(fā)生翻轉(zhuǎn)，并且將其輸?shù)椒诸l電路2中。分頻電路2用規(guī)定的分頻比將輸入的信號加以分頻，生成第2時鐘信號CLK2，并且將其輸?shù)竭x擇電路4的輸入端IN1。另外，在選擇信號SEL為低水平(Low Level)時，NAND電路6使其輸出端一直為高水平。分頻電路2使第2時鐘信號CLK2的輸出停止。
在選擇信號SEL為高水平時，選擇電路4使輸入到輸入端IN1的第2時鐘信號CLK2輸往PLL電路5；在選擇信號SEL為低水平時，選擇電路4將輸入到輸入端IN2的第1時鐘信號CLK1輸往PLL電路5。
即，在第1時鐘信號CLK1被選擇信號SEL選擇時，NAND電路6不使外部輸入時鐘信號CLK輸往分頻電路2。所以分頻電路2不運作，從而達到節(jié)電的目的。這樣一來，在內(nèi)部生成的第1時鐘信號CLK1的驅(qū)動下進行低速運作時，從外部輸入的高速運作用的時鐘信號CLK所驅(qū)動的部分電路的電力消耗就會減低。
此外，在半導體裝置是由CMOS構成時，電路的消費電力與運作速度成正比，所以，由如時鐘信號CLK那樣的高頻率的時鐘信號來運作的分頻電路2的消耗電力會變得非常之大。所以，本發(fā)明可以達到很大的節(jié)電效果。
另外，在圖1中，第1時鐘信號CLK1具有RTC功能，所以即使在選擇電路4選擇了第2時鐘信號CLK2的場合，震蕩電路3也會運作。但是，震蕩電路3的頻率如前述，僅約為時鐘信號CLK的頻率的600分之1，震蕩電路3的消費電流與分頻電路2相比極小，因此，由于震蕩電路3的運作而產(chǎn)生的電流損失不會成為問題。
實施例2在前述的實施例1中，由于在第1時鐘信號CLK1被選擇時，時鐘信號CLK不輸入到分頻電路2中，所以可以減少分頻電路2所消費的電力。但是，分頻電路2也可以通過輸入起動信號而停止運作。這就是本發(fā)明的第二實施例。
圖2是本發(fā)明的第2實施例的半導體裝置的結(jié)構圖。另外，在圖2中，與圖1同樣的部分用同樣的符號加以表示，并省略其說明。在此僅就圖2中與圖1不同的部分加以說明。
圖2與圖1的不同點是省去了NAND電路6，而追加了翻轉(zhuǎn)器(inverter)15，并且圖1的分頻電路2上配置了起動信號輸入端EN，如在該起動信號輸入端輸入低水平的信號，分頻電路2的運作就會停止。由此，將圖1的分頻電路2變?yōu)?a；將圖1的半導體裝置1變作半導體裝置1a。
在圖2中，半導體裝置1a包括分頻電路2a、震蕩電路3、選擇電路4、PPL電路5以及翻轉(zhuǎn)器15。另外，半導體裝置1a被集成在一個IC中。
從外部接續(xù)用端子T1輸入的選擇信號SEL被分別輸?shù)椒诸l電路2a的起動信號輸入端EN以及選擇電路4的輸入端SE。從外部接續(xù)用端子T2輸入的時鐘信號CLK以翻轉(zhuǎn)器15為媒介輸?shù)椒诸l電路2a中。
在選擇信號SEL為高水平時，分頻電路2a運作。以翻轉(zhuǎn)器15為媒介而被輸入的時鐘信號CLK被以規(guī)定的分頻比而分頻，并且作為第2時鐘信號CLK2而被輸送到選擇電路4的輸入端IN1。并且，在選擇信號SEL為低水平時，分頻電路2a停止運作從而不消費電流。這樣一來，就可以達到減少分頻電路2a所消耗的電流量的目的。
即，當選擇信號SEL選擇第1時鐘信號CLK1時，分頻電路2a不運作，從而可以減少分頻電路2a的電流消費。由此，就可以得到與實施例1相同的效果，即在內(nèi)部生成的第1時鐘信號CLK1的驅(qū)動下進行低速運作時，由從外部輸入的高速運作用的時鐘信號CLK驅(qū)動的部分電路的電力消耗就會減低。
權利要求
1.一種半導體裝置，其中，從復數(shù)的時鐘信號中選擇一個加以使用，其特征在于，其包括，生成并輸出規(guī)定的第一時鐘信號的的震蕩電路、將輸入的信號以規(guī)定的分頻比進行分頻并且將其作為第二時鐘信號而輸出的分頻電路、依據(jù)從外部輸入的控制信號對從外部輸入的外部時鐘信號向分頻電路的輸出進行控制的輸出控制電路以及依據(jù)上述控制信號使上述第一時鐘信號或第二時鐘信號的任一方進行排他性地選擇輸出的選擇電路；將上述外部來的控制信號如此輸入到上述控制電路，即要使第一時鐘信號輸往上述選擇電路，并且一將上述外部來的控制信號輸入到上述輸入控制電路，上述輸出控制電路就使上述外部時鐘信號向前述分頻電路的輸出停止。
2.根據(jù)權利要求1所述的半導體裝置，其特征在于，將上述外部來的控制信號如此輸入到上述輸出控制電路，即要使第二時鐘信號輸往上述選擇電路，并且一將上述的外部來的控制信號如此地輸入到上述控制電路，上述輸出控制電路就使上述外部時鐘信號輸往前述分頻電路。
3.一種半導體裝置，該裝置是在復數(shù)的時鐘信號中選擇一個時鐘信號加以使用，其特征在于，其包括生成并輸出規(guī)定的第一時鐘信號的的震蕩電路、將從外部輸入的時鐘信號以規(guī)定的分頻比進行分頻并且將其作為第二時鐘信號而輸出的分頻電路、以及依據(jù)從外部輸入的控制信號使所述第一時鐘信號或第二時鐘信號的任一方進行排他性地選擇輸出的選擇電路；將上述外部來的控制信號如此輸入到所述選擇電路，即要使第一時鐘信號輸出，并且只要一將上述外部來的控制信號如此輸入所述選擇電路，所述分頻電路就停止運作而使上述第二時鐘信的輸出停止。
4.根據(jù)權利要求3所述的半導體裝置，其特征在于將上述外部來的控制信號如此輸入到所述選擇電路，即要使第二時鐘信號輸出，并且只要一將上述外部來的控制信號如此輸入到所述選擇電路，所述分頻電路就使第二時鐘信號生成并且輸出。
5.根據(jù)權利要求1、2、3或4所述的半導體裝置，其特征在于，所述外部時鐘信號的頻率比上述第一時鐘信號的頻率高。
6.根據(jù)權利要求1、2、3、4或5所述的半導體裝置，其特征在于配置有PLL電路，所述選擇電路輸出的時鐘信號被作為輸入時鐘信號而輸入該PLL電路。
全文摘要
提供一種在內(nèi)部生成的第1時鐘信號CLK1的驅(qū)動下進行低速運作時，從外部輸入的高速運作用的時鐘信號CLK驅(qū)動的電路部分的電力消費就會減低的半導體裝置。其中，在NAND電路6選擇信號SEL為高水平時，輸入的時鐘信號CLK的信號水平發(fā)生翻轉(zhuǎn)，并且被輸出到分頻電路2中。分頻電路2用規(guī)定的分頻比將輸入的信號加以分頻，生成第2時鐘信號CLK2，并且輸入選擇電路4的輸入端IN1。另外，NAND電路6在選擇信號SEL為低水平時，其輸出端停留在高水平，分頻電路2就使第2時鐘信號CLK2的輸出停止。
文檔編號G06F1/06GK1956332SQ20061013178
公開日2007年5月2日 申請日期2006年10月12日 優(yōu)先權日2005年10月20日
發(fā)明者松島誠 申請人:株式會社理光