專利名稱：實(shí)現(xiàn)soc芯片中多任務(wù)多flash同時(shí)測(cè)試的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種對(duì)多個(gè)FLASH進(jìn)行測(cè)試的方法，尤其涉及一種實(shí)現(xiàn) S0C芯片中多任務(wù)多FLASH同時(shí)測(cè)試的方法。
背景技術(shù)：
隨著硅片上的芯片數(shù)量越來越多，芯片的功能也越來越復(fù)雜，因此測(cè) 試所需的時(shí)間也越來越長、測(cè)試成本也就越來越高，如圖1所示，現(xiàn)有技 術(shù)中，對(duì)SOC芯片中FLASH的測(cè)試一般都是采用專門的測(cè)試儀器直接通過 芯片中的CPU來對(duì)各個(gè)FLASH進(jìn)行測(cè)試的，這種測(cè)試方法只能一個(gè)一個(gè)功 能的進(jìn)行測(cè)試，因此測(cè)試效率很低。尤其是對(duì)FLASH IP進(jìn)行測(cè)試時(shí)，由 于FLASH IP的測(cè)試條件對(duì)SOC芯片系統(tǒng)設(shè)計(jì)者是保密的，因此SOC系統(tǒng) 設(shè)計(jì)者無法提供針對(duì)FLASH IP的測(cè)試方案，只能通過使用專用的測(cè)試接 口 ，或是通過普通的10 口將數(shù)據(jù)由CPU輸入到FLASH中后再進(jìn)行測(cè)試， 因此現(xiàn)有技術(shù)中對(duì)FLASH的測(cè)試方法需發(fā)費(fèi)大量的測(cè)試時(shí)間和測(cè)試成本。 如圖2所示，是采用現(xiàn)有技術(shù)中的方法，對(duì)SOC芯片中的兩個(gè)功能進(jìn)行測(cè) 試時(shí)的時(shí)序圖，從該圖中可以看出第二項(xiàng)測(cè)試功能必須在第一項(xiàng)測(cè)試功能 完全結(jié)束后才能開始進(jìn)行，整個(gè)測(cè)試過程發(fā)費(fèi)的時(shí)間較長。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問題是提供一種實(shí)現(xiàn)SOC芯片中多任務(wù)多FLASH同 時(shí)測(cè)試的方法，可同時(shí)對(duì)多個(gè)FLASH的多項(xiàng)功能同時(shí)進(jìn)行測(cè)試，提高對(duì)FLASH的測(cè)試效率，降低測(cè)試成本。
為解決上述技術(shù)問題，本發(fā)明提供了一種實(shí)現(xiàn)soc芯片中多任務(wù)多
FLASH同時(shí)測(cè)試的方法，改方法包括以下步驟
首先設(shè)計(jì)一套對(duì)芯片測(cè)試的以事件觸發(fā)的多任務(wù)測(cè)試程序；
使用測(cè)試儀通過所述芯片上的輸入輸出端口將所述測(cè)試程序下載到 所述芯片的存儲(chǔ)器中作為FLASH測(cè)試的軟件接口；
通過所述測(cè)試儀向存儲(chǔ)在存儲(chǔ)器中的測(cè)試程序發(fā)送一個(gè)激活命令，開 始測(cè)試，這時(shí)芯片存儲(chǔ)器中的測(cè)試程序會(huì)通過所述芯片中的CPU執(zhí)行第一 個(gè)測(cè)試項(xiàng)目；
所述CPU在等待第一個(gè)測(cè)試項(xiàng)目測(cè)試結(jié)果的時(shí)候，所述CPU激活針對(duì) 于第二個(gè)測(cè)試項(xiàng)目的測(cè)試命令，開始執(zhí)行第二個(gè)測(cè)試項(xiàng)目；若還有其他后 續(xù)測(cè)試項(xiàng)目，則以此類推，直到進(jìn)行到最后一個(gè)測(cè)試項(xiàng)目；
所述CPU在等待最后一個(gè)測(cè)試項(xiàng)目測(cè)試結(jié)果的時(shí)候，向所述測(cè)試儀發(fā)送 指令來讀取第一個(gè)測(cè)試項(xiàng)目的結(jié)果；然后再在等待最后第二個(gè)測(cè)試項(xiàng)目測(cè) 試結(jié)果的時(shí)候，再向所述測(cè)試儀發(fā)送指令來讀取第二個(gè)測(cè)試項(xiàng)目的結(jié)果； 如此循環(huán)，直至讀取出所有測(cè)試項(xiàng)目的測(cè)試結(jié)果。
本發(fā)明由于采用了上述技術(shù)方案，具有這樣的有益效果，即可以在不 增加任何測(cè)試資源的前提下，充分利用被芯片系統(tǒng)中的內(nèi)部資源，對(duì)多個(gè) FLASH的多項(xiàng)功能同時(shí)進(jìn)行測(cè)試，從而大大提高測(cè)試效率、減少了測(cè)試成本; 而且無需為測(cè)試增加特殊芯片設(shè)計(jì)，也不需要專用的FLASH IP測(cè)試接口， 從而節(jié)省了芯片設(shè)計(jì)成本與芯片面積，提高芯片產(chǎn)量。


下面結(jié)合附圖與具體實(shí)施方式
對(duì)本發(fā)明作進(jìn)一步詳細(xì)的說明
圖1是一待測(cè)試的SOC芯片的結(jié)構(gòu)示意圖2是采用現(xiàn)有技術(shù)中的測(cè)試方法對(duì)S0C芯片中的兩個(gè)FLASH進(jìn)行測(cè) 試時(shí)的時(shí)序圖3是采用本發(fā)明所述測(cè)試方法對(duì)SOC芯片中的兩個(gè)FLASH進(jìn)行測(cè)試 時(shí)的時(shí)序圖。
具體實(shí)施例方式
下面通過一個(gè)具體的實(shí)施例來說明本發(fā)明的測(cè)試方法 首先需設(shè)計(jì)一套針對(duì)SOC芯片測(cè)試的以事件觸發(fā)的多任務(wù)測(cè)試程序， 該測(cè)試程序?qū)⑿酒瑴y(cè)試的各個(gè)功能分割成了多個(gè)小指令，例如把不同的任 務(wù)分為不同的小指令，另外由于FLASH測(cè)試的各個(gè)任務(wù)由基本的讀寫擦 組成，因此也可以再將這些基本的動(dòng)作作為小指令下到芯片中，從而縮小 下載量。
然后,使用測(cè)試儀通過所述芯片上的輸入輸出端口將所述測(cè)試程序下 載到所述芯片的存儲(chǔ)器中以作為FLASH測(cè)試的軟件接口，在一個(gè)實(shí)施例 中，由于RAM運(yùn)行速度較快，而且下電后不會(huì)把測(cè)試程序留在系統(tǒng)中， 因此如圖1所示，將所述測(cè)試程序下載到RAM中。
當(dāng)需要對(duì)所述芯片中的多個(gè)FLASH進(jìn)行測(cè)試時(shí)，可通過所述測(cè)試儀向 存儲(chǔ)在存儲(chǔ)器中的測(cè)試程序發(fā)送一個(gè)激活命令，開始測(cè)試，這時(shí)芯片存儲(chǔ) 器中的測(cè)i式程序會(huì)通過所述芯片中的CPU執(zhí)行第一個(gè)測(cè)試項(xiàng)目，例如對(duì) FLASH A進(jìn)行測(cè)試。
在第一個(gè)測(cè)試項(xiàng)目的進(jìn)行過程中，即所述SOC芯片中的CPU還在等待 其測(cè)試結(jié)果的時(shí)候，該CPU會(huì)激活第二個(gè)測(cè)試項(xiàng)目，開始執(zhí)行第二個(gè)測(cè)試 項(xiàng)目，例如對(duì)FLASH B進(jìn)行測(cè)試，其中FLASH B與FLASH A可以為不同類 型的兩種FLASH。
在第二個(gè)測(cè)試項(xiàng)目的運(yùn)行過程中，即所述CPU還在等待其測(cè)試結(jié)果的 時(shí)候,再通過通過該CPU向所述測(cè)試儀發(fā)送指令讀取第一個(gè)測(cè)試項(xiàng)目的結(jié) 果，這樣就可判斷出FLASHA是否合格了。隨后第二個(gè)測(cè)試項(xiàng)目的結(jié)果也 將被取出，以進(jìn)行判斷FLASH B是否合格。
如果還有其他測(cè)試項(xiàng)目，則在該第二個(gè)測(cè)試項(xiàng)目等待測(cè)試結(jié)果的時(shí) 候，所述SOC芯片上的CPU還會(huì)激活后續(xù)的測(cè)試項(xiàng)目，其他步驟可參照上 面的過程進(jìn)行。
如圖3所示，為通過使用本發(fā)明所述測(cè)試方法對(duì)兩項(xiàng)測(cè)試功能進(jìn)行測(cè) 試時(shí)的時(shí)序圖，將該圖與圖2進(jìn)行比較可以看出，由于本發(fā)明所述的這種 測(cè)試方法可以使多項(xiàng)測(cè)試功能同時(shí)進(jìn)行，因此節(jié)約了大量的測(cè)試時(shí)間，從 而提高了測(cè)試效率。
綜上所述，本發(fā)明所述的這種測(cè)試方法完全使用SOC芯片本身所具有 的資源，實(shí)現(xiàn)了同時(shí)對(duì)SOC芯片中的多個(gè)不同的FLASH進(jìn)行測(cè)試，從而大 大提高了測(cè)試效率，降低了測(cè)試成本。
權(quán)利要求
1、一種實(shí)現(xiàn)SOC芯片中多任務(wù)多FLASH同時(shí)測(cè)試的方法，其特征在于，包括以下步驟首先設(shè)計(jì)一套對(duì)芯片測(cè)試的以事件觸發(fā)的多任務(wù)測(cè)試程序；使用測(cè)試儀通過所述芯片上的輸入輸出端口將所述測(cè)試程序下載到所述芯片的存儲(chǔ)器中作為FLASH測(cè)試的軟件接口；通過所述測(cè)試儀向存儲(chǔ)在存儲(chǔ)器中的測(cè)試程序發(fā)送一個(gè)激活命令，開始測(cè)試，這時(shí)芯片存儲(chǔ)器中的測(cè)試程序會(huì)通過所述芯片中的CPU執(zhí)行第一個(gè)測(cè)試項(xiàng)目；所述CPU在等待第一個(gè)測(cè)試項(xiàng)目測(cè)試結(jié)果的時(shí)候，所述CPU激活針對(duì)于第二個(gè)測(cè)試項(xiàng)目的測(cè)試命令，開始執(zhí)行第二個(gè)測(cè)試項(xiàng)目；若還有其他后續(xù)測(cè)試項(xiàng)目，則以此類推，直到進(jìn)行到最后一個(gè)測(cè)試項(xiàng)目；所述CPU在等待最后一個(gè)測(cè)試項(xiàng)目測(cè)試結(jié)果的時(shí)候，向所述測(cè)試儀發(fā)送指令來讀取第一個(gè)測(cè)試項(xiàng)目的結(jié)果；然后再在等待最后第二個(gè)測(cè)試項(xiàng)目測(cè)試結(jié)果的時(shí)候，再向所述測(cè)試儀發(fā)送指令來讀取第二個(gè)測(cè)試項(xiàng)目的結(jié)果；如此循環(huán)，直至讀取出所有測(cè)試項(xiàng)目的測(cè)試結(jié)果。
2、 根據(jù)權(quán)利要求1所述的種實(shí)現(xiàn)SOC芯片中多任務(wù)多FLASH同時(shí)測(cè) 試的方法，其特征在于，所述測(cè)試程序?qū)⑿酒瑴y(cè)試的各個(gè)功能分割成多個(gè) 小指令。
3、 根據(jù)權(quán)利要求1所述的種實(shí)現(xiàn)SOC芯片中多任務(wù)多FLASH同時(shí)測(cè) 試的方法，其特征在于，所述存儲(chǔ)器為RAM。
全文摘要
本發(fā)明公開了一種實(shí)現(xiàn)SOC芯片中多任務(wù)多FLASH同時(shí)測(cè)試的方法，可同時(shí)對(duì)多個(gè)FLASH的多項(xiàng)功能同時(shí)進(jìn)行測(cè)試，提高對(duì)FLASH的測(cè)試效率，降低測(cè)試成本。該方法通過測(cè)試下載一個(gè)芯片測(cè)試的以事件觸發(fā)的多任務(wù)測(cè)試程序到芯片內(nèi)部，然后由測(cè)試儀激活芯片系統(tǒng)來運(yùn)行該內(nèi)部測(cè)試程序，從而使芯片利用本身的資源同時(shí)對(duì)多個(gè)測(cè)試任務(wù)進(jìn)行測(cè)試，最后由測(cè)試儀發(fā)送指令將多個(gè)測(cè)試項(xiàng)目的結(jié)果取出來，以此來判斷芯片合格與否。
文檔編號(hào)G06F11/22GK101196841SQ20061011928
公開日2008年6月11日 申請(qǐng)日期2006年12月7日 優(yōu)先權(quán)日2006年12月7日
發(fā)明者?？Ｖ? 武建宏, 黃海華 申請(qǐng)人:上海華虹Nec電子有限公司