專利名稱：：基于集成電路制程性能變化建立模型的方法
技術(shù)領(lǐng)域：
：本發(fā)明涉及對(duì)集成電路制程的性能變化仿真的方法，特別是建立仿真所需模型的方法。
背景技術(shù)：
：在集成電路制程中會(huì)產(chǎn)生制程波動(dòng)及器件尺寸的減小，這些都將導(dǎo)致器件或者電路性能的不穩(wěn)定。因此檢驗(yàn)產(chǎn)品是否如預(yù)計(jì)的那樣工作是非常有必要的。例如產(chǎn)品的性能如何性能的統(tǒng)計(jì)分布情況又是怎樣的，這些指標(biāo)的仿真結(jié)果都將對(duì)于制程產(chǎn)生一個(gè)反饋的作用?；诖耍_地反映制程性能的變化情況就是現(xiàn)今關(guān)注的一個(gè)重要問(wèn)題。因而衍生出一種通過(guò)離散情況模型仿真反映性能變化的方法一種好的建模方法不僅要能夠精確反映波動(dòng)變化范圍還要能夠很方便的產(chǎn)生模型。美國(guó)專利US6，795,800公開(kāi)了一種建模的方法，在一片晶圓上選定總數(shù)不少于兩個(gè)的晶粒作為測(cè)量點(diǎn)，所測(cè)量的對(duì)象是片上集成電路中的一個(gè)基本器件例如一個(gè)MOS晶體管。隨機(jī)抽取其中一個(gè)待測(cè)晶粒，對(duì)于晶粒上的晶體管，測(cè)量其I-V特性，得到對(duì)應(yīng)的I-V特性曲線。從I-V特性曲線中提取模型參數(shù)，將對(duì)此模型參數(shù)仿真得到的I-V特性曲線與測(cè)量得到的I-V特性曲線相比較，若兩者誤差在規(guī)定范圍內(nèi)，則以此模型參數(shù)作為初始值；若超出誤差范圍，則調(diào)試此模型參數(shù)直到符合誤差要求，以調(diào)試值為初始值。隨后對(duì)其他每一個(gè)選定的待測(cè)點(diǎn)，實(shí)際測(cè)量晶體管的特征數(shù)據(jù)，以前面從第一個(gè)點(diǎn)得到的初始值為基礎(chǔ)計(jì)算出特征數(shù)據(jù)值.將兩個(gè)值相比較，若計(jì)算值與測(cè)量值的差值在規(guī)定的誤差范圍內(nèi)，則以此初始值提取模型參數(shù)完成建模；若偏離誤差范圍，則調(diào)試此初始值直到計(jì)算值與測(cè)量值的誤差在規(guī)定范圍之內(nèi),以調(diào)試值提取模型參數(shù)完成建模。此方法的缺點(diǎn)在于兩個(gè)方面l.初始值是由第一個(gè)測(cè)量點(diǎn)的I-V特性得到的，I-V特性并不是最能夠代表器件性能的指標(biāo)，而之后的建模過(guò)程中都是以初始值為基礎(chǔ)來(lái)調(diào)試模型參數(shù)，因此所得的模型參數(shù)仿真結(jié)果可能會(huì)與實(shí)際測(cè)量數(shù)據(jù)誤差較大，并不能很精確地反映制程性能變化的情況2.實(shí)施過(guò)程中，在調(diào)試第一個(gè)點(diǎn)的初始值以及調(diào)試其他代測(cè)點(diǎn)的模型參數(shù)時(shí)，需要來(lái)回往復(fù)，對(duì)于需要大量測(cè)試晶圓的任務(wù)，可能效率較低?；诖藘牲c(diǎn)，現(xiàn)有方法并不能很好地滿足檢驗(yàn)集成電路制程的需要。
發(fā)明內(nèi)容本發(fā)明所要解決的技術(shù)問(wèn)題是提供一種建立模型的方法。技術(shù)人員利用此方法建立的模型能夠更精確地得到制程性能變化的情況并且建模過(guò)程效率較高。為解決上述問(wèn)題，本發(fā)明按以下步驟來(lái)建立模型采用一片晶圓，測(cè)量片上所有器件的性能數(shù)據(jù)，然后對(duì)于所得到的性能lt據(jù)進(jìn)行分布統(tǒng)計(jì)，接著根據(jù)分布統(tǒng)計(jì)結(jié)果，找到所有性能數(shù)據(jù)偏離預(yù)計(jì)值或中間值最大的點(diǎn)所代表的器件，并挑選出器件所在的晶粒，接下來(lái)測(cè)量所選晶粒上所有器件的I-V特性值，得到測(cè)量I-V曲線，將從測(cè)量I-V曲線中提取的模型參數(shù)作為初始參數(shù)，在仿真軟件中輸入初始參數(shù)和器件基礎(chǔ)參數(shù)進(jìn)行建模仿真，得到仿真I-V曲線，判定仿真I-V曲線與測(cè)量I-V曲線的誤差是否在允許的誤差范圍內(nèi)，如果誤差在允許范圍之內(nèi)，則以仿真I-V曲線所用的模型作為分析制程性能變化的模型；如果誤差超出了允許范圍，則需要調(diào)試初始參數(shù)來(lái)反復(fù)仿真，直到仿真I-V曲線與測(cè)量I-V曲線的誤差在允許范圍之內(nèi)，則以仿真I-V曲線所用的模型作為分析制程性能變化的模型。更進(jìn)一步描述本發(fā)明建模方法，所述器件可以為MOS晶體管，所述允許的誤差范圍為10%,所述性能數(shù)據(jù)包括MOS晶體管的特征數(shù)據(jù)和由MOS晶體管構(gòu)成的反相器的延遲時(shí)間，所述器件基礎(chǔ)參數(shù)包括參考溫度TNOM、MOS晶體管的柵氧化層厚度TOX、源/漏結(jié)深XJ以及溝道摻雜濃度NCH,所述特征數(shù)據(jù)包括MOS晶體管的開(kāi)啟電壓Vth、漏極飽和電流Idsat、最大電導(dǎo)率Gmax、漏極耗盡電流Ioff、結(jié)電容Cj以及疊加電容Co。與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點(diǎn)1.本發(fā)明測(cè)量晶圓上所有器件的性能數(shù)據(jù)并且所耳又離散點(diǎn)也為測(cè)量數(shù)據(jù)，建模以測(cè)量數(shù)據(jù)為依據(jù)，因此能夠更多地覆蓋設(shè)計(jì)人員所需要的偏離預(yù)計(jì)值或中間值最大的離散點(diǎn)，所以設(shè)計(jì)人員能夠通過(guò)此方法建立的模型更精確地得到制程性能變化的范圍。2.本發(fā)明在調(diào)試參數(shù)時(shí)以I-V曲線為目標(biāo)，所以調(diào)試過(guò)程直觀、耗費(fèi)時(shí)間少。并且本發(fā)明能夠一次完成一個(gè)晶圓的建模，建模效率較高。下面結(jié)合附圖對(duì)本發(fā)明的具體實(shí)施方式作進(jìn)一步說(shuō)明。圖1是本發(fā)明建模方法的流程圖。圖2是晶圓上各晶粒中晶體管漏極飽和電流Idsat的測(cè)量數(shù)據(jù)所得的分布圖,所測(cè)晶體管P:6/0.35N:4/0.35。圖3是晶圓上各晶粒中晶體管結(jié)電容Cj的測(cè)量lt據(jù)所得的分布圖，所測(cè)晶體管P:6/0.35N:4/0.35。圖4是晶圓上各晶粒中反相器延遲時(shí)間的測(cè)量數(shù)據(jù)圖。具體實(shí)施方式本實(shí)施方式通過(guò)本發(fā)明公開(kāi)的建模方法建模測(cè)量晶圓上所有晶體管的性能數(shù)據(jù)，對(duì)性能數(shù)據(jù)進(jìn)行分布統(tǒng)計(jì)得到離散最大的一些點(diǎn)所在的晶粒，測(cè)量所選晶粒中所有晶體管I-V特性得到測(cè)量I-V曲線，從測(cè)量I-V曲線中抽取模型參數(shù)，以此模型參數(shù)結(jié)合晶體管基礎(chǔ)參數(shù)輸入仿真軟件中建模仿真得到仿真I-V曲線，調(diào)試片莫型參數(shù)以使得仿真I-V曲線與測(cè)量I-V曲線的誤差在規(guī)定范圍內(nèi)，最后以滿足誤差要求的仿真曲線所用的模型作為性能分析的模型。本實(shí)施方式采用一片晶圓。本實(shí)施方式所選取的品圓上面有31個(gè)晶粒，晶粒中所含測(cè)試對(duì)象為一個(gè)151級(jí)的環(huán)形振蕩器，構(gòu)成振蕩器中反相器的晶體管為PMOS和NMOS晶體管。本實(shí)施方式以延遲時(shí)間和增益兩方面的數(shù)據(jù)來(lái)體現(xiàn)本發(fā)明建模方法的精確性。下面結(jié)合圖2的本發(fā)明建模方法流程對(duì)于整個(gè)操作過(guò)程做詳細(xì)地闡述，步驟l,測(cè)量這片晶圓上晶體管的性能數(shù)據(jù)。本實(shí)施方式采用MOS晶體管的特征數(shù)據(jù)和反相器的延遲時(shí)間作為性能數(shù)據(jù)。MOS晶體管的特征數(shù)據(jù)包括MOS晶體管的開(kāi)啟電壓Vth、漏極飽和電流Idsat、最大電導(dǎo)率Gmax、漏極耗盡電流Ioff、結(jié)電容Cj以及疊加電容Co。本實(shí)施方式擇取的是漏極飽和電流Idsat和結(jié)電容Cj。反相器的延遲時(shí)間通過(guò)下面的方法獲得測(cè)量環(huán)形振蕩器來(lái)獲得總的延遲時(shí)間，再計(jì)算出單個(gè)反相器的延遲時(shí)間。步驟2,根據(jù)測(cè)量所得的性能數(shù)據(jù)進(jìn)行分布統(tǒng)計(jì)。本實(shí)施方式采用繪制分布圖的方法將所測(cè)量的數(shù)據(jù)畫(huà)于圖上來(lái)進(jìn)行分布統(tǒng)計(jì)。圖2是漏極飽和電流Idsat的測(cè)量數(shù)據(jù)分布圖，圖3是結(jié)電容Cj的測(cè)量數(shù)據(jù)分布圖，圖4是晶圓上31個(gè)晶粒中的反相器的延遲時(shí)間表。步驟3，分別從圖2、圖3及圖4三張圖中各自找出偏離預(yù)計(jì)值或中間值最大的點(diǎn)。本實(shí)施方式中，因?yàn)閺膱D2、圖3及圖4三張圖中都無(wú)法找到預(yù)計(jì)值所代表的數(shù)值點(diǎn)，因此均以測(cè)量數(shù)據(jù)的中間值為基準(zhǔn)點(diǎn)。圖2和圖3中的百分比用來(lái)表示數(shù)據(jù)偏離中間值的比例。分析圖2可知，F(xiàn)F-快NMOS快PMOS、SS-慢NMOS慢PMOS、FNSP-快畫(huà)OS慢PMOS、SNFP-慢NMOS快PMOS、TT-典型NMOS典型PMOS這五個(gè)點(diǎn)是偏離中間值最大的點(diǎn)。分析圖3可知，F(xiàn)F、SS、FNSP、TT這四個(gè)點(diǎn)是偏離中間值最大的點(diǎn)，而SNFP恰恰為中間值。分析圖4可如，F(xiàn)F、SS、FNSP、SNFP、TT這五個(gè)點(diǎn)是偏離中間值最大的點(diǎn)。因此本實(shí)施方式選取FF、SS、FNSP、SNFP、TT這五個(gè)點(diǎn)所代表器件所在的晶粒為最差情況的晶粒。步驟4，對(duì)于這五個(gè)選定的晶粒，測(cè)量晶粒中晶體管的I-V特性，得到測(cè)量I-V曲線。步驟5，從測(cè)量I-V曲線中提取模型參數(shù)作為初始參數(shù)。步驟6，在仿真軟件中輸入初始參數(shù)和晶體管基礎(chǔ)參數(shù)來(lái)進(jìn)行建模仿真得到仿真I-V曲線，其中晶體管的基礎(chǔ)參數(shù)包括參考溫度TNOM、MOS晶體管的柵氧化層厚度TOX、源/漏結(jié)深XJ、溝道摻雜濃度NCH。步驟7，將測(cè)量I-V曲線與仿真I-V曲線進(jìn)行比較。判斷兩者誤差是否在允許的10%范圍內(nèi)。步驟8，如果誤差在10%范圍內(nèi)，則以步驟(6)所建模型作為晶圓制程性能變化的分析模型。步驟9,如果誤差超出1()%的范圍，則需要通過(guò)不斷調(diào)試步驟(5)所得的初始參數(shù)，反復(fù)按步驟(6)的過(guò)程仿真，來(lái)使仿真I-V曲線與測(cè)量I-V曲線的誤差在10。/。范圍內(nèi)，最后以仿真I-V曲線所用的模型作為晶圓制程性能變化的分析模型。下面對(duì)于按本發(fā)明方法建立的模型以及用現(xiàn)有方法建立的模型分別進(jìn)行仿真得到的所選FF、SS、FNSP、SNFP、TT五點(diǎn)所對(duì)應(yīng)的晶粒內(nèi)反相器的延遲時(shí)間，與實(shí)際測(cè)量計(jì)算所得的延遲時(shí)間進(jìn)行列表比較。表1列項(xiàng)方法項(xiàng)依次為實(shí)際測(cè)量、現(xiàn)有方法建模仿真、本發(fā)明方法建模仿真延遲時(shí)間的數(shù)據(jù)；行項(xiàng)TT、FF、SS、SNFP、FNSP即前面所指五點(diǎn)<table>tableseeoriginaldocumentpage9</column></row><table>從表中數(shù)據(jù)可以直觀地看出，本發(fā)明在TT、SNFP、FNSP三點(diǎn)上的數(shù)值更接近實(shí)際測(cè)量所得。增益也是一個(gè)檢驗(yàn)MOS晶體管性能的重要指標(biāo)。按照增益的定義式Gain=Gm*Rout,可以得知實(shí)際影響增益的變量是跨導(dǎo)Gm和輸出電阻Rout。本實(shí)施方式使用以下的方法來(lái)獲得跨導(dǎo)和輸出電阻首先，在前面的建模過(guò)程中，我們已經(jīng)獲得了所需要的五個(gè)代表最差情況的晶粒，對(duì)于這五個(gè)晶粒，取三個(gè)不同的電壓條件，測(cè)量當(dāng)柵-源電壓Vgst=0.1V、0.2V以及0.3V時(shí)，漏才及々包和電流Idsat和漏-源電壓Vdst對(duì)應(yīng)的值，再通過(guò)^爭(zhēng)導(dǎo)Gm的定義式Gm=dIdsat/dVgst以及輸出電阻的定義式Rout=dVdst/dIdsat，分別計(jì)算出相應(yīng)的跨導(dǎo)和輸出電阻的值。接著，再根據(jù)增益的定義式，計(jì)算出三種不同條件下的增益相應(yīng)的數(shù)值。下面對(duì)于上述五個(gè)晶粒，實(shí)際測(cè)量后計(jì)算的增益數(shù)據(jù)、現(xiàn)有方法建模仿真后計(jì)算的增益數(shù)據(jù)、本發(fā)明建模方法仿真后計(jì)算的增益數(shù)據(jù)進(jìn)行列表比較。表2為比較列表，第一列為Vgst的三個(gè)不同的電壓值。第二列對(duì)于每個(gè)Vgst大塊，從上至下分別為測(cè)量值，本發(fā)明建模仿真值，本發(fā)明值與測(cè)量值的誤差率，現(xiàn)有方法建^t仿真值，現(xiàn)有方法值與測(cè)量值的誤差率。第三列至第七列分別為FF、SNFP、TT、FNSP、SS相應(yīng)值<table>tableseeoriginaldocumentpage10</column></row><table>表2從表2中可以很直觀地看出，當(dāng)Vgst=0.1V時(shí)，現(xiàn)有方法數(shù)據(jù)最大誤差率的絕對(duì)值為6.03%，本發(fā)明數(shù)據(jù)最大誤差率的絕對(duì)值為4.92%;當(dāng)Vgst=0.2V時(shí)，現(xiàn)有方法數(shù)據(jù)最大誤差率的絕對(duì)值為7.33%,本發(fā)明數(shù)據(jù)最大誤差率的絕對(duì)值為4.29%;當(dāng)Vgst=0.3V時(shí)，現(xiàn)有方法凄t據(jù)最大i吳差率的絕對(duì)值為9.30%,本發(fā)明數(shù)據(jù)最大誤差率的絕對(duì)值為5.72%。從延遲時(shí)間和增益的數(shù)據(jù)比較結(jié)杲中可以得知，本發(fā)明方法建模仿真值相對(duì)測(cè)量值的誤差小于現(xiàn)有方法建模仿真值相對(duì)測(cè)量值的誤差，因此本發(fā)明方法所建模型更接近實(shí)際測(cè)量情況、能夠更多地覆蓋設(shè)計(jì)人員所需要的偏離預(yù)計(jì)值或中間值最大的離散點(diǎn)，所以更本發(fā)明具有更高的精確度。雖然本實(shí)施方式用作性能分析的晶圓數(shù)量為一片，但本發(fā)明建模方法還可以在此基礎(chǔ)上做更進(jìn)一步的擴(kuò)展。如果需要采用多片晶圓來(lái)對(duì)制程性能變化進(jìn)行分析，只需要按本發(fā)明建模方法對(duì)所采用的每一片晶圓建模，然后分別對(duì)于得到的每一個(gè)模型進(jìn)行仿真，依據(jù)仿真結(jié)果來(lái)進(jìn)行分析即可?；蛘呖梢砸淮尾杉芯A上的性能數(shù)據(jù)，然后按照本發(fā)明建模方法中步驟2至步驟9的操作過(guò)程來(lái)完成建模，再以此模型來(lái)進(jìn)行仿真分析。本實(shí)施方式針對(duì)的對(duì)象是MOS晶體管，但本領(lǐng)域的技術(shù)人員可以很容易地從中發(fā)現(xiàn)，本發(fā)明方法不僅可以用于實(shí)施方式所說(shuō)的MOS晶體管，還可以是其他種類的晶體管或其他邏輯電路。如對(duì)于雙極型晶體管，只要將步驟2中所測(cè)量的器件性能數(shù)據(jù)替換成所需要的，如雙極型晶體管的特征數(shù)據(jù)包括Ic、Ib以及Ie，將步驟7中所輸入的器件基礎(chǔ)參數(shù)替換成雙極型晶體管的基礎(chǔ)參數(shù)包括結(jié)溫Tj即可。本發(fā)明方法所對(duì)應(yīng)器件工藝也不限于350nm制程，還可以適用于更小的特征尺寸如90nm。因此本領(lǐng)域的技術(shù)人員都能夠基于本發(fā)明的建模思想很容易地作出適合于自己應(yīng)用的方法改進(jìn)。綜上所述，任何基于本發(fā)明來(lái)對(duì)集成電路制程性能變化進(jìn)行建模的方法都應(yīng)落入本發(fā)明的保護(hù)范疇之內(nèi)，但本發(fā)明的具體保護(hù)范圍仍應(yīng)以權(quán)力要求書(shū)為準(zhǔn)。權(quán)利要求1.基于集成電路制程性能變化建立器件模型的方法，其特征在于包括以下步驟(1)采用一片晶圓，測(cè)量片上所有器件的性能數(shù)據(jù)；(2)對(duì)步驟(1)所得性能數(shù)據(jù)進(jìn)行分布統(tǒng)計(jì)；(3)根據(jù)分布統(tǒng)計(jì)結(jié)果，找到所有性能數(shù)據(jù)偏離預(yù)計(jì)值或中間值最大的點(diǎn)所代表的器件，并挑選出器件所在的晶粒；(4)測(cè)量步驟(3)所選晶粒中所有器件的I-V特性值，得到測(cè)量I-V曲線；(5)從測(cè)量I-V曲線中提取模型參數(shù)作為初始參數(shù)；(6)在仿真軟件中輸入初始參數(shù)和器件基礎(chǔ)參數(shù)進(jìn)行建模仿真，得到仿真I-V曲線；(7)判定仿真I-V曲線是否滿足與測(cè)量I-V曲線的誤差在允許的誤差范圍之內(nèi)的要求；(8)如果步驟(7)的判定結(jié)果滿足要求，則以步驟(6)所建模型作為分析制程性能變化的模型；(9)如果步驟(7)的判定結(jié)果不滿足要求，則調(diào)試步驟(5)所得初始參數(shù)，重復(fù)步驟(6)的過(guò)程，直到仿真I-V曲線滿足步驟(7)所述要求，以滿足步驟(7)要求的模型作為分析制程性能變化的模型。2.如權(quán)利要求1所述建立器件模型的方法，其特征在于所述分布統(tǒng)計(jì)是根據(jù)所述性能數(shù)據(jù)繪制性能數(shù)據(jù)分布圖。3.如權(quán)利要求1所述建立器件模型的方法，其特征在于所述仿真軟件為Hspice。4.如權(quán)利要求1所述建立器件模型的方法，其特征在于所述器件為MOS晶體管。5.如權(quán)利要求4所述建立器件模型的方法，其特征在于所述允許的誤差范圍為10%。6.如權(quán)利要求4所述建立器件模型的方法，其特征在于所述性能數(shù)據(jù)包括MOS晶體管的特征數(shù)據(jù)和由MOS晶體管構(gòu)成的反相器的延遲時(shí)間。7.如權(quán)利要求4至6任一項(xiàng)所述建立器件模型的方法，其特征在于所述器件基礎(chǔ)參數(shù)包括參考溫度TNOM、MOS晶體管的柵氧化層厚度TOX、源/漏結(jié)深XJ以及溝道摻雜濃度NCH。8.如權(quán)利要求6所述建立器件模型的方法，其特征在于所述特征數(shù)據(jù)是MOS晶體管的漏極飽和電流Idsat和結(jié)電容Cj。9.如權(quán)利要求6所述建立器件模型的方法，其特征在于所述特征數(shù)據(jù)包括MOS晶體管的開(kāi)啟電壓Vth、最大電導(dǎo)率Gmax、漏極耗盡電流Ioff、以及疊加電容Co。全文摘要本發(fā)明公開(kāi)了一種基于集成電路制程性能變化建立器件模型的方法。首先測(cè)量晶圓上所有晶體管的性能數(shù)據(jù)，對(duì)性能數(shù)據(jù)進(jìn)行分布統(tǒng)計(jì)得到離散最大的一些點(diǎn)所在的晶粒。然后測(cè)量所選晶粒中所有晶體管I-V特性得到測(cè)量I-V曲線，從測(cè)量I-V曲線中抽取模型參數(shù)。接下來(lái)以此模型參數(shù)結(jié)合晶體管基礎(chǔ)參數(shù)輸入仿真軟件中建模仿真得到仿真I-V曲線，調(diào)試模型參數(shù)以使得仿真I-V曲線與測(cè)量I-V曲線的誤差在規(guī)定范圍內(nèi)，最后以滿足誤差要求的模型作為性能分析的模型。本發(fā)明建模方法所得模型能夠更精確地反映晶圓上器件性能偏離預(yù)計(jì)值或中間值的范圍，從而給設(shè)計(jì)人員預(yù)估生產(chǎn)工藝波動(dòng)和器件尺寸偏差帶來(lái)幫助。文檔編號(hào)G06F17/50GK101154242SQ20061011685公開(kāi)日2008年4月2日申請(qǐng)日期2006年9月30日優(yōu)先權(quán)日2006年9月30日發(fā)明者泳余,劉鑒常,包自意,陳良成申請(qǐng)人:中芯國(guó)際集成電路制造(上海)有限公司