專利名稱：可調(diào)式延遲器及其應(yīng)用之主機(jī)板的制作方法
技術(shù)領(lǐng)域：
本發(fā)明相關(guān)于一種主機(jī)板，特別是指一種利用可調(diào)式延遲器將事件信號延 遲，以使統(tǒng)不會再因此事件信號卡住之可調(diào)式延遲器及其應(yīng)用之主機(jī)板。
背景技術(shù)：
看門狗定時器(Watchdog Timer)是最早被選入微控制單元(Micro Control Unit,簡稱MCU)中的加值附屬，原因是有些應(yīng)用是不允許臨時停擺的(如生 產(chǎn)在線的輸送帶)，微控制單元必須盡可能地保持正常運(yùn)作，即便故障停擺也必 須在極短時間內(nèi)自行恢復(fù)正常，或者微控制單元所處的控制環(huán)境相當(dāng)惡劣或多 變，微控制單元容易因外在因素(如噪聲干擾、例外事件等)而頻繁停擺，這 時都可以使用看門狗定時器來補(bǔ)強(qiáng)。而看門狗定時器包含一個數(shù)字計(jì)數(shù)器，該計(jì)數(shù)器可以從一個事先設(shè)置好的 數(shù)開始以不變的速度減到0。計(jì)數(shù)器的速度是由一個時鐘電路控制的。如果計(jì)數(shù) 器在系統(tǒng)恢復(fù)之前減到0，它就會向指定的電路發(fā)送信號，通知它執(zhí)行相應(yīng)的動 作。對于一部計(jì)算機(jī)系統(tǒng)或者在其上執(zhí)行的操作系統(tǒng)來說， 一個普遍的問題就 是如果兩個部件或者程序出現(xiàn)沖突，或者在操作系統(tǒng)中出現(xiàn)內(nèi)存管理的問題的 時候就會當(dāng)機(jī)。在某些情況下，系統(tǒng)將最終會自己恢復(fù)的，但是這種情況不知 道會用多久的時間或者也許要經(jīng)歷很長的一段時間。在已知技術(shù)中，當(dāng)超級輸入輸出控制器將一轉(zhuǎn)態(tài)的事件(event)信號輸出 至控制單元時，此事件信號會將控制單元拉住，而造成控制單元無法進(jìn)行下一 個動作，且變成控制單元處于死當(dāng)之狀態(tài)。此時，看門狗定時器將未發(fā)揮其應(yīng) 有的作用。發(fā)明內(nèi)容鑒于上述問題，本發(fā)明之一目的在于提供可調(diào)式延遲器及其應(yīng)用之主機(jī) 板，其為利用可調(diào)式延遲器將事件信號延遲后，等確定控制單元收到此事件信 號后，開關(guān)電路會將信道斷開，好讓控制單元不會再因此事件信號卡住，而可 以順利的進(jìn)行下一個動作。為達(dá)以上述之目的，本發(fā)明揭露的可調(diào)式延遲器，其接收一事件信號。且 該可調(diào)式延遲器包括一延遲電路與一開關(guān)電路。上述之延遲電路為接收事件信 號，并對該事件信號作一延遲處理，以輸出一延遲信號。上述之開關(guān)電路為接
收及根據(jù)延遲信號決定連接至信道與否。其中，信道為接收事件信號，且根據(jù) 開關(guān)電路之開關(guān)與否，以決定將事件信號傳送至該控制單元與否。依照本發(fā)明之較佳實(shí)施例所述，延遲電路包括第一晶體管、第一電阻、第 一電容以及第二晶體管。其中當(dāng)?shù)谝痪w管被關(guān)閉時，第一電阻與第一電容形 成一RC充電路徑；反之，當(dāng)?shù)谝痪w管被導(dǎo)通時，第一電容將釋放所儲存之電 能，以使第二晶體管保持于導(dǎo)通狀態(tài)。為達(dá)以上之目的，本發(fā)明揭露之主機(jī)板還包括超級輸入輸出控制器、可調(diào) 式延遲器、信道以及控制單元。所述超級輸入輸出控制器系輸出一事件信號。 所述可調(diào)式延遲器包括延遲電路以及開關(guān)電路。其中，延遲電路接收事件信號， 并對事件信號作一延遲處理，以輸出一延遲信號；開關(guān)電路接收及根據(jù)延遲信號決定連接至信道與否。所述信道接收事件信號。所述控制單元系電性耦接至 信道與開關(guān)電路。其中，信道為根據(jù)開關(guān)電路之開關(guān)與否，以決定將事件信號 傳送至控制單元與否。


圖1為本發(fā)明之較佳實(shí)施例之一種主機(jī)板的電路方塊圖。圖2為本發(fā)明之較佳實(shí)施例之圖1的詳細(xì)電路圖。
具體實(shí)施方式
請參照圖1，其為本發(fā)明之較佳實(shí)施例之一種主機(jī)板的電路方塊圖。在此主機(jī)板10中包括可調(diào)式延遲器100、超級輸入輸出控制器(Super I/O controller) 102、信道108以及控制單元110。其中，此可調(diào)式延遲器100可以例如是利用邊 緣觸發(fā)的可調(diào)式延遲器，而看門狗(Watchdog Timer)可為配置于控制單元110中。在本實(shí)施例中，此超級輸入輸出控制器102輸出一事件(event)信號。此 可調(diào)式延遲器100包括延遲電路104以及開關(guān)電路106。其中，延遲電路104電性 耦接至超級輸入輸出控制器102，以接收事件信號，并對事件信號作一延遲處理， 而輸出一延遲信號。而開關(guān)電路106為電性耦接至延遲電路104，并接收及根據(jù) 延遲信號決定是否連接至信道108。信道108為電性耦接至超級輸入輸出控制器102與開關(guān)電路106，并接收該 事件信號?？刂茊卧?10電性耦接至信道108與開關(guān)電路106。其中，信道108根 據(jù)開關(guān)電路106的開關(guān)與否，以決定是否將事件信號傳送至控制單元110。在本發(fā)明的較佳實(shí)施例中，控制單元110為例如是南橋芯片，而且南橋芯片 在收到重置信號后，將執(zhí)行整個計(jì)算機(jī)系統(tǒng)的重置動作。請接著參照圖2，其為本發(fā)明之較佳實(shí)施例的圖l之詳細(xì)電路圖。在圖2中， 主機(jī)板10中包括可調(diào)式延遲器100、信道108以及控制單元"0，而事件信號為
由圖1的超級輸入輸出控制器102所輸出，而重置信號為當(dāng)使用者按下計(jì)算機(jī)主 機(jī)之重置鍵時所發(fā)出。此延遲電路104包括第一晶體管112、第一電阻114、第一電容116以及第二 晶體管118。此第一晶體管112具有柵極、漏極與源極。第一晶體管118的柵極 接收事件信號(亦即電性耦接至圖1的超級輸入輸出控制器102)，并根據(jù)事件 信號決定是否導(dǎo)通第一晶體管112，第一晶體管112之源極接地。第一電阻114具有第一端與第二端。第一電阻114之第一端為接收一工作電 壓(例如是5伏特)，第一電阻114之第二端電性耦接至第一晶體管112的漏極。第一電容116具有第一端與第二端。第一 電容116之第一端電性耦接至第一 晶體管112的漏極，第一電容116之第二端電性耦接至接地。第二晶體管118具有柵極、漏極與源極。第二晶體管118之柵極電性耦接至 第一晶體管112的漏極，第二晶體管118之源極電性耦接至接地。其中，第二晶 體管118為根據(jù)第一晶體管114的漏極的電壓決定是否被導(dǎo)通。其中，當(dāng)?shù)谝痪w管112被關(guān)閉時，第一電阻114與第一電容116形成一RC 充電路徑。反之，當(dāng)?shù)谝痪w管112被導(dǎo)通時，第一電容116將釋放所儲存之電 能，以使第二晶體管118保持于導(dǎo)通狀態(tài)，直至第一電容116所釋出之電能無法 再導(dǎo)通第二晶體管118為止。在本發(fā)明之較佳實(shí)施例中，第一晶體管112與第二晶體管118可以例如是N 型金屬氧化物半導(dǎo)體，但實(shí)際應(yīng)用時自當(dāng)不以此為限。開關(guān)電路106包括第二電容120、第二電阻122、三電阻124以及第三晶體管 126。此第二電容120具有第一端與第二端，且第二電容120的第二端為電性耦 接至地。第二電阻122具有第一端與第二端，第二電阻122的第一端為電性耦接 至第二晶體管118的漏極，第二電阻122的第二端為電性耦接至第二電容120的 第一頓。第三電阻124具有第一端與第二端。第三電阻124的第一端為電性耦接至第 二電阻122的第二端，第三電阻124的第二端為接收一工作電壓(例如是12伏 特)。第三晶體管126具有柵極、漏極與源極。第三晶體管126之柵極為電性耦接 至第三電阻124的第一端。第三晶體管126之漏極為電性耦接至信道108,以選 擇性的接收事件信號。第三晶體管126的源極為電性耦接至控制單元110,以選 擇性的將事件信號傳事件信號傳送至控制單元110。在本發(fā)明之較佳實(shí)施例中，第二電阻122與第三電阻124對第二晶體管118 之漏極上的電壓(延遲信號)與工作電壓作分壓，而第三晶體管126則是根據(jù)此 分壓之結(jié)果決定是否被導(dǎo)通。在本發(fā)明之較佳實(shí)施例中，第三晶體管126為N型金屬氧化物半導(dǎo)體，但實(shí) 際應(yīng)用時自當(dāng)不以此為限。
信道10跑括電性耦接至重置按鈕(圖未示)、控制單元110與北橋芯片128，且包括一第三電容132以及二極管134。其中，信道108可接收來自重置按鈕的 重置訊號，而第三電容132具有第一端與第二端，第三電容132的第一端則為電 性耦接至控制單元110，第三電容132的第二端為接地。二極管134的陽極為電 性耦接至第三晶體管126的漏極，二極管134的陰極電性耦接至圖1的超級輸入輸 出控制器102。在本發(fā)明之較佳實(shí)施例中，如熟悉該項(xiàng)技藝者可以輕易知曉，二極管134為 避免漏電流流至超級輸入輸出控制器102 。請參照圖2，此主機(jī)板10的動作方式為當(dāng)超級輸入輸出控制器102發(fā)出一事 件信號(例如是邏輯低電位)時，第一晶體管112將被關(guān)閉，而第一晶體管112 的漏極處的電壓為邏輯高電位(延遲信號)，且第一電阻114與第一電容116將 形成一RC充電路徑。同時，由于第三晶體管126在超級輸入輸出控制器102發(fā)出事件信號的當(dāng)時 為導(dǎo)通狀態(tài)，因此，事件信號則透過信道108被傳送至控制單元110。接著，由于第一晶體管112之漏極處的電壓為邏輯高電位，因此，第二晶體 管118將被導(dǎo)通，而使得第二晶體管118的漏極處的電壓為邏輯低電位，并經(jīng)過 第二電阻122與第三電阻124分壓后，第三晶體管126將從原本的導(dǎo)通狀態(tài)轉(zhuǎn)為 關(guān)閉狀態(tài)，亦即斷開信道108與控制單元110的連結(jié)。然后，超級輸入輸出控制器102若稍后發(fā)出邏輯高電位時，第一晶體管112 將被導(dǎo)通，而第一晶體管112之漏極處的電壓將變?yōu)檫壿嫷碗娢弧４藭r，第一電 容116將釋放出所儲存的電能，以使第二晶體管118保持在導(dǎo)通狀態(tài)，直至第一 電容116所釋放出電能己無法使第二晶體管118保持在導(dǎo)通狀態(tài)。當(dāng)?shù)诙w管118關(guān)閉時，第二晶體管118之漏極處的電壓則為邏輯高電位， 且經(jīng)過第二電阻122與第三電阻124分壓后，第三晶體管126將被導(dǎo)通，且使得 信道108可連接至控制單元110。在本發(fā)明之較佳實(shí)施例中，如熟悉該項(xiàng)技藝者可以輕易知曉，延遲時間之 長短系根據(jù)所選擇之第一電容116的大小來決定。當(dāng)?shù)谝浑娙?16越大，則延遲 之時間可以越長；反之，當(dāng)?shù)谝浑娙?16越小，則延遲之時間可以越短。綜合以上所述，本發(fā)明之可調(diào)式延遲器以及使用其之主機(jī)板可在當(dāng)超級輸 入輸出控制器將轉(zhuǎn)態(tài)的事件信號輸出后，利用可調(diào)式延遲器將事件信號延遲， 等確定控制單元收到此事件信號后，由開關(guān)電路將信道斷開，好讓控制單元不 會再因此轉(zhuǎn)態(tài)的事件信號卡住，而可以順利的進(jìn)行下 一 個動作。
權(quán)利要求
1. 一種可調(diào)式延遲器，其接收一事件信號，且該可調(diào)式延遲器為電性耦接至 一信道，其特征在于該可調(diào)式延遲器包括一延遲電路，其電性耦接至該超級輸入輸出控制器，且接收該事件信號，并對該事件信號作一延遲處理，輸出一延遲信號；以及 一開關(guān)電路，其電性耦接至該延遲電路；其中，該信道為電性耦接至一控制單元，并接收所述事件信號。
2. 根據(jù)權(quán)利要求1所述可調(diào)式延遲器，其特征在于該延遲電路包括 一第一晶體管，具有柵極、漏極與源極，該第一晶體管之柵極接收所述事件信號，且該第一晶體管的源極接地；一第一電阻，具有第一端與第二端，其第一端接收一工作電壓，而其第二 端電性耦接至所述第一晶體管的漏極；一第一電容，具有第一端與第二端，該第一電容之第一端電性耦接至該第 一晶體管之漏極，且該第一電容之第二端電性耦接至接地；以及一第二晶體管，具有柵極、漏極與源極，且該第二晶體管的柵極電性耦接 至第一晶體管的漏極，該第二晶體管的源極電性耦接至接地。
3. 根據(jù)權(quán)利要求2所述可調(diào)式延遲器，其特征在于該第一晶體管及/或該第 二晶體管為N型金屬氧化物半導(dǎo)體。
4. 根據(jù)權(quán)利要求1所述可調(diào)式延遲器，其特征在于該開關(guān)電路包括 一第二電阻，具有第一端與第二端，該第二電阻的第一端電性耦接至第二晶體管的漏極；一第三電阻，具有第一端與第二端，該第三電阻的第一端電性耦接至第二 電阻的第二端，該第三電阻的第二端接收該工作電壓；以及一第三晶體管，其具有柵極、漏極與源極，且該第三晶體管的柵極電性耦 接至第三電阻的第一端，該第三晶體管的漏極電性耦接至信道，則第三晶體管 的源極電性耦接至控制單元。
5. 根據(jù)權(quán)利要求4所述可調(diào)式延遲器，其特征在于該第三晶體管為N型金 屬氧化物半導(dǎo)體。
6. —種主機(jī)板，包括一超級輸入輸出控制器，其輸出一事件信號； 其特征在于更包括一可調(diào)式延遲器，包括一延遲電路，其電性耦接至超級輸入輸出控制器，且接收事件信號，并對 該事件信號作一延遲處理，而輸出一延遲信號；以及一開關(guān)電路，其電性耦接至延遲電路，并接收及根據(jù)該延遲信號決定 連接至該信道與否；一信道，其電性耦接至超級輸入輸出控制器與開關(guān)電路，接收事件信號；以及一控制單元，其電性耦接至信道與開關(guān)電路。
7. 根據(jù)權(quán)利要求6所述主機(jī)板，其特征在于該延遲電路包括 一第一晶體管，具有柵極、漏極與源極，該第一晶體管的柵極接收該事件信號，且該第一晶體管的源極接地；一第一電阻，具有第一端與第二端，該第一電阻的第一端接收一工作電壓， 該第一電阻的第二端電性耦接至該第一晶體管之漏極；一第一電容，具有第一端與第二端，該第一電容的第一端為電性耦接至該 第一晶體管的漏極，該第一電容的第二端電性耦接至接地；以及一第二晶體管，具有柵極、漏極與源極，該第二晶體管之柵極電性耦接至 該第一晶體管之漏極，該第二晶體管之源極電性耦接至接地。
8. 根據(jù)權(quán)利要求7所述主機(jī)板，其特征在于該第一晶體管及/或該第二晶體 管為N型金屬氧化物半導(dǎo)體。
9. 根據(jù)權(quán)利要求6所述主機(jī)板，其特征在于該開關(guān)電路包括 一第二電阻，具有第一端與第二端，該第二電阻的第一端電性耦接至該第二晶體管的漏極；一第三電阻，具有第一端與第二端，該第三電阻的第一端電性耦接至該第 二電阻的第二端，該第三電阻的第二端接收該工作電壓；以及一第三晶體管，具有柵極、漏極與源極，該第三晶體管的柵極電性耦接至 該第三電阻的第一端，該第三晶體管的漏極電性耦接至信道，該第三晶體管的 源極電性耦接至控制單元。
10. 根據(jù)權(quán)利要求9所述主機(jī)板，其特征在于該第三晶體管為N型金屬氧化 物半導(dǎo)體。
全文摘要
本發(fā)明公開了一種可調(diào)式延遲器及其應(yīng)用之主機(jī)板，此可調(diào)式延遲器包括一延遲電路與一開關(guān)電路。此延遲電路為接收事件信號，并對事件信號作一延遲處理，以輸出一延遲信號。此開關(guān)電路接收及根據(jù)延遲信號決定連接至信道與否。其中，信道為接收事件信號，且根據(jù)開關(guān)電路之開關(guān)與否，以決定將事件信號傳送至控制單元與否。因此，可讓控制單元不會再因此事件信號卡住，而可以順利的進(jìn)行下一個動作。
文檔編號G06F11/00GK101145114SQ20061011606
公開日2008年3月19日 申請日期2006年9月14日 優(yōu)先權(quán)日2006年9月14日
發(fā)明者張志榮 申請人:環(huán)達(dá)電腦(上海)有限公司