專利名稱：刻錄系統(tǒng)及其方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種刻錄系統(tǒng)及其方法，尤其涉及一種可對數(shù)個芯片同時進行刻錄并對刻錄完成后的芯片自動進行并行校驗的一對多式刻錄系統(tǒng)及其方法。
背景技術(shù)：
通常，在刻錄系統(tǒng)中，一次性地刻錄多個目標芯片可具有多種實現(xiàn)方式，比如可以采用一個主控芯片只對一個目標芯片進行刻錄的系統(tǒng)，然后平行多個這樣的系統(tǒng)以實現(xiàn)一次刻錄多片芯片，這種方式實現(xiàn)簡單、速度快，但其缺點是成本高、總線利用率偏低而且刻錄效率低，因此逐漸被新的一對多的刻錄形式所取代。
圖1所示為多總線對應(yīng)多目標芯片的刻錄系統(tǒng)，其可完成一個主控芯片對多個目標芯片的刻錄。安裝在主機1上的操作軟件通過控制接口11與主控芯片3的控制接口31通訊，傳遞命令和數(shù)據(jù)，由主控芯片3中的處理器(ARM)33進行分析處理，當接收到刻錄命令時主控芯片3從母片芯片2讀出刻錄數(shù)據(jù)(可逐個扇區(qū)〔sector〕讀取)，再將讀出的數(shù)據(jù)作為目的數(shù)據(jù)通過刻錄接口35逐一寫入到目標芯片組4的每個目標芯片41上(每片目標芯片具有不同的地址)，全部目的數(shù)據(jù)寫完后，主控芯片3通過刻錄接口35從每個目標芯片41讀出刻錄的數(shù)據(jù)進行校驗(校驗寫入的數(shù)據(jù)內(nèi)容是否與母片芯片中的數(shù)據(jù)內(nèi)容相一致)，如果校驗結(jié)果正確則進行下一次刻錄，如果不正確則重新刻錄出錯的目標芯片41。目標芯片41上的所有數(shù)據(jù)、狀態(tài)均完全從母片芯片2中復(fù)制。
因此，可以比較清楚地計算出一個主控芯片完成刻錄的時間，以刻錄四片目標芯片為例，假設(shè)完成對一片目標芯片刻錄需要的時間為t，則總的刻錄時間則為4t，是所刻錄目標芯片數(shù)量的線性倍數(shù)。以實際刻錄型號為AM291v320的目標芯片為例，且以1MHZ的頻率、每次讀取雙字節(jié)數(shù)據(jù)計算，目標芯片為32MBit快閃(Flash)內(nèi)存，刻錄四片這樣的芯片所用時間可以分解為讀取母片芯片的數(shù)據(jù)到主控芯片時間T1≈2S；對一個目標芯片進行寫數(shù)據(jù)的時間T2≈40S；寫入完畢后將數(shù)據(jù)讀出的時間T3≈2S；主控芯片將讀出的數(shù)據(jù)進行校驗的時間T4≈1S，因此完成四片芯片刻錄所需的時間T≈T1+4×(T2+T3+T4)＝174S。
雖然這種刻錄系統(tǒng)的操作形式是一對多的方式，但實際上一次只能對一個目標芯片進行刻錄，而且主控芯片要對所有目標芯片進行同樣的操作，所有的校驗工作也必須放在主控芯片上完成，占用了主控芯片大量的時間，而實際上主控芯片并不是單單處理這些事情，還需完成和主機的大量數(shù)據(jù)交換，這樣使得主控芯片應(yīng)接不暇，不能夠發(fā)揮更高的性能，此外傳輸數(shù)據(jù)的增加勢必會提高發(fā)生錯誤的概率，導(dǎo)致正確率下降，使刻錄芯片的時間大大延長，造成工作效率的降低。

發(fā)明內(nèi)容
為了解決上述現(xiàn)有技術(shù)中的問題與缺陷，本發(fā)明的目的在于，提供一種刻錄系統(tǒng)及其方法，用于提高刻錄效率，節(jié)省刻錄時間。
本發(fā)明所提供的一種刻錄系統(tǒng)，用以對數(shù)個待刻錄芯片同時進行刻錄，包含有儲存有待刻錄數(shù)據(jù)的母片芯片；用于從母片芯片獲取待刻錄數(shù)據(jù)的主控芯片；由主控芯片控制的刻錄裝置，其進一步包含用于接收主控芯片發(fā)送的數(shù)據(jù)的數(shù)據(jù)接收接口；與各待刻錄芯片一一對應(yīng)的數(shù)個操作接口，其用于依照從數(shù)據(jù)接收接口獲得的數(shù)據(jù)同時對各待刻錄芯片進行讀寫操作；連接各操作接口的總線開關(guān)，由主控芯片控制其開關(guān)以實現(xiàn)對所述各待刻錄芯片同時刻錄。本發(fā)明所提供的一種刻錄方法，用以對數(shù)個待刻錄芯片同時進行刻錄，包含以下步驟主控芯片獲得母片芯片中的待刻錄數(shù)據(jù)；主控芯片向刻錄裝置發(fā)送待刻錄數(shù)據(jù)和刻錄命令；開啟刻錄裝置的總線開關(guān)以導(dǎo)通數(shù)個操作接口；以及各操作接口將待刻錄數(shù)據(jù)寫入與之對應(yīng)的數(shù)個待刻錄芯片中。
本發(fā)明的刻錄系統(tǒng)及方法能夠真正實現(xiàn)平行刻錄工作，即刻錄多片目標芯片和刻錄一片芯片所用的時間相差無幾，開放了主控芯片，可以使主控芯片能夠更多的去處理其它事物，大大提高刻錄工作的效率。
以下結(jié)合附圖和具體實施例對本發(fā)明進行詳細描述，但不作為對本發(fā)明的限定。


圖1為現(xiàn)有技術(shù)的刻錄系統(tǒng)的系統(tǒng)方塊圖；圖2為本發(fā)明的刻錄系統(tǒng)的系統(tǒng)方塊圖；以及圖3為本發(fā)明的刻錄方法的方法流程圖。
其中，附圖標記1、100 主機2、200 母片芯片3、300 主控芯片4、400 目標芯片組11、31、110、310 控制接口33、330處理器35 刻錄接口41、410目標芯片350狀態(tài)獲取接口370總線接口500刻錄/校驗裝置501讀數(shù)據(jù)接口503狀態(tài)機530校驗單元550總線開關(guān)570數(shù)據(jù)接收接口590操作接口步驟100系統(tǒng)初始化并發(fā)送命令步驟101解析主機命令步驟103讀取母片中的數(shù)據(jù)步驟105發(fā)送寫命令到刻錄/校驗裝置步驟107開啟總線開關(guān)步驟109寫數(shù)據(jù)到目標芯片步驟111判斷是否完全寫完步驟113母片芯片和目標芯片讀取數(shù)據(jù)到校驗電路步驟115校驗電路校驗并將結(jié)果發(fā)送給主控芯片步驟117主控芯片記錄校驗結(jié)果步驟119判斷是否有出錯芯片步驟121重寫出錯芯片步驟123進行下一輪刻錄具體實施方式
以下，將結(jié)合附圖部份對本發(fā)明的較佳實施方式作詳細說明。
請參考圖2，圖中表示了本發(fā)明的刻錄系統(tǒng)的結(jié)構(gòu)，此刻錄系統(tǒng)包含主機100、母片芯片200、主控芯片300、刻錄/校驗裝置500和目標芯片組400。主機100與主控芯片300之間通過各自的控制接口110和310通訊，主控芯片300可從母片芯片200讀出待刻錄的數(shù)據(jù)存入緩沖器內(nèi)，與現(xiàn)有技術(shù)不同的是，主控芯片300不直接刻錄目標芯片410，而是通過控制一個刻錄/校驗裝置500進行刻錄和其它動作，以下將著重描述本發(fā)明刻錄系統(tǒng)的重要組件刻錄/校驗裝置500及其與其它組件之間的關(guān)聯(lián)。
刻錄/校驗裝置500包含能從母片芯片200讀出待刻錄數(shù)據(jù)的讀數(shù)據(jù)接口501、用于將已刻錄到目標芯片410中的數(shù)據(jù)與母片芯片200中的數(shù)據(jù)進行比對的校驗單元530、與目標芯片410對應(yīng)連接并可進行數(shù)據(jù)讀/寫操作的多個操作接口590、與各個操作接口590分別連接的總線開關(guān)550、與主控芯片300的總線接口370通訊的數(shù)據(jù)接收接口570，和控制模塊之間通訊時機及獲取各個模塊狀態(tài)的狀態(tài)機503。
其中，數(shù)據(jù)接收接口570是一個總線接口，它從總線接口370獲取主控芯片300的命令和刻錄數(shù)據(jù)，這些命令包括詢問刻錄/校驗裝置500是否準備就緒的命令和讀/寫命令等等。當狀態(tài)機503從數(shù)據(jù)接收接口570接收到主控芯片300的詢問刻錄/校驗裝置500是否準備就緒的命令時，將檢查刻錄/校驗裝置500的各個模塊是否準備就緒，并將檢查的結(jié)果回饋給主控芯片300；當狀態(tài)機503接收到寫命令時，控制總線開關(guān)550開啟以使操作接口590能夠獲得數(shù)據(jù)接收接口570提供的刻錄數(shù)據(jù)和命令，當狀態(tài)機503接收到讀命令時，也開啟總線開關(guān)550，這樣操作接口590可讀出寫入到目標芯片410的數(shù)據(jù)并發(fā)送給校驗單元530，此時狀態(tài)機503還命令讀數(shù)據(jù)接口501從母片芯片200中讀取刻錄數(shù)據(jù)并傳輸給校驗單元530，校驗單元530對從讀數(shù)據(jù)接口501和每個操作接口590這兩方面獲取的數(shù)據(jù)進行比對校驗，并做出記錄。例如，如果對某一目標芯片的校驗結(jié)果為寫入正確，則記錄為1，如果不正確則記錄為0，待校驗完成后，校驗單元530由狀態(tài)獲取接口350將各個目標芯片410的校驗結(jié)果通知主控芯片300。此處需要指出的是狀態(tài)機503對總線開關(guān)550的控制依照主控芯片300的命令，可同時導(dǎo)通所有操作接口590，也可導(dǎo)通部份操作接口590。而校驗單元530可以通過簡單的比較電路實現(xiàn)。操作接口590在接收到數(shù)據(jù)接收接口570的命令和數(shù)據(jù)后進行相應(yīng)的動作，如當接收到刻錄數(shù)據(jù)和寫命令時，可將刻錄數(shù)據(jù)寫入目標芯片410，當接收到讀命令時，從目標芯片410中讀出已經(jīng)寫入的數(shù)據(jù)，需要指出的是操作接口590同樣是總線接口。
刻錄/校驗裝置500可以是寫入程序的復(fù)雜可編程邏輯器件(ComplexProgrammable Logic Device)或現(xiàn)場可編程門矩陣(Field Programmable GateArray)。
對芯片寫入數(shù)據(jù)可以是逐個字節(jié)也可以是逐個扇區(qū)(sector)的寫入，每一輪寫入后主控芯片300的處理器330都通過狀態(tài)獲取接口350獲知出錯情況，并一一進行記錄，待刻錄全部完成后再控制刻錄/校驗裝置500對出錯的芯片重新刻錄。如主控芯片300的處理器330可預(yù)先進行設(shè)定，接收到某片目標芯片410的校驗結(jié)果為1，說明寫入時沒有出錯，如果為0，即認為這片目標芯片410是出錯芯片。重新刻錄與第一次刻錄不同之處在于處理器330依照出錯芯片的地址命令狀態(tài)機503開啟與出錯芯片連接的操作接口590，并重新寫入數(shù)據(jù)。本發(fā)明刻錄系統(tǒng)中的目標芯片410類型完全相同，向每片目標芯片410寫入的刻錄數(shù)據(jù)也均相同。
同樣以刻錄型號為AM29LV320的芯片為例，當以1MHZ的頻率、每次讀取雙字節(jié)數(shù)據(jù)刻錄時，采用本發(fā)明的刻錄系統(tǒng)對四片這樣的芯片進行刻錄所用的時間可以分解為讀取母片芯片到主控芯片時間T1≈2S；平行對四片目標芯片進行寫數(shù)據(jù)時間T2≈40S；主控芯片獲取校驗結(jié)果并判斷所需時間T3≈0.001S，因此完成四片芯片的刻錄時間為T＝T1+T2+T3＝42.001S，與現(xiàn)有技術(shù)的174S相比，刻錄效率大為提升。
可見，本發(fā)明的刻錄系統(tǒng)能夠真正實現(xiàn)平行刻錄工作，即刻錄多片目標芯片和刻錄一片芯片所用的時間相差無幾，并且開放了主控芯片，可以使主控芯片能夠更多的去處理其它事物。校驗過程通過硬件實現(xiàn)在同一時間平行校驗多片目標芯片，并且在校驗完畢后將校驗結(jié)果通知主控芯片，便于主控芯片進行后續(xù)的操作，這樣可大大提高刻錄工作的效率，使得刻錄四片芯片所用的時間減少到原來的四分之一，提高了300％的工作效率。
當然，本發(fā)明的刻錄裝置不僅僅能實現(xiàn)所有目標芯片平行刻錄和校驗，顯然還可通過對總線開關(guān)的控制實現(xiàn)對目標芯片組中的某些目標芯片同時刻錄，從而進行分批刻錄，這可以通過在主控芯片的刻錄命令中包含這些目標芯片的地址而實現(xiàn)。
現(xiàn)在請參考圖3，此圖為本發(fā)明一種刻錄方法的方法流程圖，如圖所示，本發(fā)明的刻錄方法包含以下步驟進行系統(tǒng)初始化，然后由主機發(fā)送操作命令到主控芯片，此處的操作命令為刻錄命令(步驟100)；主控芯片接收到主機發(fā)出的操作命令后對命令進行解析，并解析到此操作命令為刻錄命令(步驟101)；主控芯片將母片芯片中的數(shù)據(jù)和相關(guān)狀態(tài)讀入到主控芯片的緩沖器中備用(步驟103)；主控芯片向刻錄/校驗裝置發(fā)送命令，這里所發(fā)送的命令是寫數(shù)據(jù)的命令(步驟105)；依照主控芯片的寫數(shù)據(jù)命令，刻錄/校驗裝置內(nèi)部的狀態(tài)機開啟一對多式的總線開關(guān)，此時所有目標芯片均處于寫數(shù)據(jù)前的準備就緒狀態(tài)(步驟107)；主控芯片在接受到刻錄/校驗裝置回饋的準備就緒的信號后，命令刻錄/校驗裝置的操作接口按照單位數(shù)據(jù)(或逐個扇區(qū))的方式同時向所有目標芯片的相同地址寫入相同的數(shù)據(jù)，如果在寫入的過程中目標芯片發(fā)生寫入錯誤，刻錄/校驗裝置并不會理會，仍然會按照原來的進度去執(zhí)行數(shù)據(jù)寫入，直到所有數(shù)據(jù)寫入完畢(步驟109)；判斷數(shù)據(jù)是否完全寫完(步驟111)，如果寫完執(zhí)行步驟113，如果沒有寫完則返回步驟109繼續(xù)執(zhí)行數(shù)據(jù)寫入；同時從母片芯片和各個目標芯片讀取數(shù)據(jù)到校驗電路，讀取數(shù)據(jù)的方式可以是以單位字節(jié)的方式對數(shù)據(jù)進行讀取(步驟113)；
在校驗電路內(nèi)進行平行校驗，并將校驗結(jié)果發(fā)送給主控芯片(步驟115)，校驗的方法比較簡單，即將從母片芯片獲取的相應(yīng)數(shù)據(jù)和寫入到每片目標芯片的數(shù)據(jù)進行比對，如果寫入某片目標芯片的數(shù)據(jù)與母片芯片上的數(shù)據(jù)是一致的，可記錄這片目標芯片的校驗結(jié)果為1，如果不一致可記錄為0，可以將記錄的校驗結(jié)果發(fā)送給主控芯片；主控芯片記錄每個目標芯片的校驗結(jié)果，直到對每片目標芯片的全部刻錄數(shù)據(jù)校驗完畢(步驟117)；主控芯片判斷是否有校驗出錯的目標芯片(步驟119)，主控芯片判斷比對結(jié)果如果為0，說明這片芯片寫入時發(fā)生錯誤，則出錯的芯片執(zhí)行步驟121，如果比對結(jié)果是1說明這片目標芯片沒有出錯，則執(zhí)行步驟123；準備對校驗出錯的目標芯片重新寫數(shù)據(jù)(步驟121)，并返回步驟105，需要說明的是這里主控芯片只需向刻錄/校驗裝置發(fā)送僅對出錯芯片重新寫數(shù)據(jù)的命令，以控制總線開關(guān)僅令出錯芯片的開關(guān)閉合；取下已經(jīng)刻錄好的目標芯片，并放入新的目標芯片準備進行新一輪的刻錄(步驟123)，然后返回步驟105。
當然，本發(fā)明還可有其它多種實施例，在不背離本發(fā)明精神及其實質(zhì)的情況下，熟悉本領(lǐng)域的技術(shù)人員當可根據(jù)本發(fā)明作出各種相應(yīng)的改變和變形，但這些相應(yīng)的改變和變形都應(yīng)屬于本發(fā)明所附的權(quán)利要求的保護范圍。
權(quán)利要求
1.一種刻錄系統(tǒng)，用以對數(shù)個待刻錄芯片同時進行刻錄，其特征在于，該刻錄系統(tǒng)包含一母片芯片，儲存有待刻錄數(shù)據(jù)；一主控芯片，用于從該母片芯片獲取該待刻錄數(shù)據(jù)；以及一刻錄裝置，由該主控芯片控制，其進一步包含一數(shù)據(jù)接收接口，用于接收該主控芯片發(fā)送的數(shù)據(jù)；數(shù)個操作接口，與所述各待刻錄芯片一一對應(yīng)，用于依照從該數(shù)據(jù)接收接口獲得的數(shù)據(jù)同時對所述各待刻錄芯片進行讀寫操作；以及一總線開關(guān)，連接所述各操作接口，并由該主控芯片控制其開關(guān)以實現(xiàn)對所述各待刻錄芯片同時刻錄。
2.根據(jù)權(quán)利要求1所述的刻錄系統(tǒng)，其特征在于，該刻錄裝置還包含一母片數(shù)據(jù)采集模塊，用于獲取該母片芯片的該待刻錄數(shù)據(jù)；以及一校驗電路，連接所述各操作接口和該母片數(shù)據(jù)采集模塊，用于將所述各待刻錄芯片上刻錄的數(shù)據(jù)與該母片芯片中的該待刻錄數(shù)據(jù)進行比對，并保存該比對結(jié)果。
3.根據(jù)權(quán)利要求2所述的刻錄系統(tǒng)，其特征在于，該主控芯片還包含一狀態(tài)獲取接口，與該校驗電路連接，用于獲取該校驗結(jié)果；以及一處理器，連接該狀態(tài)獲取接口，用于依照該校驗結(jié)果控制該刻錄裝置以對未成功刻錄的待刻錄芯片重新刻錄。
4.根據(jù)權(quán)利要求1所述的刻錄系統(tǒng)，其特征在于，該刻錄裝置還包含一狀態(tài)機，由該主控芯片控制，用于控制該總線開關(guān)的開關(guān)。
5.根據(jù)權(quán)利要求1所述的刻錄系統(tǒng)，其特征在于，該刻錄裝置為復(fù)雜可編程邏輯器件或現(xiàn)場可編程門矩陣。
6.一種刻錄方法，用以對數(shù)個待刻錄芯片同時進行刻錄，其特征在于，該刻錄方法包含以下步驟一主控芯片獲得一母片芯片中的待刻錄數(shù)據(jù)；該主控芯片向一刻錄裝置發(fā)送該待刻錄數(shù)據(jù)和一刻錄命令；開啟該刻錄裝置的一總線開關(guān)以導(dǎo)通數(shù)個操作接口；以及所述各操作接口同時將該待刻錄數(shù)據(jù)寫入與之對應(yīng)的數(shù)個待刻錄芯片中。
7.根據(jù)權(quán)利要求6所述的刻錄方法，其特征在于，還包含從該母片芯片中讀取該待刻錄數(shù)據(jù)并從所述各待刻錄芯片中讀取已刻錄的數(shù)據(jù)到一校驗電路；在該校驗電路內(nèi)將所述各待刻錄芯片中已刻錄的數(shù)據(jù)并行與該母片芯片中該待刻錄數(shù)據(jù)進行比對，并將校驗結(jié)果發(fā)送給該主控芯片；以及該主控芯片記錄校驗出錯的待刻錄芯片，并通知該刻錄裝置對該出錯芯片重新刻錄。
8.根據(jù)權(quán)利要求7所述的刻錄方法，其特征在于，開啟該總線開關(guān)及讀取所述各待刻錄芯片的已刻錄的數(shù)據(jù)到該校驗電路都通過該刻錄裝置的一狀態(tài)機來控制實現(xiàn)。
9.根據(jù)權(quán)利要求8所述的刻錄方法，其特征在于，該主控芯片控制該刻錄裝置對該出錯芯片重新刻錄的方法為該主控芯片通過控制該狀態(tài)機導(dǎo)通與該出錯芯片對應(yīng)的該操作接口以對該出錯芯片重新進行刻錄。
10.根據(jù)權(quán)利要求7所述的刻錄方法，其特征在于，該校驗電路從該母片芯片中讀取該待刻錄數(shù)據(jù)并從所述各待刻錄芯片中讀取已刻錄的數(shù)據(jù)在所有該待刻錄數(shù)據(jù)都寫入所述各待刻錄芯片后進行。
全文摘要
一種刻錄系統(tǒng)及其方法，用以對數(shù)個待刻錄芯片同時進行刻錄，包含有儲存有待刻錄數(shù)據(jù)的母片芯片；用于從母片芯片獲取待刻錄數(shù)據(jù)的主控芯片；由主控芯片控制的刻錄裝置，其進一步包含用于接收主控芯片發(fā)送的數(shù)據(jù)的數(shù)據(jù)接收接口；與各待刻錄的目標芯片一一對應(yīng)的數(shù)個操作接口，其用于依照從數(shù)據(jù)接收接口獲得的數(shù)據(jù)同時對各待刻錄目標芯片進行讀寫操作；連接各操作接口的總線開關(guān)，由主控芯片控制其開關(guān)以實現(xiàn)對所述各待刻錄的目標芯片同時刻錄。本發(fā)明的刻錄系統(tǒng)及方法真正實現(xiàn)了平行刻錄，提高了刻錄效率。
文檔編號G06F13/00GK101059779SQ20061007647
公開日2007年10月24日 申請日期2006年4月20日 優(yōu)先權(quán)日2006年4月20日
發(fā)明者姜驍, 鄭全階, 陳玄同, 劉文涵 申請人:英業(yè)達股份有限公司