專利名稱：用于針對加密應(yīng)用實(shí)現(xiàn)安全多芯片模塊的方法和結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般地涉及集成電路器件和封裝方法，并且更特別地涉及針對加密應(yīng)用實(shí)現(xiàn)安全多芯片模塊(MCM)的方法和結(jié)構(gòu)。
背景技術(shù)：
FIPS(聯(lián)邦信息處理標(biāo)準(zhǔn))140-1是美國政府標(biāo)準(zhǔn)，用于實(shí)現(xiàn)加密模塊，即對數(shù)據(jù)進(jìn)行加密和解密或執(zhí)行其他加密操作(諸如創(chuàng)建或驗(yàn)證數(shù)字簽名)的硬件或軟件。FIPS 140-1標(biāo)準(zhǔn)由NIST(美國國家標(biāo)準(zhǔn)與技術(shù)協(xié)會)創(chuàng)建，并為正確地設(shè)計(jì)和實(shí)現(xiàn)執(zhí)行加密的產(chǎn)品規(guī)定了要求。
特別地，F(xiàn)IPS 140-1規(guī)定了用于保護(hù)計(jì)算機(jī)和電信系統(tǒng)(包括語音系統(tǒng))中未分類的信息的安全系統(tǒng)中的加密模塊必須滿足的要求。該標(biāo)準(zhǔn)提供了四個(gè)安全性漸增的安全級別(第1級、第2級、第3級和第4級)，這些級別旨在覆蓋較寬范圍的可以采用加密模塊的可能的應(yīng)用和環(huán)境。每個(gè)安全級別提供了比前一級別更高的安全性。這四個(gè)漸增的安全級別考慮了適合于不同程度的數(shù)據(jù)敏感性和不同的應(yīng)用環(huán)境的具有成本效率的解決方案。
例如，安全級別1提供了最低的安全級別。其規(guī)定了對加密模塊的基本安全要求，但在該模塊中不要求對生產(chǎn)級(production-grade)設(shè)備的要求之外的任何物理安全機(jī)制。第1級系統(tǒng)的例子包括集成電路(IC)卡和附加(add-on)安全產(chǎn)品。第1級使得軟件加密功能可以在通用個(gè)人計(jì)算機(jī)(PC)上執(zhí)行。
安全級別2通過添加對防篡改(tamper-evident)涂層或封印或者對防盜鎖(pick-resistant lock)的要求提高了安全級別1加密模塊的物理安全性?？梢詫⑷缃窨色@得的防篡改涂層或封印置于加密模塊上，使得要實(shí)現(xiàn)對該模塊中的明文密鑰和其他關(guān)鍵安全參數(shù)的物理訪問，就必須破壞該涂層或封印?？梢詫⒎辣I鎖置于封蓋或封口上，以防止未授權(quán)的物理訪問。此外，第2級提供基于角色的認(rèn)證，其中模塊必須驗(yàn)證操作者是經(jīng)授權(quán)來擔(dān)當(dāng)特定角色并執(zhí)行一組相應(yīng)任務(wù)的。第2級還考慮了在多用戶分時(shí)系統(tǒng)中結(jié)合可信操作系統(tǒng)而使用的軟件加密。
安全級別3甚至還要求增強(qiáng)的物理安全措施，其中很多措施可以在現(xiàn)有的商用安全產(chǎn)品中獲得。與安全級別2(其采用鎖來防止對加密模塊的篡改，或者采用涂層或封印來檢測何時(shí)發(fā)生篡改)相比，第3級試圖防止入侵者獲得對存儲在該模塊中的關(guān)鍵安全參數(shù)的訪問權(quán)限。例如，嵌入了多個(gè)芯片的模塊必須包含在強(qiáng)大的外殼中，其中如果將封蓋移走或?qū)⒎饪诖蜷_，則關(guān)鍵安全參數(shù)回零(即通過改變其內(nèi)容來進(jìn)行電擦除)。作為替代，可以將模塊封裝在堅(jiān)硬的、不透明的陶瓷制造(potting)材料中以阻止對這些內(nèi)容的訪問。
除了其他方面，第3級還提供了基于身份的認(rèn)證，其比第2級中所用的基于角色的認(rèn)證更強(qiáng)大。模塊必須認(rèn)證操作者的身份并驗(yàn)證該已標(biāo)識的操作者是經(jīng)授權(quán)來擔(dān)當(dāng)特定角色并執(zhí)行一組相應(yīng)任務(wù)的。
最后，安全級別4提供了最高的安全級別。盡管大多數(shù)現(xiàn)有產(chǎn)品都不符合這一安全級別，但市面上出售的某些產(chǎn)品符合第4級要求中的很多要求。第4級物理安全性提供了包圍加密模塊的保護(hù)封套。鑒于較低級別的模塊的篡改檢測電路可能被旁路，第4級保護(hù)的目的是檢測從任意方向?qū)υ撈骷娜肭?penetration)。例如，如果進(jìn)行突破加密模塊的外殼的嘗試，則應(yīng)當(dāng)檢測到這種嘗試并且此后所有的關(guān)鍵安全參數(shù)將回零。第4級器件對于入侵者有可能篡改器件的、物理上未受保護(hù)的環(huán)境中的操作特別有用。
第4級還防止模塊由于超出該模塊的電壓和溫度的正常操作范圍的環(huán)境條件或環(huán)境波動(dòng)而損及其安全性。有意地偏移到正常操作范圍之外有可能被用來阻止模塊在受到攻擊器件進(jìn)行防御。因此，模塊必須包括設(shè)計(jì)為檢測波動(dòng)和并使關(guān)鍵安全參數(shù)回零的特定環(huán)境保護(hù)特征，或者必須經(jīng)受嚴(yán)格的環(huán)境故障測試，這種測試合理地確保了該模塊不會受到會損及該模塊的安全性的超出正常操作范圍的波動(dòng)的影響。
遺憾的是，符合第4級安全要求的現(xiàn)有多芯片模塊(MCM)實(shí)現(xiàn)上比較困難并且設(shè)計(jì)上比較煩瑣，其包括例如罐封易碎的網(wǎng)孔卡結(jié)構(gòu)。此外，這種設(shè)計(jì)為期望的電磁(EM)屏蔽提供了有限的容量。又一個(gè)困難來自于將現(xiàn)有加密模塊從有機(jī)襯底材料改變?yōu)樘沾苫牧希蚴翘沾刹牧媳憩F(xiàn)出某些互連問題，諸如最近的鄰居由于焊接球的脫落而缺少球柵格陣列。此外，完全脫落的結(jié)構(gòu)將具有較低的互連高度，這接著會在整個(gè)器件的互連高度之間導(dǎo)致較大百分比的變化。最后的互連的脫落高度還會導(dǎo)致短路或開路。
因此，希望實(shí)現(xiàn)用于加密應(yīng)用的能夠克服這些缺點(diǎn)的安全多芯片模塊(MCM)。

發(fā)明內(nèi)容
通過一種防篡改的集成電路(IC)模塊來克服或減輕現(xiàn)有技術(shù)的上述缺點(diǎn)和缺陷。在一個(gè)示例性的實(shí)施例中，該IC模塊包括陶瓷基芯片載體，一個(gè)或多個(gè)連接到該芯片載體的集成電路芯片，以及連接到該芯片載體的覆蓋該一個(gè)或多個(gè)集成電路芯片的帽蓋結(jié)構(gòu)。在該芯片載體和該帽蓋結(jié)構(gòu)中形成導(dǎo)電柵格結(jié)構(gòu)，該導(dǎo)電結(jié)構(gòu)具有部署在x方向、y方向和z方向上的多條迂回線路。該導(dǎo)電柵格結(jié)構(gòu)配置為檢測對該IC模塊進(jìn)行入侵的嘗試。
在另一個(gè)實(shí)施例中，一種用于集成電路(IC)模塊的安全帽蓋結(jié)構(gòu)包括金屬化的陶瓷頂部和與該頂部集成的底座。該底座配置為連接到該IC模塊的芯片載體，使得當(dāng)帽蓋結(jié)構(gòu)連接到芯片載體時(shí)，該底座包圍連接到芯片載體的一個(gè)或多個(gè)IC芯片。
在又一個(gè)實(shí)施例中，一種防篡改的集成電路(IC)模塊包括陶瓷基芯片載體，一個(gè)或多個(gè)連接到該芯片載體的集成電路芯片，以及連接到該芯片載體的陶瓷基帽蓋結(jié)構(gòu)。該帽蓋結(jié)構(gòu)包括頂部和集成于其上的底座，該底座包圍連接到芯片載體的一個(gè)或多個(gè)IC芯片。在該芯片載體和該帽蓋結(jié)構(gòu)中形成導(dǎo)電柵格結(jié)構(gòu)，該導(dǎo)電柵格結(jié)構(gòu)具有部署在x方向、y方向和z方向上的多條迂回線路，其中該導(dǎo)電柵格結(jié)構(gòu)配置為檢測對該IC模塊進(jìn)行入侵的嘗試。
在又一個(gè)實(shí)施例中，公開了一種用于實(shí)現(xiàn)防篡改的集成電路(IC)模塊的方法，該IC模塊包括陶瓷基芯片載體，一個(gè)或多個(gè)連接到該芯片載體的集成電路芯片，以及連接到該芯片載體的陶瓷基帽蓋結(jié)構(gòu)。該方法包括在該芯片載體和該帽蓋結(jié)構(gòu)中形成導(dǎo)電柵格結(jié)構(gòu)，該導(dǎo)電柵格結(jié)構(gòu)具有部署在x方向、y方向和z方向上的多條迂回線路。該導(dǎo)電柵格結(jié)構(gòu)配置為通過檢測該導(dǎo)電柵格結(jié)構(gòu)的電阻的變化和電容的變化或電感的變化中的至少一種變化來檢測對該IC模塊進(jìn)行入侵的嘗試。


參考示例性附圖，其中在多個(gè)圖形中相同的元件以相同的方式編號圖1是根據(jù)本發(fā)明實(shí)施例而配置的MCM安全模塊的示意性截面視圖；圖2示出包括在圖1的安全模塊的陶瓷芯片載體和/或帽蓋結(jié)構(gòu)中的迂回線路的示例性x-y布局；圖3示出了圖1的安全模塊的示例性垂直迂回線路；圖4(a)示出了以大約50微米(μm)的示例性寬度和大約200μm的示例性間距形成的迂回線路的截面；圖4(b)示出了以大約50微米(μm)的示例性寬度和大約150μm的示例性間距形成的迂回線路的截面；圖5示出了四個(gè)相鄰的布線層上的迂回線路之間的關(guān)系，第一偏移對在x方向上延伸并且第二偏移對在y方向上延伸；圖6是示例性橋接結(jié)構(gòu)的示意圖，可以對該橋接結(jié)構(gòu)進(jìn)行配置，以便檢測迂回線路的任意組合之間的開路情況或短路情況；圖7是根據(jù)本發(fā)明的另外的實(shí)施例的相對于圖6的增強(qiáng)的檢測電路的示意圖；圖8是根據(jù)本發(fā)明的另外的實(shí)施例的金屬化陶瓷帽蓋結(jié)構(gòu)的示意圖；并且圖9是沿圖8的線9-9所取的金屬化帽蓋結(jié)構(gòu)的俯視截面視圖。
具體實(shí)施例方式
在此公開了一種用于針對基于例如FIPS 140-1標(biāo)準(zhǔn)的安全級別4的加密應(yīng)用實(shí)現(xiàn)安全多芯片模塊(MCM)的方法和結(jié)構(gòu)。簡而言之，除用于防止和阻隔對IC芯片的訪問的帽層之外，陶瓷基芯片安全模塊組件還具有連接一個(gè)或多個(gè)集成電路芯片的芯片載體。同時(shí)為陶瓷芯片載體和帽層提供保護(hù)性導(dǎo)電柵格，在x方向、y方向和z方向上在該導(dǎo)電柵格中形成迂回安全線路。除提供入侵檢測(通過監(jiān)控方法，諸如電介質(zhì)阻抗偏移和電阻偏移檢測)之外，這些安全線路還配置為提供電磁屏蔽。
首先參考圖1，其中示出根據(jù)本發(fā)明的實(shí)施例而配置的MCM(或SCM)安全模塊100的示意性截面視圖。多個(gè)集成電路芯片102(例如處理器、存儲器、嵌入存儲器)具有附著于其上的多個(gè)焊接球104，以便機(jī)械連接和電連接到芯片載體106。芯片載體106的特征還在于板-模塊互連(I/O)107，該板-模塊互連107例如可以是球柵格陣列(BGA)類型、柱柵格陣列(CGA)類型或接點(diǎn)柵格陣列(LGA)類型。可以用密封材料(例如環(huán)氧化物)來對IC芯片102和/或焊接球104進(jìn)行封裝或孔型填裝(underfill)，以減小由于芯片和芯片載體材料之間的熱膨脹失配而在焊接球104上產(chǎn)生的壓力。還應(yīng)當(dāng)意識到，芯片載體106可以具有附著于其上的其他組件，諸如電容器、電阻器和類似的分立器件(未示出)。
還提供帽蓋部分108以安全地包圍連接到芯片載體106的IC芯片102。在所示的實(shí)施例中，芯片載體106和帽蓋部分108都可以是例如多層陶瓷或?qū)訝?組織結(jié)構(gòu)。將每個(gè)部分制造為可以在其間的接口上對內(nèi)部布線進(jìn)行訪問。這使得在帽蓋部分108諸如通過使用導(dǎo)電粘合互連109(例如焊接球)連接到芯片載體106時(shí)，外圍的電網(wǎng)絡(luò)可以包圍所得到的包含芯片的內(nèi)部空腔。如圖所示，該網(wǎng)絡(luò)的特征在于既是篡改檢測結(jié)構(gòu)(例如導(dǎo)電柵格)又是電磁(EM)屏蔽結(jié)構(gòu)。
更具體地說，篡改檢測結(jié)構(gòu)包括嵌入在芯片載體106和帽蓋部分108中的多條安全迂回線路110。迂回線路110配置為同時(shí)在x-y方向和垂直(z)方向上延伸，使得當(dāng)該結(jié)構(gòu)受到來自任意方向的入侵時(shí)，可檢測到這些線路的電阻和/或阻抗的變化。同樣在圖1中示出的是包圍迂回線路110和IC 102并同時(shí)延伸到芯片載體106和帽蓋部分108中的電磁干擾(EMI)屏蔽112。EMI屏蔽112以與安全迂回線路110相似的方式而構(gòu)造，但卻形成了完全閉合的路徑以限制來自IC102的輻射能量。
圖2和圖3更具體地示出了迂回線路110的配置和篡改檢測特性。在圖2中，針對芯片載體106或帽蓋部分108的示例層示出了這些迂回線路的x-y布局，而圖3示出了示例性的垂直迂回線路，其中來自一個(gè)層的折彎114通過充滿導(dǎo)電材料的通道108而連接到另一個(gè)層中的折彎116。
一個(gè)層上的各迂回線路110之間的間隔排列為在給定層上實(shí)現(xiàn)可靠的吞吐量，但同時(shí)還要防止機(jī)械入侵進(jìn)行探測嘗試。例如，圖4(a)示出了以大約50微米(μm)的示例性寬度w和大約200μm的示例性間距p形成的平行迂回線路110的一部分。通過使得這些迂回線路在相鄰層上進(jìn)行偏移(即形成交叉的排列)，在z方向上形成50μm的有效間距。在圖4(b)中，以大約150μm的間距形成50μm寬的線路，并且因此相鄰層上的交叉線路形成甚至更緊密的有效間距以檢測入侵物體。此外，當(dāng)線寬超過了標(biāo)稱線粗時(shí)，該有效間距變得甚至更緊密。圖5示出了四個(gè)相鄰的布線層上的迂回線路之間的關(guān)系，第一偏移對在x方向上延伸并且第二偏移對在y方向上延伸。
現(xiàn)在參考圖6，其中示出了示例性橋接結(jié)構(gòu)120，可以對該橋接結(jié)構(gòu)120進(jìn)行配置，以便檢測迂回線路110的任意組合之間的開路情況或短路情況。由于迂回線路110很有可能具有量級為數(shù)十歐的電阻，因此對每個(gè)迂回線路使用相應(yīng)的一系列分立電阻器122。這將電路阻抗級別保持在足夠高的值上，以便防止使供電電池124過早放電而產(chǎn)生過大的電流。電阻器122可以通過放置分立部件來實(shí)現(xiàn)，或者作為替代，將電阻器122集成為陶瓷層本身的布線構(gòu)圖的一部分。將跨橋接結(jié)構(gòu)120的相對側(cè)的連接點(diǎn)制成橋接檢測電路126，橋接檢測電路126還可以形成于連接到芯片載體106的單獨(dú)芯片上或?qū)崿F(xiàn)為一個(gè)現(xiàn)有芯片(例如閃存、靜態(tài)存儲器、處理器)上的宏指令。
然而，在圖6的DC(直流)橋接結(jié)構(gòu)120中采用電阻器122的一個(gè)潛在缺點(diǎn)是電路對跨一個(gè)或多個(gè)迂回線路110配備旁路跳線連接的敏感性妨礙了對旁路線路中的破壞的檢測。由于短路迂回線路的電阻變化的數(shù)量級大約為1Ω或更小，因此這種變化會被相應(yīng)的一系列電阻器122的值完全消解掉。換言之，橋接檢測電路126可能不具有足夠的敏感性以檢測具有相對較高的電阻的橋接電路的一個(gè)支路(leg)中的相對較小的DC電阻變化。因此，作為替代的篡改檢測方案可以對檢測電路使用AC(例如正弦波)或其他時(shí)變信號，以便能夠檢測到如相位之類的附加參數(shù)的變化。同樣，仍希望以消耗相對較少的電量的方式來實(shí)現(xiàn)這種方案。
相應(yīng)地，圖7是根據(jù)本發(fā)明的另外的實(shí)施例的相對于圖6的增強(qiáng)的檢測方案700的示意圖。如圖所示，信號發(fā)生器702配置為向?qū)Ψ群拖辔欢济舾械臋z測電路704提供諸如AC或脈沖輸出之類的時(shí)變信號。作為采用電阻器的替代，定時(shí)器電路706間歇地將電池電源124連接到信號發(fā)生器702以及連接到檢測電路704以便省電。通過以較低的占空因數(shù)為信號發(fā)生器702供電以節(jié)省電池電量，檢測方案700可以包含對幅度和相位都敏感的檢測電路704，還通過與驅(qū)動(dòng)電路(即信號發(fā)生器702)相同的占空因數(shù)來對該檢測電路704進(jìn)行供電。對幅度和相位都敏感的檢測電路704可以檢測諸如使用探針、嘗試的跳線和斷線、溶液以及其他類型的入侵方法進(jìn)行的入侵所導(dǎo)致的迂回線路110的電阻、電感和電容的參數(shù)變化。
因此，可獲得的高級別的電路集成、數(shù)字信號處理和混合的信號技術(shù)可以得到優(yōu)化的檢測方法。出于這種考慮的可能技術(shù)可以包括例如TDR(時(shí)域反射)和TDT(時(shí)域傳輸)。這些方法可以通過將當(dāng)前的響應(yīng)信號與已初始化的標(biāo)準(zhǔn)(例如，其對每個(gè)襯底可以是唯一的)相比較來利用脈沖形狀和到達(dá)時(shí)間的差異。此外，假定可在期望的功率預(yù)算內(nèi)實(shí)現(xiàn)在不同的頻率上檢查相位的時(shí)域方法和頻域方法的組合，則可以采用這些組合。同時(shí)采用保護(hù)結(jié)構(gòu)的阻止篡改嘗試的多種方法可以顯著地增強(qiáng)安全性。
最后，圖8和圖9示出了根據(jù)本發(fā)明的另外的實(shí)施例的金屬化的陶瓷帽蓋結(jié)構(gòu)800。作為采用到芯片載體的焊接表面連接的替代，帽蓋結(jié)構(gòu)的特征在于整體支架(或底座)，該支架具有連接于其上的焊接圓角的內(nèi)周和外周，不需要安裝到載體的焊接球。除解決了近鄰焊接短路的問題之外，本結(jié)構(gòu)還防止了帽蓋-載體互連與相鄰部件之間的焊接濺射。
在圖8的截面視圖中特別地示出，帽蓋結(jié)構(gòu)800包括與底座804集成的頂部802，底座804包圍并保護(hù)附著到載體808的各芯片806(例如處理器、存儲器、嵌入存儲器)。帽蓋結(jié)構(gòu)800可以由諸如鋁之類的材料構(gòu)成并且還可以包括諸如玻璃相添加劑之類的其他陶瓷組分以與陶瓷芯片載體808的熱膨脹系數(shù)(CTE)相匹配。帽蓋結(jié)構(gòu)800還包含內(nèi)部金屬化，其可以包括諸如(例如)鉬、鎢、鈦、鎳、銅和金之類的材料。帽蓋結(jié)構(gòu)800上還可以包括表面金屬化。
為了為安裝在陶瓷載體808上的所有部件提供防篡改的第4級安全性，帽蓋結(jié)構(gòu)800必須能夠抵擋通過諸如機(jī)械探測、鉆孔和定向激光之類的任意的多種方法進(jìn)行的入侵嘗試。帽蓋結(jié)構(gòu)800的頂部802和芯片載體808都包括配置到細(xì)化的柵格構(gòu)圖中的內(nèi)部布線。因此，如果這些布線“網(wǎng)”(net)被突破并且電路監(jiān)控器件檢測到隨后的電阻或阻抗的變化，則該模塊將自動(dòng)地?cái)嚯娨苑乐箤﹃P(guān)鍵數(shù)據(jù)的訪問。另一方面，對于通過周邊底座804進(jìn)行的入侵，圍繞底座804的外部(和內(nèi)部)而部署的多個(gè)焊接圓角810實(shí)現(xiàn)了至少兩個(gè)功能。首先，圓角810在帽蓋結(jié)構(gòu)800、芯片載體808以及構(gòu)圖在其中的一系列分立的或連續(xù)的金屬化線路之間提供永久的焊錫連接。其次，圓角810還通過放置在特定位置來提供安全功能。
更具體地說，圖9示出了沿圖8的線9-9所取的帽蓋結(jié)構(gòu)800的俯視截面視圖。同樣，帽蓋結(jié)構(gòu)800與芯片載體808之間的電連通性通過焊接圓角810來實(shí)現(xiàn)，可以圍繞周邊底座804的任一側(cè)而形成焊接圓角810。金屬化陶瓷帽蓋結(jié)構(gòu)800與芯片載體808之間的完全接觸還通過在底座804與芯片載體808之間采用聚合物粘合層來實(shí)現(xiàn)。有意地將粘合層的厚度保持得較薄且不導(dǎo)電。
通過選擇性地對底座804的垂直表面進(jìn)行金屬化來進(jìn)一步限定焊接圓角810，以便限制焊料的浸潤和擴(kuò)散。優(yōu)選地將相鄰焊接圓角之間的間隔保持為最小，以便防止探針穿過兩個(gè)相鄰的焊接圓角之間。此外，應(yīng)當(dāng)將每個(gè)單獨(dú)的焊接圓角810的寬度保持為最小，以便當(dāng)電路的電阻或阻抗變化時(shí)，可以容易地檢測到探針對焊接圓角的穿刺。在所示的實(shí)施例中，焊接圓角810沿底座804的內(nèi)周和外周的排列使得內(nèi)周上的每個(gè)圓角位于外周上的一對圓角之間，反之亦然。換言之，沿底座804的一側(cè)的圓角相對于在相對側(cè)上的圓角交錯(cuò)地設(shè)置。因此，如果要在外周上的圓角之間插入探針或某些其他的器械，并使其通過底座材料，則該器械還會與內(nèi)周上的圓角發(fā)生接觸。
盡管已經(jīng)參考優(yōu)選實(shí)施例對本發(fā)明進(jìn)行了描述，但本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解，在不偏離本發(fā)明范圍的情況下，可以進(jìn)行各種改變并且可以用等價(jià)形式替代其元件。此外，在不偏離本發(fā)明的本質(zhì)范圍的情況下，可以作出許多修改，以把特定的情形或材料適用于本發(fā)明的思想。因此，本發(fā)明并非旨在限于作為所考慮的用于執(zhí)行本發(fā)明的最好模式而公開的特定實(shí)施例，本發(fā)明將包括在所附權(quán)利要求范圍內(nèi)的所有實(shí)施例。
權(quán)利要求
1.一種防篡改的集成電路(IC)模塊，包括陶瓷基芯片載體；一個(gè)或多個(gè)集成電路芯片，其附著于所述芯片載體；帽蓋結(jié)構(gòu)，其連接到所述芯片載體，并覆蓋所述一個(gè)或多個(gè)集成電路芯片；以及在所述芯片載體和所述帽蓋結(jié)構(gòu)中形成的導(dǎo)電柵格結(jié)構(gòu)，所述導(dǎo)電結(jié)構(gòu)具有部署在x方向、y方向和z方向上的多條迂回線路；其中所述導(dǎo)電柵格結(jié)構(gòu)配置為檢測對所述IC模塊進(jìn)行入侵的嘗試。
2.根據(jù)權(quán)利要求1所述的IC模塊，其中形成于所述芯片載體的一個(gè)布線層上的迂回線路以相對于形成于所述芯片載體的相鄰布線層上的迂回線路偏移的排列而部署。
3.根據(jù)權(quán)利要求2所述的IC模塊，其中以選定線寬和其間的間距來形成所述x方向和所述y方向上的所述多條迂回線路，以使所述偏移排列在所述z方向上產(chǎn)生的有效間距等于或小于所述選定線寬。
4.根據(jù)權(quán)利要求1所述的IC模塊，其中所述z方向上的所述迂回線路還包括形成于所述芯片載體的一個(gè)層上的折彎，所述折彎通過充滿導(dǎo)電材料的通道而連接到形成于所述芯片載體的另一個(gè)層上的折彎。
5.根據(jù)權(quán)利要求1所述的IC模塊，還包括橋接結(jié)構(gòu)，其配置為檢測所述導(dǎo)電柵格結(jié)構(gòu)中的開路情況和短路情況中的至少一種情況。
6.根據(jù)權(quán)利要求5所述的IC模塊，其中所述導(dǎo)電柵格結(jié)構(gòu)中的所述多條迂回線路連接到相關(guān)聯(lián)的電阻器件，以便限制連接到所述導(dǎo)電柵格結(jié)構(gòu)的電源的放電量。
7.根據(jù)權(quán)利要求5所述的IC模塊，其中所述橋接結(jié)構(gòu)配置為檢測所述導(dǎo)電柵格結(jié)構(gòu)的電阻的變化和電容的變化中的至少一種變化。
8.根據(jù)權(quán)利要求5所述的IC模塊，還包括信號發(fā)生器，其配置為向所述橋接結(jié)構(gòu)提供時(shí)變輸入；以及檢測電路，其連接到所述橋接結(jié)構(gòu)，所述檢測電路配置為具有相位和幅度敏感性。
9.根據(jù)權(quán)利要求8所述的IC模塊，其中所述檢測電路檢測所述導(dǎo)電柵格結(jié)構(gòu)的電容的變化和電感的變化中的至少一種變化。
10.根據(jù)權(quán)利要求9所述的IC模塊，其中所述檢測電路實(shí)現(xiàn)時(shí)域反射(TDR)和時(shí)域傳輸(TDT)中的至少一個(gè)。
11.根據(jù)權(quán)利要求8所述的IC模塊，還包括定時(shí)器電路，其配置為根據(jù)期望的占空因數(shù)間歇地為所述信號發(fā)生器和所述檢測電路提供電能。
12.根據(jù)權(quán)利要求1所述的IC模塊，還包括包圍所述一個(gè)或多個(gè)集成電路芯片的電磁干擾(EMI)屏蔽，所述EMI屏蔽形成于所述芯片載體和所述帽蓋結(jié)構(gòu)中。
13.根據(jù)權(quán)利要求12所述的IC模塊，其中所述EMI屏蔽形成閉合路徑，以便限制從所述一個(gè)或多個(gè)集成電路芯片輻射出來的能量。
14.根據(jù)權(quán)利要求1所述的IC模塊，其中所述帽蓋結(jié)構(gòu)同時(shí)機(jī)械連接和電連接到所述芯片載體。
15.一種用于集成電路(IC)模塊的安全帽蓋結(jié)構(gòu)，包括金屬化的陶瓷頂部；以及底座，其與所述頂部集成，所述底座配置為附著到所述IC模塊的芯片載體，使得當(dāng)所述帽蓋結(jié)構(gòu)附著到所述芯片載體時(shí)，所述底座包圍附著到所述芯片載體的一個(gè)或多個(gè)IC芯片。
16.根據(jù)權(quán)利要求15所述的帽蓋結(jié)構(gòu)，還包括沿所述底座的外周和內(nèi)周部署的多個(gè)焊接圓角，所述焊接圓角配置為在所述帽蓋結(jié)構(gòu)的內(nèi)部布線和所述芯片載體的內(nèi)部布線之間提供電連接。
17.根據(jù)權(quán)利要求16所述的帽蓋結(jié)構(gòu)，其中所述外周上的所述多個(gè)焊接圓角和所述內(nèi)周上的所述多個(gè)焊接圓角彼此交錯(cuò)地設(shè)置。
18.根據(jù)權(quán)利要求16所述的帽蓋結(jié)構(gòu)，其中通過對所述底座的垂直表面進(jìn)行選擇性地金屬化而形成所述焊接圓角。
19.根據(jù)權(quán)利要求15所述的帽蓋結(jié)構(gòu)，其中所述頂部和所述底座包括氧化鋁。
20.一種防篡改的集成電路(IC)模塊，包括陶瓷基芯片載體；一個(gè)或多個(gè)集成電路芯片，其連接到所述芯片載體；陶瓷基帽蓋結(jié)構(gòu)，其連接到所述芯片載體，所述帽蓋結(jié)構(gòu)包括頂部和集成于其上的底座，所述底座包圍連接到所述芯片載體的所述一個(gè)或多個(gè)IC芯片；以及在所述芯片載體和所述帽蓋結(jié)構(gòu)中形成的導(dǎo)電柵格結(jié)構(gòu)，所述導(dǎo)電柵格結(jié)構(gòu)具有部署在x方向、y方向和z方向上的多條迂回線路；其中所述導(dǎo)電柵格結(jié)構(gòu)配置為檢測對所述IC模塊進(jìn)行入侵的嘗試。
21.根據(jù)權(quán)利要求20所述的IC模塊，其中形成于所述芯片載體的一個(gè)布線層上的迂回線路以相對于形成于所述芯片載體的相鄰布線層上的迂回線路偏移的排列而部署。
22.根據(jù)權(quán)利要求21所述的IC模塊，其中以選定線寬和其間的間距來形成所述x方向和所述y方向上的所述多條迂回線路，以使所述偏移排列在所述z方向上產(chǎn)生的有效間距等于或小于所述選定線寬。
23.根據(jù)權(quán)利要求20所述的IC模塊，其中所述z方向上的所述迂回線路還包括形成于所述芯片載體的一個(gè)層上的折彎，所述折彎通過充滿導(dǎo)電材料的通道而連接到形成于所述芯片載體的另一個(gè)層上的折彎。
24.根據(jù)權(quán)利要求20所述的IC模塊，還包括橋接結(jié)構(gòu)，其配置為檢測所述導(dǎo)電柵格結(jié)構(gòu)中的開路情況和短路情況中的至少一種情況。
25.根據(jù)權(quán)利要求24所述的IC模塊，其中所述導(dǎo)電柵格結(jié)構(gòu)中的所述多條迂回線路連接到相關(guān)聯(lián)的電阻器件，以便限制連接到所述導(dǎo)電柵格結(jié)構(gòu)的電源的放電量。
26.根據(jù)權(quán)利要求24所述的IC模塊，其中所述橋接結(jié)構(gòu)配置為檢測所述導(dǎo)電柵格結(jié)構(gòu)的電阻的變化和電容的變化中的至少一種變化。
27.根據(jù)權(quán)利要求24所述的IC模塊，還包括信號發(fā)生器，其配置為向所述橋接結(jié)構(gòu)提供時(shí)變輸入；以及檢測電路，其連接到所述橋接結(jié)構(gòu)，所述檢測電路配置為具有相位和幅度敏感性。
28.根據(jù)權(quán)利要求27所述的IC模塊，其中所述檢測電路檢測所述導(dǎo)電柵格結(jié)構(gòu)的電容的變化和電感的變化中的至少一種變化。
29.根據(jù)權(quán)利要求28所述的IC模塊，其中所述檢測電路實(shí)現(xiàn)時(shí)域反射(TDR)和時(shí)域傳輸(TDT)中的至少一個(gè)。
30.根據(jù)權(quán)利要求27所述的IC模塊，還包括定時(shí)器電路，其配置為根據(jù)期望的占空因數(shù)間歇地為所述信號發(fā)生器和所述檢測電路提供電能。
31.根據(jù)權(quán)利要求20所述的IC模塊，還包括包圍所述一個(gè)或多個(gè)集成電路芯片的電磁干擾(EMI)屏蔽，所述EMI屏蔽形成于所述芯片載體和所述帽蓋結(jié)構(gòu)中。
32.根據(jù)權(quán)利要求31所述的IC模塊，其中所述EMI屏蔽形成閉合路徑，以便限制從所述一個(gè)或多個(gè)集成電路芯片輻射出來的能量。
33.根據(jù)權(quán)利要求20所述的IC模塊，其中所述帽蓋結(jié)構(gòu)同時(shí)機(jī)械連接和電連接到所述芯片載體。
34.根據(jù)權(quán)利要求20所述的IC模塊，還包括沿所述底座的外周和內(nèi)周部署的多個(gè)焊接圓角，所述焊接圓角配置為在所述帽蓋結(jié)構(gòu)的內(nèi)部布線和所述芯片載體的內(nèi)部布線之間提供電連接。
35.根據(jù)權(quán)利要求30所述的IC模塊，其中所述外周上的所述多個(gè)焊接圓角和所述內(nèi)周上的所述多個(gè)焊接圓角彼此交錯(cuò)地設(shè)置。
36.一種用于實(shí)現(xiàn)防篡改的集成電路(IC)模塊的方法，所述IC模塊包括陶瓷基芯片載體，一個(gè)或多個(gè)連接到所述芯片載體的集成電路芯片，以及連接到所述芯片載體的陶瓷基帽蓋結(jié)構(gòu)，所述方法包括在所述芯片載體和所述帽蓋結(jié)構(gòu)中形成導(dǎo)電柵格結(jié)構(gòu)，所述導(dǎo)電柵格結(jié)構(gòu)具有部署在x方向、y方向和z方向上的多條迂回線路；其中所述導(dǎo)電柵格結(jié)構(gòu)配置為通過檢測所述導(dǎo)電柵格結(jié)構(gòu)的電阻的變化和電容的變化中的至少一種變化來檢測對所述IC模塊進(jìn)行入侵的嘗試。
37.根據(jù)權(quán)利要求36所述的方法，還包括通過所述帽蓋結(jié)構(gòu)的底座與所述芯片載體之間的聚合物粘合層將所述帽蓋結(jié)構(gòu)粘合到所述芯片載體，其中所述底座包圍附著到所述芯片載體的一個(gè)或多個(gè)IC芯片。
38.根據(jù)權(quán)利要求37所述的方法，還包括沿所述底座的外周和內(nèi)周形成多個(gè)焊接圓角，所述焊接圓角配置為在所述帽蓋結(jié)構(gòu)的內(nèi)部布線和所述芯片載體的內(nèi)部布線之間提供電連接；其中所述外周上的所述多個(gè)焊接圓角和所述內(nèi)周上的所述多個(gè)焊接圓角彼此交錯(cuò)地設(shè)置。
全文摘要
一種防篡改的集成電路(IC)模塊，包括陶瓷基芯片載體，一個(gè)或多個(gè)連接到該芯片載體的集成電路芯片，以及連接到該芯片載體的覆蓋該一個(gè)或多個(gè)集成電路芯片的帽蓋結(jié)構(gòu)。在該芯片載體和該帽蓋結(jié)構(gòu)中形成導(dǎo)電柵格結(jié)構(gòu)，該導(dǎo)電結(jié)構(gòu)具有部署在x方向、y方向和z方向上的多條迂回線路。該導(dǎo)電柵格結(jié)構(gòu)配置為檢測對該IC模塊進(jìn)行入侵的嘗試。
文檔編號G06F21/00GK1855474SQ200610065198
公開日2006年11月1日 申請日期2006年3月27日 優(yōu)先權(quán)日2005年4月14日
發(fā)明者米克塔·G·法魯克, 本杰明·V·法薩諾, 賈森·L·弗蘭克爾, 哈維·C·哈梅爾, 休爾·D·卡達(dá)基阿, 戴維·C·朗, 弗蘭克·L·龐佩奧, 薩迪普塔·K·雷 申請人:國際商業(yè)機(jī)器公司