專利名稱：一種x射線機(jī)圖像處理裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及醫(yī)療器械技術(shù)領(lǐng)域，具體地說是一種靈活方便，滿足大數(shù)據(jù)量、高速處理要求的X射線機(jī)圖像處理裝置。
背景技術(shù)：
在利用數(shù)字化X射線機(jī)對人體某部位進(jìn)行照射時，X線射入人體后，由于人體不同組織的衰減率不同，會形成攜帶人體內(nèi)部結(jié)構(gòu)信息的X線影像，影像增強(qiáng)器把X線影像轉(zhuǎn)換成可見光影像，再通過CCD相機(jī)把影像信號(即光信號)轉(zhuǎn)化成電信號。CCD相機(jī)所獲取的影像數(shù)據(jù)，由于受影像鏈路上的量子噪聲、電子噪聲以及CCD自身的分辨率等諸多因素的影響，如果不做任何的圖像處理，難以得到清晰的高質(zhì)量的圖像，不利于醫(yī)生的診斷，因此，圖像處理裝置是數(shù)字化X射線機(jī)的重要部件。
現(xiàn)有技術(shù)中，實現(xiàn)圖像處理的途徑有兩條一是完全依賴計算機(jī)，導(dǎo)致計算機(jī)的CPU負(fù)擔(dān)太重，實時圖像的質(zhì)量仍然不能保證，而且?guī)硐到y(tǒng)穩(wěn)定性差等諸多問題；二是用硬件實現(xiàn)圖像處理，速度快，不占用計算機(jī)資源，穩(wěn)定性高。因此，通常將一些算法相對簡單、數(shù)據(jù)量大的圖像處理用硬件來實現(xiàn)，而算法相對復(fù)雜，數(shù)據(jù)量小的圖像處理由軟件來實現(xiàn)，同時后者更側(cè)重于沒有實時性要求的后處理，這樣可以使系統(tǒng)達(dá)到最佳的性能。
常規(guī)硬件實現(xiàn)圖像處理的方法有以下幾種一是采用專用處理芯片，此方法功能單一，設(shè)計不夠靈活，成本高；二是采用DSP(數(shù)字信號處理)芯片，隨著圖像分辨率和幀率的日益提高，對其運(yùn)算速度的要求也越來越高，DSP芯片已經(jīng)難以滿足要求；三是采用CPLD(Complex ProgrammableLogic Device，一種較PLD更為復(fù)雜的邏輯元件)，由于其容量較小，需要將多個芯片連接起來，不僅成本增加，也帶來設(shè)計上的難度。
另外，在以往的同類設(shè)備中，通常會設(shè)計一個獨立的圖像處理單元，然后通過RS-232串口與主控計算機(jī)相連。這樣不僅安裝不便，在電纜連接上需要單獨供電和通訊，而且由于RS-232串口帶寬的限制，只能實現(xiàn)簡單的參數(shù)設(shè)置，不能完成數(shù)據(jù)量較大，速度要求較高的數(shù)據(jù)傳輸。

發(fā)明內(nèi)容
針對現(xiàn)有技術(shù)中的常規(guī)方法和同類設(shè)備中面臨的問題，本發(fā)明的目的在于提供一種安裝靈活方便、滿足大數(shù)據(jù)量、高速處理要求的X射線機(jī)圖像處理裝置。
為實現(xiàn)上述目的，本發(fā)明采用的技術(shù)方案是
具有圖像接收模塊、FPGA、圖像發(fā)送模塊、時鐘發(fā)生及緩沖模塊以及外部控制信號輸入模塊，其中FPGA內(nèi)部的圖像數(shù)據(jù)源接口模塊通過圖像接收模塊接有圖像數(shù)據(jù)源，圖像數(shù)據(jù)源接口模塊的輸出端通過圖像處理模塊及外部設(shè)置的圖像發(fā)送模塊與主控計算機(jī)中的圖像采集卡相連；FPGA內(nèi)部的控制模塊通過PCI橋與主控計算機(jī)的PCI總線相連，通過外部控制信號輸入模塊(17)與X射線機(jī)的其它設(shè)備相連；時鐘發(fā)生及緩沖模塊產(chǎn)生的本地時鐘信號分別接至FPGA和PCI橋。
所述FPGA內(nèi)部還具有第1DCM模塊及第2DCM模塊，其中第1DCM模塊設(shè)于圖像接收模塊與圖像數(shù)據(jù)源接口模塊、圖像處理模塊及控制模塊之間，第2DCM模塊設(shè)于時鐘發(fā)生及緩沖模塊與圖像處理模塊及控制模塊之間；所述圖像處理模塊的內(nèi)部電路為依次連接于圖像數(shù)據(jù)源接口模塊與圖像發(fā)送模塊之間的遞歸降噪模塊、邊緣增強(qiáng)模塊、伽瑪校正模塊以及正負(fù)翻轉(zhuǎn)模塊，還具有圖像翻轉(zhuǎn)模塊，可連接于上述電路中的任意位置；上述各模塊通過控制模塊經(jīng)PCI橋與主控計算機(jī)的PCI總線相連，圖像處理模塊還接有存儲器組；所述遞歸降噪模塊內(nèi)部具有多個fifo模塊及運(yùn)算模塊，其中一個fifo模塊的輸入端與圖像數(shù)據(jù)源接口模塊相連，另一個fifo模塊的輸出端接至邊緣增強(qiáng)模塊，運(yùn)算模塊設(shè)于多個fifo與存儲器組中的存儲器之間；所述邊緣增強(qiáng)模塊內(nèi)設(shè)置有數(shù)據(jù)暫存模塊、第1計算模塊及圖像輸出模塊，其中數(shù)據(jù)暫存模塊的輸入端與遞歸降噪模塊相連接，輸出端通過第1計算模塊及圖像輸出模塊接至圖像翻轉(zhuǎn)模塊；所述圖像翻轉(zhuǎn)模塊內(nèi)部具有圖像寫邏輯單元及圖像讀邏輯單元，其中圖像寫邏輯單元輸入端接有邊緣增強(qiáng)模塊，輸出端接至存儲器組中的存儲器，圖像讀邏輯單元設(shè)于存儲器及伽瑪校正模塊之間；所述伽瑪校正模塊內(nèi)部為設(shè)于圖像翻轉(zhuǎn)模塊及正負(fù)翻轉(zhuǎn)模塊之間的伽瑪校正LUT表，該伽瑪校正LUT表的輸入端還接有LUT表寫入邏輯單元。
在圖像處理模塊內(nèi)部還具有依次連接于圖像數(shù)據(jù)源接口模塊及遞歸降噪模塊之間的預(yù)降噪模塊和運(yùn)動檢測模塊；所述運(yùn)動檢測模塊內(nèi)部通過設(shè)于預(yù)降噪模塊及存儲器組中的存儲器之間的圖像寫入邏輯單元、圖像讀出邏輯單元接有第2計算模塊，該第2計算模塊的輸出端與遞歸降噪模塊相連；本發(fā)明還設(shè)有A/D模塊，其數(shù)字量輸出端與圖像接收模塊的輸入端相連，模擬量輸入端接有圖像數(shù)據(jù)源。
本發(fā)明具有以下有益效果及優(yōu)點1.能完成數(shù)據(jù)量較大，速度要求較高的數(shù)據(jù)傳輸與數(shù)據(jù)處理，并且仍有不斷提升的空間。由于本發(fā)明采用FPGA器件做圖像處理芯片，F(xiàn)PGA的DSP帶寬比DSP處理器的帶寬要高出幾倍，可以實現(xiàn)目前高分辨率，高幀率的臨床要求，同時存儲器采用存儲速度快，控制方法簡單的SRAM，有效提高了圖像處理的速度；
2.功能升級方便。由于本發(fā)明采用FPGA器件做圖像處理芯片，隨著FPGA密度的不斷增加，許多用于數(shù)字信號處理的模塊都可以嵌入到其中，F(xiàn)PGA的可重配置功能使功能升級極為方便，而且滿足日益增長的運(yùn)算速度的要求和算法更新的要求；3.結(jié)構(gòu)緊湊，安裝、供電及通訊更加方便。本發(fā)明設(shè)計了一個硬件通用架構(gòu)，硬件電路基于PCI總線的設(shè)計，與軟件系統(tǒng)結(jié)合緊密，使針對X射線機(jī)圖像處理的各種算法都可以在這個架構(gòu)上實現(xiàn)，同時，兼顧使系統(tǒng)結(jié)構(gòu)緊湊，通訊方便等要求，充分發(fā)揮硬件與軟件在系統(tǒng)中協(xié)同工作的優(yōu)勢，使應(yīng)用的靈活性進(jìn)一步增強(qiáng)。


附圖1為本發(fā)明在X射線機(jī)中的應(yīng)用示意圖；附圖2為本發(fā)明電路原理框圖；附圖3為本發(fā)明圖像處理模塊框圖；附圖4為本發(fā)明遞歸降噪模塊框圖；附圖5為本發(fā)明邊緣增強(qiáng)模塊框圖；附圖6為本發(fā)明圖像翻轉(zhuǎn)模塊框圖；附圖7為本發(fā)明伽瑪校正模塊框圖；附圖8為本發(fā)明運(yùn)動檢測模塊框圖。
具體實施例方式
本發(fā)明在X射線機(jī)中的應(yīng)用如圖1所示，為使系統(tǒng)具有最大的靈活性，提供了一個硬件通用架構(gòu)，使針對X射線機(jī)圖像處理的各種算法都可以在這個架構(gòu)上實現(xiàn)，而且滿足日益增長的運(yùn)算速度的要求和算法更新的要求；同時，兼顧使系統(tǒng)結(jié)構(gòu)緊湊，通訊方便等要求。
本實施例中將本發(fā)明圖像處理裝置2安裝于X射線機(jī)主控計算機(jī)4的PCI總線插槽43上，供電由PCI總線插槽43自動完成。圖像處理裝置2的圖像輸入、輸出接口5、16分別與圖像數(shù)據(jù)源1和圖像采集卡3相連。
本發(fā)明的電路原理框圖如圖2所示，具有圖像接收模塊6、FPGA(現(xiàn)場可編程邏輯門陣列)9、圖像發(fā)送模塊15及外部控制信號輸入模塊17。其中FPGA9內(nèi)部的圖像數(shù)據(jù)源接口模塊10通過圖像接收模塊6接有圖像數(shù)據(jù)源1，圖像數(shù)據(jù)源接口模塊10的輸出端通過圖像處理模塊11及外部設(shè)置的圖像發(fā)送模塊15與主控計算機(jī)中的圖像采集卡3相連；FPGA9內(nèi)部的控制模塊14通過PCI橋19及金手指20與主控計算機(jī)的PCI總線相連，同時通過外部控制信號輸入模塊17接收外部控制信號；還具有時鐘發(fā)生及緩沖模塊18，其產(chǎn)生的本地時鐘信號分別接至FPGA9和PCI橋19；圖像處理模塊11還接有存儲器組8；FPGA9通過FPGA配置模塊7完成內(nèi)部結(jié)構(gòu)配置；FPGA9利用其內(nèi)部的第1DCM模塊12及第2DCM模塊13實現(xiàn)倍頻，分頻，時鐘驅(qū)動等功能。
本實施例中圖像數(shù)據(jù)源1采用CCD相機(jī)，當(dāng)前主流CCD相機(jī)的分辨率是1024*1024，高檔CCD相機(jī)的分辨率是2048*2048，幀率是30幀/秒；要實時完成大量的數(shù)據(jù)運(yùn)算，比如多幀的遞歸降噪和預(yù)降噪，運(yùn)動檢測，7*7邊緣增強(qiáng)，正負(fù)翻轉(zhuǎn)，圖像翻轉(zhuǎn)，伽瑪校正等，對實現(xiàn)圖像處理的芯片的速度要求是很高的。FPGA9由大量邏輯宏單元構(gòu)成，通過配置，可以形成不同的硬件結(jié)構(gòu)，完成不同的功能。隨著FPGA密度的不斷增加，許多用于數(shù)字信號處理的模塊都可以嵌入到其中，比如可配置RAM，DSP乘加模塊，嵌入式處理器等。FPGA的DSP帶寬比DSP處理器的帶寬要高出幾倍，其可重配置功能使功能升級方便。因此，F(xiàn)PGA器件占領(lǐng)了越來越多的數(shù)字信號處理領(lǐng)域。正是基于上述原因，本發(fā)明采用FPGA器件做圖像處理芯片。
同時，系統(tǒng)在不同的工作模式下，硬件電路的工作狀態(tài)是不同的。所以需要搭建一個硬件系統(tǒng)和軟件系統(tǒng)溝通的橋梁，以確保系統(tǒng)設(shè)計的靈活性?？紤]到當(dāng)前的數(shù)字化X線機(jī)都有一臺主控計算機(jī)，設(shè)計一個基于PCI(外部部件互連)總線的板卡，不僅使通訊方便，可以快速實現(xiàn)大數(shù)據(jù)量的查找表的傳輸，而且供電方便，使系統(tǒng)結(jié)構(gòu)更加緊湊，充分發(fā)揮硬件與軟件在系統(tǒng)中協(xié)同工作的優(yōu)勢。在本發(fā)明中，硬件電路是一個基于PCI總線的板卡，插入到主控計算機(jī)中，通過PCI總線下載查找表，同時進(jìn)行硬件電路工作參數(shù)的設(shè)置。
查表法也是圖像處理中常用的方法，查找表(LUT)的內(nèi)容可能需要隨時更改，使不同參數(shù)的圖像處理功能得以實現(xiàn)，查找表的數(shù)據(jù)量有大有小，查找表數(shù)據(jù)的傳輸要求快速實現(xiàn)，不影響實時的圖像處理。
本發(fā)明的工作原理是圖像數(shù)據(jù)源輸出的LVDS(低壓差分信號)信號，由圖像接收模塊6將LVDS信號轉(zhuǎn)化成TTL信號，F(xiàn)PGA9將圖像數(shù)據(jù)讀入FPGA9內(nèi)部的圖像數(shù)據(jù)源接口模塊10，然后送達(dá)圖像處理模塊11；處理完的數(shù)據(jù)由圖像發(fā)送模塊15轉(zhuǎn)化成LVDS信號，最終輸出送給采集卡3；PCI橋19將PCI總線信號轉(zhuǎn)化成本地總線，由FPGA9內(nèi)部的控制模塊14接收該總線上的數(shù)據(jù)，下載LUT表，并給PCI橋19提供控制及應(yīng)答信號，完成與PCI總線的接口；同時該控制模塊14接收外部控制信號，根據(jù)外部控制信號和從PCI總線上接收的控制命令進(jìn)行邏輯綜合，產(chǎn)生最終的控制信號送給圖像處理模塊11；時鐘發(fā)生及緩沖模塊18產(chǎn)生本地時鐘，并通過零延時的時鐘緩沖器產(chǎn)生2個時鐘分別送給FPGA9和PCI橋19。FPGA9利用內(nèi)部的第1、2DCM模塊(數(shù)字時鐘管理模塊)12、13分別驅(qū)動圖像數(shù)據(jù)源時鐘和本地時鐘，送達(dá)圖像處理模塊11和控制模塊14。
如圖3所示，在圖像處理模塊11中圖像數(shù)據(jù)以流水線的方式分別通過依次連接于圖像數(shù)據(jù)源接口模塊10與圖像發(fā)送模塊15之間的遞歸降噪模塊111、邊緣增強(qiáng)模塊112、圖像翻轉(zhuǎn)模塊113、伽瑪校正模塊114以及正負(fù)翻轉(zhuǎn)模塊115完成遞歸降噪、邊緣增強(qiáng)、圖像翻轉(zhuǎn)、伽瑪校正以及正負(fù)翻轉(zhuǎn)等圖像處理運(yùn)算，最終輸出給圖像發(fā)送模塊15；本實施例還通過設(shè)于圖像數(shù)據(jù)源接口模塊10與遞歸降噪模塊111之間的預(yù)降噪模塊116和運(yùn)動檢測模塊117完成預(yù)降噪和運(yùn)動檢測，其檢測結(jié)果送給遞歸降噪模塊111，這樣，對于靜止物體，可采用較大的降噪系數(shù)，獲得好的圖像；而在檢測到物體運(yùn)動以后，改用較小的降噪系數(shù)甚至不降噪，改善或避免了對運(yùn)動物體做遞歸降噪而產(chǎn)生的拖尾現(xiàn)象。
如圖4所示，本實施例中，遞歸降噪模塊111內(nèi)部設(shè)置有第1～4fifo模塊26～29及運(yùn)算模塊25，其中運(yùn)算模塊25設(shè)于第1、2fifo模塊26、27與存儲器組8中的第1、2存儲器23、24之間，第3fifo模塊28連接于第1fifo模塊26與第1存儲器23之間，第2fifo模塊27分別與第4fifo模塊29及第2存儲器24相連。
遞歸降噪模塊111的工作過程是將從圖像數(shù)據(jù)源接口模塊10獲得的數(shù)據(jù)寫入第一fifo模塊26，一行結(jié)束后，同時讀取第1存儲器23(存儲上一幀的輸入圖像)、第2存儲器24(存儲上一幀的輸出圖像)及第1fifo模塊26中的數(shù)據(jù)，在運(yùn)算模塊25中加權(quán)求和，運(yùn)算結(jié)果送入第2fifo模塊27，在從第1fifo模塊26中讀取數(shù)據(jù)參與運(yùn)算的同時，將數(shù)據(jù)寫入第3fifo模塊28；運(yùn)算結(jié)束后，讀取第3fifo3模塊28的數(shù)據(jù)回寫到第1存儲器23，從第2fifo模塊27中讀取數(shù)據(jù)回寫到第2存儲器24，同時送給第4fifo模塊29，目的是在下一行開始時將圖像數(shù)據(jù)輸出到圖像處理模塊中的下一級模塊即邊緣增強(qiáng)模塊112進(jìn)行處理。從控制模塊14獲得的命令決定了運(yùn)算時的加權(quán)系數(shù)。如果是自動模式，則遞歸降噪模塊111根據(jù)運(yùn)動檢測模塊117的檢測結(jié)果自動切換加權(quán)系數(shù)。
如圖5所示，邊緣增強(qiáng)模塊112內(nèi)設(shè)置有數(shù)據(jù)暫存模塊30，其輸出端通過第1計算模塊31接至圖像輸出模塊32。
本實施例中為對鄰域像素實現(xiàn)7*7的增強(qiáng)，需要設(shè)置7行的LineBuffer，數(shù)據(jù)暫存模塊30利用FPGA9內(nèi)部的RAM塊實現(xiàn)數(shù)據(jù)的暫存，并輸出一個7*7的矩陣到第1計算模塊31，計算后的結(jié)果由圖像輸出模塊32輸出到圖像處理模塊11的下一級模塊即圖像翻轉(zhuǎn)模塊113中處理。圖像的暫存和計算會帶來輸出圖像的延時，圖像輸出模塊32會實現(xiàn)幀同步和行同步的延時。從控制模塊14獲得的命令決定了運(yùn)算時的加權(quán)系數(shù)，可分別實現(xiàn)無增強(qiáng)、3*3增強(qiáng)、5*5增強(qiáng)以及7*7增強(qiáng)。
如圖6所示，所述圖像翻轉(zhuǎn)模塊113分別通過其內(nèi)部設(shè)置的圖像寫邏輯單元33及圖像讀邏輯單元34與存儲器組8中的第3、4存儲器35、36相連，其中圖像寫邏輯單元33控制第3存儲器35和第4存儲器36的乒乓寫操作，圖像讀邏輯單元34控制SRAM存儲器35和SRAM存儲器36的乒乓讀操作，通過給出不同的地址順序來實現(xiàn)圖像的左右翻轉(zhuǎn)和上下翻轉(zhuǎn)。從控制模塊14獲得的命令決定了其工作模式，可分別實現(xiàn)不翻轉(zhuǎn)，左右翻轉(zhuǎn)，上下翻轉(zhuǎn)，上下左右同時翻轉(zhuǎn)。
如圖7所示，所述伽瑪校正模塊114內(nèi)部為伽瑪校正LUT表37，其輸入端接有LUT表寫入邏輯單元38。伽瑪校正LUT表37是利用FPGA內(nèi)部的RAM塊實現(xiàn)的雙口ram，可以同時進(jìn)行讀寫操作，控制模塊14將從PCI橋19傳遞過來的LUT表數(shù)據(jù)送入伽瑪校正模塊19，通過LUT表寫入邏輯38寫入雙口ram中，圖像數(shù)據(jù)連接到雙口ram的讀地址端口上，通過讀操作獲得的數(shù)據(jù)就是查表所得數(shù)據(jù)，送到下一級圖像處理模塊中。
如圖8所示，所述運(yùn)動檢測模塊117內(nèi)部具有第2計算模塊41，通過圖像寫入邏輯39及圖像讀出邏輯40與存儲器組8中的第5存儲器42相連。運(yùn)動檢測模塊117將預(yù)降噪模塊116輸出的圖像做一個裁減，只取中間一個方塊，存入第5存儲器42中，圖像存完2幅以后(只是中間方塊圖像)，立即開始讀取圖像，通過第2計算模塊41作塊匹配的計算，計算結(jié)果包括運(yùn)動的速度和方向，送給遞歸降噪模塊111以決定自動模式下的降噪系數(shù)。所以計算要在下一幅圖像的中間方塊圖像到來之前完成。
在圖像處理中，多幀運(yùn)算是經(jīng)常會用到的一種處理方法，本實施例為滿足多幀運(yùn)算的速度要求和控制要求，第1～5存儲器23、24、35、36及42采用存儲速度快，控制方法簡單的SRAM(靜態(tài)隨機(jī)存儲器)。
本發(fā)明可直接用于數(shù)字化X線機(jī)，如用于非數(shù)字化X線機(jī)，則需在圖像接收模塊(6)的輸入端設(shè)A/D模塊，將模擬的圖像信號轉(zhuǎn)化成數(shù)字信號再連接到本發(fā)明裝置上即可。
權(quán)利要求
1.一種X射線機(jī)圖像處理裝置，其特征在于具有圖像接收模塊(6)、FPGA(9)、圖像發(fā)送模塊(15)、時鐘發(fā)生及緩沖模塊(18)以及外部控制信號輸入模塊(17)，其中FPGA(9)內(nèi)部的圖像數(shù)據(jù)源接口模塊(10)通過圖像接收模塊(6)接有圖像數(shù)據(jù)源(1)，圖像數(shù)據(jù)源接口模塊(10)的輸出端通過圖像處理模塊(11)及外部設(shè)置的圖像發(fā)送模塊(15)與主控計算機(jī)中的圖像采集卡(3)相連；FPGA(9)內(nèi)部的控制模塊(14)通過PCI橋(19)與主控計算機(jī)的PCI總線相連，通過外部控制信號輸入模塊(17)與X射線機(jī)的其它設(shè)備相連(可選)；時鐘發(fā)生及緩沖模塊(18)產(chǎn)生的本地時鐘信號分別接至FPGA(9)和PCI橋(19)。
2.按權(quán)利要求1所述X射線機(jī)圖像處理裝置，其特征在于所述FPGA(9)內(nèi)部還具有第1DCM模塊(12)及第2DCM模塊(13)，其中第1DCM模塊(12)設(shè)于圖像接收模塊(6)與圖像數(shù)據(jù)源接口模塊(10)、圖像處理模塊(11)及控制模塊(14)之間，第2DCM模塊(13)設(shè)于時鐘發(fā)生及緩沖模塊(18)與圖像處理模塊(11)及控制模塊(14)之間。
3.按權(quán)利要求1所述X射線機(jī)圖像處理裝置，其特征在于所述圖像處理模塊(11)的內(nèi)部電路為依次連接于圖像數(shù)據(jù)源接口模塊(10)與圖像發(fā)送模塊(15)之間的遞歸降噪模塊(111)、邊緣增強(qiáng)模塊(112)、伽瑪校正模塊(114)以及正負(fù)翻轉(zhuǎn)模塊(115)，還具有圖像翻轉(zhuǎn)模塊(113)，可連接于上述電路中的任意位置；上述各模塊通過控制模塊(14)經(jīng)PCI橋與主控計算機(jī)的PCI總線相連，圖像處理模塊(11)還接有存儲器組(8)。
4.按權(quán)利要求3所述X射線機(jī)圖像處理裝置，其特征在于所述遞歸降噪模塊(111)內(nèi)部具有多個fifo模塊及運(yùn)算模塊(25)，其中一個fifo模塊的輸入端與圖像數(shù)據(jù)源接口模塊(10)相連，另一個fifo模塊的輸出端接至邊緣增強(qiáng)模塊(112)，運(yùn)算模塊(25)設(shè)于多個fifo與存儲器組(8)中的存儲器之間。
5.按權(quán)利要求3所述X射線機(jī)圖像處理裝置，其特征在于所述邊緣增強(qiáng)模塊(112)內(nèi)設(shè)置有數(shù)據(jù)暫存模塊(30)、第1計算模塊(31)及圖像輸出模塊(32)，其中數(shù)據(jù)暫存模塊(30)的輸入端與遞歸降噪模塊(111)相連接，輸出端通過第1計算模塊(31)及圖像輸出模塊(32)接至圖像翻轉(zhuǎn)模塊(113)。
6.按權(quán)利要求3所述X射線機(jī)圖像處理裝置，其特征在于所述圖像翻轉(zhuǎn)模塊(113)內(nèi)部具有圖像寫邏輯單元(33)及圖像讀邏輯單元(34)，其中圖像寫邏輯單元(33)輸入端接有邊緣增強(qiáng)模塊(112)，輸出端接至存儲器組(8)中的存儲器，圖像讀邏輯單元(34)設(shè)于存儲器及伽瑪校正模塊(114)之間。
7.按權(quán)利要求3所述X射線機(jī)圖像處理裝置，其特征在于所述伽瑪校正模塊(114)內(nèi)部為設(shè)于圖像翻轉(zhuǎn)模塊(113)及正負(fù)翻轉(zhuǎn)模塊(115)之間的伽瑪校正LUT表(37)，該伽瑪校正LUT表(37)的輸入端還接有LUT表寫入邏輯單元(38)。
8.按權(quán)利要求3所述X射線機(jī)圖像處理裝置，其特征在于在圖像處理模塊(11)內(nèi)部還具有依次連接于圖像數(shù)據(jù)源接口模塊(10)及遞歸降噪模塊(111)之間的預(yù)降噪模塊(116)和運(yùn)動檢測模塊(117)。
9.按權(quán)利要求8所述X射線機(jī)圖像處理裝置，其特征在于所述運(yùn)動檢測模塊(117)內(nèi)部通過設(shè)于預(yù)降噪模塊(116)及存儲器組(8)中的存儲器之間的圖像寫入邏輯單元(39)、圖像讀出邏輯單元(40)接有第2計算模塊(41)，該第2計算模塊(41)的輸出端與遞歸降噪模塊(111)相連。
10.按權(quán)利要求1所述X射線機(jī)圖像處理裝置，其特征在于還設(shè)有A/D模塊，其數(shù)字量輸出端與圖像接收模塊(6)的輸入端相連，模擬量輸入端接有圖像數(shù)據(jù)源(1)。
全文摘要
本發(fā)明公開一種X射線機(jī)圖像處理裝置，其特征在于具有圖像接收模塊、FPGA(9)、圖像發(fā)送模塊、時鐘發(fā)生及緩沖模塊以及外部控制信號輸入模塊，其中FPGA內(nèi)部的圖像數(shù)據(jù)源接口模塊通過圖像接收模塊接有圖像數(shù)據(jù)源，圖像數(shù)據(jù)源接口模塊的輸出端通過圖像處理模塊及外部設(shè)置的圖像發(fā)送模塊與主控計算機(jī)中的圖像采集卡相連；FPGA內(nèi)部的控制模塊通過PCI橋與主控計算機(jī)的PCI總線相連；時鐘發(fā)生及緩沖模塊產(chǎn)生的本地時鐘信號分別接至FPGA和PCI橋。本發(fā)明能完成數(shù)據(jù)量較大，速度要求較高的數(shù)據(jù)傳輸與數(shù)據(jù)處理，功能升級方便，還具有結(jié)構(gòu)緊湊，安裝、供電及通訊更加方便等特點。
文檔編號G06T1/00GK101061954SQ20061004642
公開日2007年10月31日 申請日期2006年4月26日 優(yōu)先權(quán)日2006年4月26日
發(fā)明者鄒海蓉, 石春燕 申請人:東軟飛利浦醫(yī)療設(shè)備系統(tǒng)有限責(zé)任公司