專利名稱：利用相移周期波形進(jìn)行時間測量的制作方法
技術(shù)領(lǐng)域：
本發(fā)明主要涉及時間測量，更具體地說，本發(fā)明涉及一種用于自動測試設(shè)備的時間測量電路和方法。
背景技術(shù)：
自動測試設(shè)備(ATE)通常用于測量半導(dǎo)體部件和電子組件。通過允許電子產(chǎn)品的制造商在制造過程的早期測試其產(chǎn)品，ATE降低了電子產(chǎn)品制造商付出的成本。早期測試可以在產(chǎn)生大量附加費(fèi)用之前，識別并廢棄不良單元。此外，ATE允許制造商根據(jù)其測試的性能等級將單元分成不同的等級。然后，通常以較高的價格銷售較好性能的單元。
ATE的診斷精度主要取決于精確時間測量。在ATE系統(tǒng)中，通常測量“事件”之間的時間。事件通常對應(yīng)于信號跳變。例如，事件可以是數(shù)字信號從低變化到高，或者模擬信號超過比較器的輸入端的預(yù)定閾值。不考慮其原始值，事件通常被轉(zhuǎn)換為信號邊沿，然后，利用該信號邊沿觸發(fā)時間測量電路系統(tǒng)。
在自動測試設(shè)備中，有幾種技術(shù)可以用于測量事件時間。一種技術(shù)是使用高速時鐘和數(shù)字計(jì)數(shù)器。通常被稱為START事件的第一事件導(dǎo)致時鐘使該計(jì)數(shù)器開始以每個時鐘周期遞增1的速率遞增。通常被稱為STOP事件的第二事件使計(jì)數(shù)器停止遞增。根據(jù)該技術(shù)，利用計(jì)數(shù)器保持的計(jì)數(shù)乘以時鐘周期，計(jì)算START和STOP之間的時間間隔。盡管對于測量與時鐘周期相比較長的時間間隔，這種技術(shù)有效，但是其分辨率局限于時鐘周期。
已經(jīng)開發(fā)了另一種顯著提高分辨率的時間測量技術(shù)。與在上述技術(shù)中相同，數(shù)字計(jì)數(shù)器遞增，以生成START與STOP之間的粗略時鐘周期計(jì)數(shù)。然而，還利用線性內(nèi)插，測量START事件與時鐘之間以及STOP事件與時鐘之間的時間。然后，考慮在這些前部間隔和尾部間隔內(nèi)所測量的時間，調(diào)整該粗略計(jì)數(shù)。
通常利用模擬斜波電路進(jìn)行線性內(nèi)插，設(shè)置該模擬斜波電路，以測量前部間隔和尾部間隔。根據(jù)該技術(shù)，在出現(xiàn)事件時(例如，START或者STOP)，使電流源切換到電容器。響應(yīng)該事件，從基線值向上限線性充電該電容器兩端的電壓。一旦出現(xiàn)后續(xù)時鐘邊沿，采樣電路(例如，具有采樣保持電路的模數(shù)轉(zhuǎn)換器)采樣電容器電壓。一進(jìn)行了采樣，該電容器就放電。因?yàn)樾辈ǖ木€性特性，該采樣電壓與該時間與時鐘邊沿之間的時間成正比，因此通過線性內(nèi)插，可以將它轉(zhuǎn)換為時間。
斜波技術(shù)顯著提高了分辨率。盡管分辨率不受時鐘周期的限制，但是分辨率受時鐘周期除以采樣電路對斜波測量采用的位數(shù)的限制。
盡管顯著提高了分辨率，但是我們知道，這種斜波技術(shù)具有某些缺陷。例如，它采用復(fù)雜模擬電路系統(tǒng)，這通常需要專業(yè)工程師精心設(shè)計(jì)。例如，在為了開發(fā)新產(chǎn)品，而改變設(shè)計(jì)規(guī)范時，通常要重新進(jìn)行昂貴的設(shè)計(jì)。或許，更重要的是，使斜波恢復(fù)到精確基線值通常需要較長的延遲(通常要幾十個時鐘周期)。這種延遲限制了斜波的再觸發(fā)時間，因此，限制了可以進(jìn)行連續(xù)測量的速率。在自動測試設(shè)備中，測量速率是重要的質(zhì)量因數(shù)，能夠以高速完成測量的系統(tǒng)可以縮短測試時間，因此，可以總體降低與測試電子產(chǎn)品相關(guān)的成本。
最近幾年，為了測量測試信號的定時抖動，對ATE的性能進(jìn)行了大量校正。眾所周知，“定時抖動”指信號邊沿定時位置的波動。抖動可以包括隨機(jī)分量以及周期分量。通常，通過使信號邊沿重復(fù)多次并重復(fù)測量其位置，確定抖動。然后，自動測試系統(tǒng)計(jì)算邊沿位置的統(tǒng)計(jì)波動，以提供抖動的測量值。
由于抖動測量是自動測試設(shè)備的更重要特性，所以進(jìn)行時間測量的速率更加重要。因此，希望自動測試系統(tǒng)包括可以以高速被再觸發(fā)的高分辨率時間測量電路。還希望避免斜波技術(shù)的其他缺陷中的一些缺陷。

發(fā)明內(nèi)容
用于自動測試設(shè)備的時間測量電路采用由至少兩個頻率相同但是相位不同的分量組成的多相基準(zhǔn)信號。設(shè)置一個或者多個計(jì)數(shù)器，以對多相基準(zhǔn)信號或者其(各)分量的周期進(jìn)行計(jì)數(shù)。
根據(jù)一種變型，第一計(jì)數(shù)器接收多相基準(zhǔn)信號的第一分量，而第二計(jì)數(shù)器接收第二分量。每個計(jì)數(shù)器分別對各分量的周期進(jìn)行計(jì)數(shù)。因?yàn)楦鞣至烤哂胁煌南辔?，所以除了一個比另一個延遲之外，第一和第二計(jì)數(shù)器的內(nèi)容通常相同。在發(fā)生要測量的事件時，利用各存儲單元(例如，寄存器)鎖存兩個計(jì)數(shù)器的內(nèi)容。
根據(jù)另一個變型，設(shè)置一個計(jì)數(shù)器，該計(jì)數(shù)器接收多相基準(zhǔn)信號的各分量之一。該計(jì)數(shù)器連接到兩個不同存儲單元(例如，寄存器)的數(shù)據(jù)輸入端。配置該寄存器，以使它們之一相對于之另一延遲(通過使數(shù)據(jù)、時鐘或者它們二者延遲)。在發(fā)生事件時，該寄存器鎖存其相應(yīng)輸入數(shù)據(jù)。因?yàn)榧拇嫫髦g存在延遲，所以該寄存器及時保持對應(yīng)于不同瞬時的計(jì)數(shù)器的數(shù)值。
對于這兩種變型，設(shè)置采樣電路，以基本上在發(fā)生事件的瞬時，對多相基準(zhǔn)信號的分量進(jìn)行采樣。譯碼電路將該事件的采樣轉(zhuǎn)換為相位值。因?yàn)樵撌录惒降貙υ摷拇嫫饔行в?jì)時，所以如果送到該寄存器的數(shù)據(jù)和時鐘接近同時發(fā)生變化，則該寄存器之一的內(nèi)容可能不穩(wěn)定。然而，我們知道，來自譯碼電路的相位值識別何時發(fā)生與該分量有關(guān)的事件，并且因此能夠用于推斷哪個寄存器可能比另一個寄存器含有穩(wěn)定內(nèi)容。利用該相位值，選擇器選擇更穩(wěn)定寄存器的內(nèi)容，以生成粗略計(jì)數(shù)。組合器將選擇的粗略計(jì)數(shù)與該相位值組合在一起，以生成該事件的精確時間測量值。
由于該技術(shù)不需要斜波電路，所以消除了相關(guān)再觸發(fā)延遲，因此，可以提高測量速率。還可以實(shí)現(xiàn)其他優(yōu)點(diǎn)。
在該優(yōu)選實(shí)施例中，利用許多時間戳單元構(gòu)造用于自動測試設(shè)備的時間測量儀器。這些單元可以對在測單元的事件同時、并行執(zhí)行時間測量，而且它們特別適合高速抖動測量。


參考附圖可以更好地理解下面的描述，其中圖1是N通道時間戳電路的示例性實(shí)施例的方框圖；圖2是適合用于圖1所示N通道時間戳電路的基準(zhǔn)電路的示例性實(shí)施例的簡化原理圖；圖3是適合用于圖1所示N通道時間戳電路的時間戳單元的示例性實(shí)施例的簡化原理圖；圖4是示出圖1所示N通道時間戳電路的運(yùn)行過程中的信號的波形圖；圖5是適合用于圖1所示N通道時間戳電路的基準(zhǔn)電路的變換實(shí)施例的簡化原理圖；圖6是適合用于圖1所示N通道時間戳電路中的圖5所示基準(zhǔn)電路的時間戳單元的變換實(shí)施例的簡化原理圖；圖7是示出用于生成定時事件時間戳的處理過程的流程圖；圖8是示出用于采集并統(tǒng)計(jì)地分析加時間戳值的處理過程的流程圖；圖9是包括了時間戳電路的指令的方框圖；
圖10是包括了時間戳電路的自動測試系統(tǒng)的方框圖；圖11是N通道時間戳電路的簡化原理圖，其中可以在多路分離器的直接輸入與輸出之間切換通道；以及圖12是適合用于圖11所示電路的多路分離器的簡化原理圖。
具體實(shí)施例方式
圖1示出時間測量電路100的示例性實(shí)施例。該時間測量電路100包括N個時間測量，例如，時間戳單元110a至110n、基準(zhǔn)電路112以及處理器114。在優(yōu)選實(shí)施例中，N是2的冪(即，4，8，16，32等)。然而，不要求這樣，而且N可以是任意正整數(shù)。時間戳單元110a至110n分別連接到各輸入端(即，事件1至N)，用以接收用于傳送要測量事件的輸入信號。
基準(zhǔn)電路112將基準(zhǔn)信號和其他公共信號提供至?xí)r間戳單元。它優(yōu)選接收ARM輸入，以選擇性地激活和停用時間戳單元110a至110n。
時間戳單元110a至110n分別連接到處理器114。優(yōu)選對該處理器進(jìn)行編程，以將用于生成傳統(tǒng)時間測量值(例如，時間間隔、頻率、上升時間、下降時間等)的不同值(即，“時間戳”)進(jìn)行比較。還優(yōu)選對處理器114進(jìn)行編程，以分析用于計(jì)算輸入信號的定時抖動所用的時間戳、或者時間戳組的統(tǒng)計(jì)特性。
圖2示出基準(zhǔn)電路112的示例性實(shí)施例。該基準(zhǔn)電路包括用于生成周期信號的振蕩器210。在該優(yōu)選實(shí)施例中，該周期信號是非常穩(wěn)定的正弦信號。將該周期信號饋送到多相生成電路212。作為響應(yīng)，多相生成電路212生成多相基準(zhǔn)信號。該信號優(yōu)選包括兩個分量“PHASE1”和“PHASE2”。作為選擇，還可以生成其他不同相位的分量。
多相基準(zhǔn)信號的分量具有互相相同的頻率，但是相位不同。優(yōu)選地，其頻率與來自振蕩器210的周期信號的頻率相同。PHASE1與PHASE2之間的相差優(yōu)選為90度。然而，只要知道該相差或者通過校準(zhǔn)可以確定該相差，就可以從90度顯著改變該精確相差。
多相生成電路212無須復(fù)雜。優(yōu)選利用信號分配器(例如，“T”或者功率分配器)實(shí)現(xiàn)它，其一個輸出相對于另一個輸出延遲。也可以利用用于生成一對精確正交輸出信號的Hilbert濾波器實(shí)現(xiàn)它。對多相生成電路212的唯一要求是，它至少生成兩個具有相同頻率但是不同相位的信號。隨著經(jīng)歷的時間和溫度的變化，該相差優(yōu)選高度穩(wěn)定。
“與”門214和216優(yōu)選將PHASE1和PHASE2轉(zhuǎn)換為選通二進(jìn)制信號PHASE1G和PHASE2G。僅在ARM是“真”時，激活這兩個選通信號。
在該優(yōu)選實(shí)施例中，PHASE1G和PHASE2G分別作為各計(jì)數(shù)器第一計(jì)數(shù)器220和第二計(jì)數(shù)器222，的時鐘。因此，每當(dāng)ARM是“真”時，第一計(jì)數(shù)器220在每個PHASE1周期之后遞增，而第二計(jì)數(shù)器222在每個PHASE2周期之后遞增。
各計(jì)數(shù)器生成相應(yīng)計(jì)數(shù)“PHASE1 COUNT”和“PHASE2COUNT”。因?yàn)榈接?jì)數(shù)器220和222的輸入實(shí)際上是互相相移輸入，所以除了一個輸出相對于另一個輸出延遲之外，這些計(jì)數(shù)器的輸出通常相同。
優(yōu)選配置計(jì)數(shù)器220和222，以在ARM每次是“假”時，復(fù)位。該配置確保第一和第二計(jì)數(shù)器220和222的內(nèi)容始終互相跟蹤。在ARM變成“真”時，計(jì)數(shù)器優(yōu)選離開其復(fù)位狀態(tài)。邏輯門224和226在計(jì)數(shù)器的復(fù)位通路上提供短暫延遲。這種延遲確保該計(jì)數(shù)器在ARM變成“真”之后使復(fù)位保持短暫時間，以防止它們錯誤地遞增(即，在各選通相位分量也是“真”時，在ARM的上升邊沿之后)。
在該優(yōu)選實(shí)施例中，緩沖器218提供用于控制在時間戳單元110a至110n內(nèi)的同步硬件的時鐘信號(“CLOCK”)。緩沖器218在對振蕩器210的輸出進(jìn)行“squaring off”來生成CLOCK，然后，將其重新基準(zhǔn)為與下游電路系統(tǒng)兼容的數(shù)字邏輯電平。可選地，通過利用多相基準(zhǔn)信號的分量之一來驅(qū)動緩沖器218生成CLOCK。
圖3輸出時間戳單元110的示例性實(shí)施例。圖3所示的時間戳單元110對應(yīng)于圖1所示時間戳單元110a至110n。
示例性時間戳單元110包括第一ADC(模數(shù)轉(zhuǎn)換器)310和第二ADC 312。每個ADC分別具有用于接收多相基準(zhǔn)信號的各分量的模擬輸入端。第一和第二ADC優(yōu)選分別具有連接到時間戳單元110的、用于接收進(jìn)入事件(“EVENT X”)的采樣輸入端(“SA”)。一旦出現(xiàn)事件，每個ADC分別采樣其各輸入端的分量。第一和第二ADC 310和312優(yōu)選分別包括內(nèi)部采樣保持電路(未示出)。此外，ADC優(yōu)選具有流水線體系結(jié)構(gòu)，而且利用CLOCK對該ADC進(jìn)行定時。集成采樣保持電路和流水線體系結(jié)構(gòu)使ADC 310和312以高速率、高吞吐量工作。
譯碼器314連接到ADC 310和312的輸出端。譯碼器314使來自ADC的每對數(shù)字值映射到譯碼器314在其輸出端提供的相應(yīng)相位值。該相位值識別相對于發(fā)生事件時的多相基準(zhǔn)信號的相位，或者，與其等效的時間。
眾所周知，在ADC生成的每對值與發(fā)生事件時多相基準(zhǔn)信號的相位之間存在一一對應(yīng)關(guān)系。已知有各種方式利用各種類型的周期波形(例如，正弦波、三角波、梯形波等)確定相位值。為了說明工作原理，考慮以下事實(shí)在每個周期內(nèi)，正弦波穿越任意給定信號電平兩次。因此，一個正弦波的單個測量值不能明確標(biāo)識相位值。然而，通過提供相對于第一正弦波相移已知數(shù)量的第二正弦波，以及通過在發(fā)生事件時同時采樣兩個正弦波，可以消除相位模糊性。第一正弦波表示的兩個相位值之一與第二正弦波表示的兩個相位值之一相同。匹配值表示正確相位。
繼續(xù)參考圖3，時間戳單元100還包括第一和第二存儲單元(例如，第一寄存器316和第二寄存器318)、選擇器320和組合器322。第一寄存器316具有與第一計(jì)數(shù)器220的輸出端相連的數(shù)據(jù)輸入端。第二寄存器318具有與第二計(jì)數(shù)器222的輸出端相連的數(shù)據(jù)輸入端。利用進(jìn)入事件對這兩個寄存器316和318進(jìn)行定時。
該寄存器和選擇器有助于消除粗略周期計(jì)數(shù)的不確定性。因?yàn)殡S著其輸入數(shù)據(jù)的變化，對寄存器316和318分別異步定時，所以產(chǎn)生不確定性。眾所周知，當(dāng)數(shù)據(jù)和時鐘幾乎同時發(fā)生變化時，異步定時可能導(dǎo)致數(shù)字電路內(nèi)產(chǎn)生不可預(yù)測的特性(例如，亞穩(wěn)定性)。這種不可預(yù)測特性可能包括在鎖存數(shù)據(jù)變得穩(wěn)定之前的建立時間非常長，甚或包括錯誤數(shù)據(jù)。為了可預(yù)測地定時，數(shù)字電路通常要求在確定該時鐘之前使數(shù)據(jù)穩(wěn)定某個時間間隔。該間隔通常被稱為“建立時間”。這些電路通常還要求在確定了該時鐘之后使數(shù)據(jù)穩(wěn)定某個時間間隔，該時間間隔通常被稱為“保持時間”。
如上所述，第一計(jì)數(shù)器220和第二計(jì)數(shù)器222的內(nèi)容通常相同，但是它們的延遲量不同(即，時間偏移若干分之幾的周期)。為了確保兩個計(jì)數(shù)器的穩(wěn)定性對相同事件確定無疑，該延遲差通常必須至少長達(dá)至寄存器的建立時間和保持時間之和，加上，在這些寄存器之間可能增加偏移的任意電路誤差。在滿足該條件的情況下，在發(fā)生事件之后，存儲在寄存器316和318內(nèi)的數(shù)據(jù)始終是穩(wěn)定的。
開始簡要說明圖4，以相同的時間比例示出時間戳單元110的不同信號。圖4的頂部以正交關(guān)系(即，具有90度相差)示出多相基準(zhǔn)信號的兩個分量PHASE1和PHASE2。緊接在這些信號的下面示出ARM。每當(dāng)ARM是“真”時，生成PHASE1和PHASE2的選通形式，即，PHASE1G和PHASE2G。通常，對于PHASE1G和PHASE2G的每次正跳變，PHASE1COUNT和PHASE2COUNT分別遞增一個計(jì)數(shù)。然而，請注意，忽略(通過被延遲電路214作用)PHASE1G的第一上升邊沿，因?yàn)檫@是由ARM變成“正”而非由PHASE1所導(dǎo)致的。在ARM變成“假”時，優(yōu)選復(fù)位兩個計(jì)數(shù)。應(yīng)該注意，PHASE1 COUNT和PHASE2 COUNT優(yōu)選為數(shù)字值。圖4僅利用具有示例性意義的“電平”示出它們。
圖4所示的垂直帶表示不確定穩(wěn)定性區(qū)域。如果在第二帶或者第四帶表示的間隔期間發(fā)生要測量的事件，則不能滿足第一寄存器316的建立和/或者保持要求，而且第一寄存器的內(nèi)容可能不穩(wěn)定。同樣，如果在第一帶或者第三帶表示的間隔期間發(fā)生該事件，則不能滿足第二寄存器318的建立和/或者保持要求，而且該第二寄存器的內(nèi)容可能不穩(wěn)定。
回到圖3，可以看到選擇器310具有分別用于接收第一寄存器316和第二寄存器318的內(nèi)容的第一輸入端和第二輸入端。選擇器320還具有用于接收來自譯碼器314的相位值的控制輸入端。選擇器320的作用是從確定的第一寄存器和第二寄存器中選擇數(shù)值，然后，提供該數(shù)值，作為各周期的精確“粗略計(jì)數(shù)”。
選擇器320根據(jù)該相位值進(jìn)行選擇。一般地說，該選擇器檢驗(yàn)該相位值是否落入不確定穩(wěn)定性的任意區(qū)域內(nèi)，即，圖4所示的第一至第四垂直帶內(nèi)。如果該相位值落入第二或者第四帶內(nèi)，則認(rèn)為所寄存的第一寄存器的內(nèi)容不確定，并且選擇器320選擇第二寄存器的內(nèi)容作為粗略計(jì)數(shù)。同樣，如果該相位值落入第一或者第三帶內(nèi)，則認(rèn)為所寄存的第二寄存器的內(nèi)容不確定，并且該選擇器選擇第一寄存器的內(nèi)容作為粗略計(jì)數(shù)。如果該相位值沒有落入任意不確定區(qū)域內(nèi)，則可以利用這兩個寄存器任意之一的內(nèi)容。
一旦選擇器320選擇了粗略計(jì)數(shù)，它就將該粗略計(jì)數(shù)送到組合器322。該組合器接收該粗略計(jì)數(shù)以及來自譯碼器314的相位值。根據(jù)一種實(shí)施過程，組合器322將該粗略計(jì)數(shù)和相位值轉(zhuǎn)換為可比時間單位，然后，將它們相加，以提供該事件的精確讀取時間(即，時間戳)。通常，通過將該粗略計(jì)數(shù)與多相基準(zhǔn)信號(或者其任意分量)的周期相乘可以將該粗略計(jì)數(shù)轉(zhuǎn)換為時間。利用傳統(tǒng)的三角法，即，通過將該相位值乘以該周期，然后，除以2*PI，可以將該相位值轉(zhuǎn)換為時間。
為了確保對不同事件一致地測量相位，優(yōu)選按照慣例識別用于相位測量的零相位基線。任意選擇基線，作為正過零PHASE1。圖4示出根據(jù)具有標(biāo)志t0、t1和t3的該基線的不同周期之間的邊界。然而，應(yīng)該明白，只要一致性使用，則在兩個分量之任一上，可以用任意點(diǎn)作為基線，。
此外，為了確保一致性，應(yīng)該明白，在該相位值落在正過零PHASE2與正過零PHASE1之間時，第一寄存器316和第二寄存器318的內(nèi)容差一個計(jì)數(shù)。為了消除這種模糊性，根據(jù)需要，響應(yīng)測量的相位值，選擇器320優(yōu)選調(diào)整該粗略計(jì)數(shù)。例如，如果第一寄存器316生成粗略計(jì)數(shù)，則該計(jì)數(shù)已經(jīng)與該基線對準(zhǔn)，因此，不需要調(diào)整。然而，如果第二寄存器318生成粗略計(jì)數(shù)，而且該相位值落在各正過零分量之間，則該選擇器使該粗略計(jì)數(shù)減1，以使該計(jì)數(shù)適當(dāng)對準(zhǔn)該基線。
在該優(yōu)選實(shí)施例中，利用下面的稍許簡化技術(shù)選擇粗略計(jì)數(shù)。除非該事件與偶數(shù)編號的不確定帶重合，否則始終將該粗略計(jì)數(shù)取為PHASE1 COUNT，其中在偶數(shù)編號帶內(nèi)，該粗略計(jì)數(shù)取PHASE2COUNT減1。
在該優(yōu)選實(shí)施例中，利用查找表實(shí)現(xiàn)譯碼器314。來自第一ADC310的采樣優(yōu)選用作查找表的“X索引”，而來自第二ADC 312的采樣優(yōu)選用作“Y索引”。X索引和Y索引的組合識別譯碼器314作為輸出提供的一個相位值?？梢詫和Y的全部期望組合存儲在該查找表上?？梢砸云渌绞綄?shí)現(xiàn)譯碼器314。例如，如果多相基準(zhǔn)信號的分量精確正交，則通過計(jì)算PHASE2的四相限反正切采樣除以PHASE1采樣(即，Arc-Tan(Sine/Cosine))采樣，譯碼器可以確定該相位值。在這種情況下，譯碼器需要具備計(jì)算能力。
在該優(yōu)選實(shí)施例中，以不要求它執(zhí)行任意計(jì)算的方式，非常簡單實(shí)現(xiàn)該組合器322。為了使該粗略計(jì)數(shù)與該相位值組合在一起生成時間戳，該組合器322優(yōu)選使來自選擇器320的各位與來自譯碼器314的各位連接在一起。在這種排列中，粗略計(jì)數(shù)形成數(shù)字值的MSB(最高有效位)，而該相位值形成LSB(最低有效位)。
選擇器322優(yōu)選實(shí)現(xiàn)為具有組合邏輯的數(shù)字電路。在該優(yōu)選實(shí)施例中，在一個FPGA(現(xiàn)場可編程門陣列)中一起實(shí)現(xiàn)選擇器320、譯碼器314、寄存器316和318以及組合器322。作為選擇，也可以以其他方式，例如，利用ASIC(專用集成電路)或者利用獨(dú)立的邏輯和存儲器，實(shí)現(xiàn)它們。
當(dāng)在ATE應(yīng)用中使用時，該時間戳電路110提供大量有吸引力的特性。首先，可以以ADC的最高采樣率進(jìn)行測量?？s短了再觸發(fā)時間，因此，縮短了測試時間，而提高了吞吐量。其次，容易縮放該電路。為了提供具有高時間分辨率的時間戳電路，僅需要使用具有固有高電壓分辨率的ADC，或者僅需要利用更快基準(zhǔn)信號驅(qū)動該電路。如果ADC不能跟上更快的基準(zhǔn)信號，則利用更快單元代替該新ADC，而且代替該ADC是相對較簡單的設(shè)計(jì)變更。不需要進(jìn)行繁雜的模擬再設(shè)計(jì)和調(diào)試。在不同電路中，以及利用不同的ADC，可以重復(fù)利用容納了譯碼器314、寄存器316和318、選擇器320和組合器322的同一個FPGA。
圖5和6示出基準(zhǔn)電路112和時間戳單元110的變換實(shí)施例。如圖5所示，可以利用單個計(jì)數(shù)器520代替圖2所示的兩個計(jì)數(shù)器220和222。計(jì)數(shù)器520從多相基準(zhǔn)信號的各分量之一獲取其輸入。作為選擇，它也可以從CLOCK直接獲取其輸入。根據(jù)ARM信號的狀態(tài)，一個“與”門514激活或者關(guān)閉該計(jì)數(shù)器。如圖6所示，與圖3相同，可以采用兩個存儲單元，例如，寄存器1616和寄存器2618。然而，在這種情況下，寄存器616和618均連接到同一個計(jì)數(shù)器，即，計(jì)數(shù)器520。
為了確保寄存器之一的內(nèi)容始終穩(wěn)定，數(shù)據(jù)和/或者到這些寄存器的時鐘發(fā)生時間偏移。例如，對送到一個寄存器的在途數(shù)據(jù)施加的延遲比送到另一個寄存器的在途數(shù)據(jù)的延遲長(例如，通過延遲630)。作為選擇(或者此外)，使送到一個寄存器的時鐘(事件X)相對于送到另一個寄存器的時鐘延遲(例如，通過延遲632)。顯然，通常，使通常僅由一個或者兩個信號構(gòu)成的時鐘延遲比使通常由許多信號構(gòu)成的數(shù)據(jù)延遲容易。然而，這兩種延遲實(shí)現(xiàn)同樣的效果。
無論是使時鐘延遲，還是使數(shù)據(jù)延遲，延遲量都應(yīng)該至少大到寄存器的建立時間和保持時間之和加任意電路偏移，以確保一個寄存器的內(nèi)容始終穩(wěn)定。優(yōu)選地，該延遲量應(yīng)該對應(yīng)于該多相基準(zhǔn)信號的接近90度相位。
在其他方面，構(gòu)造圖5至6所示電路，并且基本如圖2至3所述來運(yùn)行。
圖7示出用于生成時間戳的方法的示例性實(shí)施例，而且圖7概括說明上面描述的電路執(zhí)行的處理過程。在步驟710，提供多相基準(zhǔn)信號的第一分量和第二分量。可以在本機(jī)生成這兩個分量，也可以由外部信源提供這兩個分量。這兩個分量具有相同的頻率，但是相位偏移已知數(shù)量或者通過校準(zhǔn)可以確定的數(shù)量。
在步驟712，對一個或者多個分量的周期進(jìn)行計(jì)數(shù)。在圖2和3所示的示例性實(shí)施例中，兩個計(jì)數(shù)器用于對各分量的周期進(jìn)行計(jì)數(shù)。如果說明圖5和6所示的示例性實(shí)施例，則利用一個計(jì)數(shù)器對一個分量進(jìn)行計(jì)數(shù)。
在步驟714，接收進(jìn)入事件。響應(yīng)于該事件，采樣計(jì)數(shù)周期(例如，鎖存)。如果使用兩個計(jì)數(shù)器，則利用不同的寄存器鎖存兩個計(jì)數(shù)器的內(nèi)容。如果使用一個計(jì)數(shù)器，則對應(yīng)于該計(jì)數(shù)器內(nèi)容，利用兩個寄存器將該計(jì)數(shù)器的內(nèi)容鎖存兩次。
在步驟716，通過采樣多相基準(zhǔn)信號本身的各分量(例如，PHASE1和PHASE2)，進(jìn)一步響應(yīng)該事件。一旦發(fā)生該事件，優(yōu)選基本上立即取該采樣。優(yōu)選地，基本在同時，即，基本上在收到進(jìn)入事件時，立即執(zhí)行步驟714和716。
在步驟718，利用該分量的采樣確定與該事件相關(guān)的相位值。優(yōu)選地，這是通過使在步驟716獲取的采樣與存儲在查找表內(nèi)的數(shù)值進(jìn)行匹配來實(shí)現(xiàn)的。
在步驟720，響應(yīng)于在步驟718確定的相位值，選擇采樣周期之一，作為粗略計(jì)數(shù)。排除不確定可靠性的值。
最后，在步驟722，將選擇的粗略計(jì)數(shù)與該相位值組合在一起，以對該事件提供時間戳。
一生成了時間戳，就可以將它們送到處理器114，處理器114將它們與其他時間戳進(jìn)行比較，或者對它們進(jìn)行處理。處理器114可以輕而易舉地將各時間戳進(jìn)行比較，以進(jìn)行傳統(tǒng)時間測量。例如，通過計(jì)算來自一個時間戳單元110的連續(xù)時間戳之間的差值，可以輕而易舉地計(jì)算輸入信號的周期。通過將不同時間戳單元110之間的時間戳進(jìn)行比較，也可以進(jìn)行測量。這些包括對偏移、上升時間、下降時間以及其他時間間隔所進(jìn)行的測量。由于時間戳單元110基本上單獨(dú)工作，所以不存在必須限制最小測量間隔的限制。利用不同時間戳單元計(jì)算的測量間隔可以包括負(fù)讀數(shù)和零時讀數(shù)以及正讀數(shù)。
處理器114還優(yōu)選能夠測量對時間戳單元110施加的信號的定時抖動。時間戳單元110的快速再觸發(fā)時間和大吞吐量使得這些電路特別適合進(jìn)行抖動測量，抖動測量通常涉及大量測量。
圖8示出用于確定一個或者多個測試信號的定時抖動的處理過程的示例性實(shí)施例。為了起動時間采樣，在步驟810啟動時間戳單元110。在步驟812，將測試信號施加到時間戳單元的輸入端。重復(fù)施加該測試信號，以致通常將用于確定抖動的事件重復(fù)許多次。在每次發(fā)生該事件時，時間戳單元110都要記錄該事件的時間戳(步驟814)。將該事件重復(fù)了適當(dāng)次數(shù)后，解除該時間戳單元110(步驟816)，然后，通常結(jié)束數(shù)據(jù)采集過程。可以對單個輸入，或者對多個輸入并行執(zhí)行上述處理過程。
接著，處理器114對采集的數(shù)據(jù)進(jìn)行分析，以確定(各)輸入事件的定時抖動。這包括(步驟818)使記錄的每個時間戳與事件相關(guān)。如果在每個輸入端僅提供一個事件，則將該步驟直接進(jìn)行下去(例如，測量時鐘的抖動)。然而，如果該測試信號是，例如，以串行位流方式提供的重復(fù)數(shù)據(jù)序列，則問題變得更加復(fù)雜。在這些情況下，優(yōu)選根據(jù)接收事件的順序，對時間戳進(jìn)行分組。例如，如果該輸入信號包括M個不同事件，則優(yōu)選地，處理器114應(yīng)該將每M個事件編在一組(例如，事件1，(1+M)，(1+2M)等編在一組；2，(2+M)，(2+2M)等編在另一組，等等)。對各事件適當(dāng)編組后，該處理器利用統(tǒng)計(jì)方法分析每組(步驟820)。這通常包括計(jì)算平均事件時間(相對于某些基準(zhǔn)值)和標(biāo)準(zhǔn)偏差。利用該技術(shù)，可以輕而易舉地確定任意重復(fù)時間信號的定時抖動。
一次可以對一個輸入信號測量抖動，也可以同時對不同輸入信號測量抖動。因?yàn)闀r間戳單元100獨(dú)立地工作，所以可以配置所有時間戳單元，以其最高速率，同時記錄各時間戳。最近發(fā)布的計(jì)算機(jī)總線，例如，Intel Corporation的PCI Express，提供8位高速并行數(shù)據(jù)。包括至少8個時間戳單元110的時間測量電路可以同時測量該總線上的所有信號的抖動。
在該優(yōu)選實(shí)施例中，該時間測量電路100容納在自動測試系統(tǒng)的儀器中。該儀器優(yōu)選包括8個時間戳單元110。根據(jù)期望的性能級別，在一個自動測試系統(tǒng)內(nèi)可以安裝許多這種類型的儀器。
圖9示出包括時間測量電路的儀器的示例性實(shí)施例。該儀器包括與處理器914通信的時間戳單元910a至910n。該時間戳單元和處理器實(shí)際上就是在此描述類型的。通過信號接口912，將輸入信號送到該時間戳單元，然后，設(shè)置該信號接口912，以在測試期間，從UUT(在測單元)接收信號。設(shè)置主機(jī)接口916，以在處理器914與外部計(jì)算機(jī)之間進(jìn)行通信。該計(jì)算機(jī)是主測試計(jì)算機(jī)，例如，可以運(yùn)行測試程序的計(jì)算機(jī)，它也可以是管理儀器的輔助計(jì)算機(jī)。
圖10示出包括一個或者多個時間測量電路的自動測試系統(tǒng)的示例性實(shí)施例。優(yōu)選地，提供這些時間測量電路，作為儀器，例如，圖9所示的儀器。作為選擇，它們可以設(shè)置為在其他儀器上設(shè)置的電路，或者設(shè)置為測試系統(tǒng)的其他電子組件的一部分。該測試系統(tǒng)包括主測試計(jì)算機(jī)1010，它與儀器1012a至1012n通信(直接地，或者通過輔助處理器)。該儀器可以包括激勵儀器，用于激勵UUT 916；響應(yīng)儀器，用于感測來自UUT 916的信號；或者組合了激勵功能和響應(yīng)功能的儀器。該儀器通過測試接口914與UUT通信測試信號。該測試接口可以包括彈簧裝載觸腳、暗嚙合同軸連接器、直接布線連接器或者其他類型的互連。該主計(jì)算機(jī)通常運(yùn)行用于控制各儀器的活動并使UUT運(yùn)行的測試程序。利用該設(shè)置，可以測試UUT，以確定它們是否正常工作并滿足其技術(shù)規(guī)范。根據(jù)它們在速度等主要方面的性能，還可以將它們劃分為不同的類。
盡管測量電路100的時間戳單元以高速工作，但是某些應(yīng)用甚至可能要求更快。例如，某些串行數(shù)據(jù)信號，諸如用于SerDes和SONET技術(shù)的串行數(shù)據(jù)信號可以具有每秒數(shù)十千兆比特的數(shù)據(jù)速率。為了測試這些信號，需要附加能力。
圖11示出適合測量高速信號的時間測量電路1100的示例性實(shí)施例。該時間測量電路1100包括N個與時間戳單元110基本相同的時間戳單元1110a至1110e。時間測量電路1100還包括開關(guān)電路1114。優(yōu)選利用公共選擇信號“Select”控制開關(guān)電路1114。通過將開關(guān)電路配置為一路，與圖1所示方式相同，利用獨(dú)立的輸入信號(事件1至8)驅(qū)動時間戳單元1110。然而，通過將該開關(guān)電路1114配置為另一路，利用多路分離器1112的輸出驅(qū)動該時間戳單元1110。
多路分離器1112具有用于接收高速信號的輸入端HSIN。設(shè)置該多路分離器，以響應(yīng)其輸入端的信號邊沿，在其輸出端提供信號邊沿。將按時連續(xù)發(fā)生的來自HSIN的輸入邊沿送到后續(xù)輸出端。因此，至少將數(shù)據(jù)速率降低N倍，其中N是該多路分離器的輸出端的數(shù)量。
電路1100可以以不同的模式工作。在第一模式下，可以并行測量不同的輸入信號。為了實(shí)現(xiàn)這種模式，配置電路1100，以使輸入(事件1至8)直接切換到時間戳單元1110。在第二模式下，所有時間戳單元1110接收來自多路分離器1112的輸出，作為它們的輸入。根據(jù)要測量的輸入信號的速度，用戶可以判定是將該電路1100配置為第一模式，還是配置為第二模式。利用上面描述的方法，既可以以第一模式也可以以第二模式測量定時抖動。
圖12示出適合與圖11所示電路一起使用的多路分離器的示例性實(shí)施例。該多路分離器包括N個邏輯門，例如，“與”門1210、1214、1218和1222。它還包括N個存儲單元，例如，置位/復(fù)位觸發(fā)器1212、1216、1220和1224。每個觸發(fā)器分別具有SET輸入端、RESET輸入端和輸出端。
每個“與”門分別具有用于接收使能信號的第一輸入端和用于接收HSIN的第二輸入端?！芭c”門和觸發(fā)器以交替方式串聯(lián)連接在一起。每個“與”門的輸出端分別連接到串聯(lián)序列中的下一個觸發(fā)器的SET輸入端(用于置位該觸發(fā)器)，而每個觸發(fā)器的輸出端分別連接到串聯(lián)序列中的下一個“與”門的第一輸入端(用于激活下一個觸發(fā)器)。每個觸發(fā)器的輸出端還分別連接到各時間戳單元1110的輸入端，用于提供要測量的信號邊沿。
串聯(lián)序列中的第一觸發(fā)器1212從諸如處理器114或者某些其他控制源的外部信源接收其使能信號。首先，對所有觸發(fā)器進(jìn)行復(fù)位。外部使能信號一變成“真”，HSIN的下一個上升邊沿就置位第一觸發(fā)器1212。然后，第一時間戳單元(1110a)接收對應(yīng)于該高速輸入信號的輸入邊沿。此外，激活下一個觸發(fā)器(1216)。
然后，該輸入信號的下一個上升邊沿置位第二觸發(fā)器1216，而不改變第一觸發(fā)器1212的狀態(tài)。第二時間戳單元(1010b)接收該邊沿，然后，激活第三觸發(fā)器。該電路繼續(xù)以這種方式工作，直到第N個觸發(fā)器1224被置位。響應(yīng)于該動作，第N個時間戳單元接收邊沿，然后，激活復(fù)位信號。
最后一個觸發(fā)器1224的輸出提供復(fù)位信號。該復(fù)位信號傳送到“或”門1226和1228的輸入端。“或”門1226的輸出端連接到除了最后一個觸發(fā)器之外的所有觸發(fā)器的RESET輸入端。因此，在收到最后一個信號邊沿后，這些觸發(fā)器幾乎被立即復(fù)位。通過任選延遲元件1230，“或”門1228的輸出端連接到最后一個觸發(fā)器1224的RESET輸入端。延遲電路1230使復(fù)位最后一個觸發(fā)器1224稍許延遲預(yù)定數(shù)量，以確保最后一個觸發(fā)器產(chǎn)生生成的輸出信號的脈寬長度足以確保最后一個時間戳單元1110n響應(yīng)事件。
兩個“或”門1226和1228還(從處理器114或者某些其他控制源)接收主復(fù)位(Master Reset)信號。激活主復(fù)位可以使所有觸發(fā)器恢復(fù)到復(fù)位狀態(tài)。
復(fù)位該多路分離器具有激活其以響應(yīng)其他事件的作用。特別是，第(N+1)個上升邊沿再一次置位第一觸發(fā)器1212，然后，重新開始上面描述的處理過程。只要外部使能信號是“真”，該多路分離器就可以以這種方式無限期地工作。
重要的是，圖12所示的多路分離器保存HSIN的所有邊沿的定時。HSIN的邊沿稍許延遲地出現(xiàn)在時間戳單元的輸入端(例如，以兩個門延遲)，但是這些延遲對于所有測量相同。因此，時間戳單元可以以高精度測量HSIN的邊沿定時，因此，可以測量抖動。
開關(guān)電路1114優(yōu)選包括N個復(fù)用器(mux)。在該應(yīng)用中，因?yàn)閺?fù)用器通常具有寬帶寬，所以它們優(yōu)于中繼器或者其他類型的開關(guān)。每個復(fù)用器優(yōu)選具有用于直接接收事件(例如，事件1至8之一)的第一輸入端和連接到多路分離器1112的第二輸入端。優(yōu)選共同控制該復(fù)用器(利用單選信號以相同方式一起切換所有復(fù)用器)，但是不要求這樣做。
已經(jīng)對特定實(shí)施例進(jìn)行了描述，可以設(shè)想許多變換實(shí)施例或者變型。例如，示出并描述了包括兩個相位的多相基準(zhǔn)信號。然而，不要求這樣，而且可以附加相位。盡管利用正弦波示出并描述了多相基準(zhǔn)信號的各分量，但是也可以采用其他波形，例如，梯形波和三角波。
此外，利用流水線ADC，示出并描述了ADC 310、610和612。盡管流水線趨向于提高吞吐量，但是它不是本發(fā)明的實(shí)質(zhì)元件。此外，示出并描述了具有內(nèi)部采樣保持電路的ADC。作為選擇，采樣保持電路可以設(shè)置在外部。此外，也可以利用跟蹤保持電路或者其他類型的采樣設(shè)備代替采樣保持電路。
正如所示和所描述的那樣，對多個時間戳電路設(shè)置一個多相電路。共享該電路通常是有好處的，因?yàn)檫@樣可以減少每個時間戳單元所需包含的電路系統(tǒng)的數(shù)量。然而，這不是實(shí)質(zhì)問題。作為選擇，每個時間戳單元可以分別包括其自己的多相電路。利用相同的振蕩信號，驅(qū)動所有這種多相電路，以確保時間戳單元之間的測量值同步。
類似的原理使計(jì)數(shù)器(220、222、520)保持“真”。優(yōu)選在所有時間戳單元之間共享該計(jì)數(shù)器。然而，不要求如此。作為選擇，每個時間戳單元可以包括其自己的(各)計(jì)數(shù)器。
利用不同的結(jié)構(gòu)示出并描述了時間戳單元110和基準(zhǔn)電路112的數(shù)字部分。然而，眾所周知，可以以實(shí)質(zhì)上能夠全部實(shí)現(xiàn)相同結(jié)果的各種等效方式實(shí)現(xiàn)數(shù)字功能。因此，本發(fā)明并不局限于具體示出和描述的具有分立和離散的數(shù)字結(jié)構(gòu)。
因此，本技術(shù)領(lǐng)域內(nèi)的技術(shù)人員明白，在不脫離本發(fā)明范圍的情況下，可以在形式和細(xì)節(jié)方面，對在此公開的實(shí)施例進(jìn)行各種修改。
權(quán)利要求
1.一種時間測量電路，包括N個輸入端，用于接收傳送事件的N個輸入信號；以及N個時間測量單元，每個時間測量單元連接到N個輸入端中的一個不同輸入端，而且每個時間測量單元接收多個具有相同頻率但是不同相位的基準(zhǔn)信號，其中N個時間測量單元中的每一個包括電路系統(tǒng)，對應(yīng)于在其中發(fā)生事件的多個基準(zhǔn)信號，提供相位值；多個存儲單元，每一個存儲單元被構(gòu)造和布置成用于存儲表示多個基準(zhǔn)信號之一的歷時周期計(jì)數(shù)的數(shù)值；以及選擇器，具有分別連接到多個存儲單元的多個輸入端和用于響應(yīng)于所述相位值提供多個輸入之一的輸出端。
2.根據(jù)權(quán)利要求1所述的時間測量電路，進(jìn)一步包括多相生成電路系統(tǒng)，用于生成多個基準(zhǔn)信號。
3.根據(jù)權(quán)利要求2所述的時間測量電路，進(jìn)一步包括第一計(jì)數(shù)器，連接到多相生成電路系統(tǒng)，用于接收多個基準(zhǔn)信號中的第一基準(zhǔn)信號；以及第二計(jì)數(shù)器，連接到多相生成電路系統(tǒng)，用于接收多個基準(zhǔn)信號中的第二基準(zhǔn)信號，其中第一計(jì)數(shù)器連接到多個存儲單元中的第一存儲單元，而第二計(jì)數(shù)器連接到多個存儲單元中的第二存儲單元，以分別向第一存儲單元和第二存儲單元提供計(jì)數(shù)。
4.根據(jù)權(quán)利要求2所述的時間測量電路，進(jìn)一步包括計(jì)數(shù)器，連接到多相生成電路系統(tǒng)而且用于提供表示多個基準(zhǔn)信號之一的周期數(shù)的計(jì)數(shù)，其中該計(jì)數(shù)器連接到多個存儲單元中的第一和第二存儲單元，以向第一和第二存儲單元中的每一個提供計(jì)數(shù)。
5.根據(jù)權(quán)利要求4所述的時間測量電路，其中第一和第二存儲單元中的每個均包括寄存器，該寄存器具有時鐘輸入端，該寄存器還具有建立時間和/或者保持時間的要求，第一存儲單元的寄存器的時鐘輸入端通過第一延遲連接到N個輸入端之一，第二存儲單元的寄存器的時鐘輸入端通過第二延遲連接到N個輸入端之同一個輸入端，以及該第一延遲與第二延遲之間的差值至少與該寄存器的建立時間和/或者保持時間一樣大。
6.根據(jù)權(quán)利要求4所述的時間測量電路，其中第一和第二存儲單元中的每個均包括寄存器，該寄存器具有數(shù)據(jù)輸入端，該寄存器還具有建立時間和/或者保持時間的要求，第一存儲單元的寄存器的數(shù)據(jù)輸入端通過第一延遲連接到所述計(jì)數(shù)器，第二存儲單元的寄存器的數(shù)據(jù)輸入端通過第二延遲連接到所述計(jì)數(shù)器，以及該第一延遲與第二延遲之間的差值至少與該寄存器的建立時間和/或者保持時間一樣大。
7.根據(jù)權(quán)利要求2所述的時間測量電路，其中用于提供相位值的電路系統(tǒng)包括第一ADC(模數(shù)轉(zhuǎn)換器)，具有模擬輸入端和數(shù)字輸出端，該模擬輸入端連接到多相生成電路系統(tǒng)的多個輸出端中的第一輸出端；以及第二ADC，具有模擬輸入端和數(shù)字輸出端，該模擬輸入端連接到多相生成電路系統(tǒng)的多個輸出端中的第二輸出端，其中構(gòu)造并設(shè)置第一ADC和第二ADC，以響應(yīng)于事件的發(fā)生，分別采樣它們各輸入端的信號，以及其中構(gòu)造并設(shè)置多個存儲單元，以響應(yīng)于事件的發(fā)生，分別采樣各計(jì)數(shù)。
8.根據(jù)權(quán)利要求7所述的時間測量電路，進(jìn)一步包括譯碼器，它連接到第一ADC的數(shù)字輸出端和第二ADC的數(shù)字輸出端，其中構(gòu)造并設(shè)置該譯碼器，以將來自第一和第二ADC的數(shù)字值譯為相位值。
9.根據(jù)權(quán)利要求8所述的時間測量電路，其中該譯碼器具有輸出端，而且進(jìn)一步包括組合器，該組合器連接到該譯碼器的輸出端和選擇器的輸出端，用于將每個相位值與多個存儲單元之一的內(nèi)容組合在一起。
10.根據(jù)權(quán)利要求7所述的時間測量電路，其中第一和第二ADC分別包括采樣保持電路。
11.一種用于判定何時發(fā)生事件的方法，該方法包括(A)至少提供具有相同頻率但是不同相位的第一和第二基準(zhǔn)信號；(B)生成第一基準(zhǔn)信號的第一計(jì)數(shù)，以及第一基準(zhǔn)信號和第二基準(zhǔn)信號之一的第二計(jì)數(shù)；(C)響應(yīng)于事件的發(fā)生，采樣該第一和第二基準(zhǔn)信號以及該第一和第二計(jì)數(shù)；(D)響應(yīng)于采樣的第一和第二基準(zhǔn)信號，確定一個相位值；(E)響應(yīng)于在步驟D確定的相位值，從第一和第二計(jì)數(shù)之一選擇粗略計(jì)數(shù)；以及(F)將該相位值與選擇的粗略計(jì)數(shù)組合在一起，以生成該事件的時間測量值。
12.根據(jù)權(quán)利要求11所述的方法，其中步驟E包括判定該相位值是否與第一計(jì)數(shù)遞增的定時區(qū)域基本一致；以及如果一致，則識別響應(yīng)于第二計(jì)數(shù)的粗略計(jì)數(shù)。
13.根據(jù)權(quán)利要求11所述的方法，其中步驟E包括判定內(nèi)插相位是否與第二計(jì)數(shù)遞增的定時區(qū)域一致；以及如果一致，則識別響應(yīng)于第一計(jì)數(shù)的粗略計(jì)數(shù)。
14.一種時間測量電路，包括多個輸入端，用于接收傳送重復(fù)事件的多個輸入信號；多個時間測量單元，每個時間測量單元連接到多個輸入端中的一個不同輸入端；以及處理器，連接到多個時間測量單元中的每個，用于計(jì)算重復(fù)事件定時的統(tǒng)計(jì)波動，其中每個時間測量單元分別包括至少一個存儲單元，用于存儲表示在發(fā)生事件時多相基準(zhǔn)信號的歷時周期數(shù)量的粗略計(jì)數(shù)；以及用于指出在發(fā)生事件時多相基準(zhǔn)信號的相位的電路。
15.根據(jù)權(quán)利要求14所述的時間測量電路，其中該處理器包括用于將時間測量值分成與不同重復(fù)定時事件相對應(yīng)的多個組的裝置；以及用于根據(jù)每組時間測量值的波動，計(jì)算每個重復(fù)定時事件的抖動的裝置。
16.一種時間測量電路，包括N個輸入端，用于接收傳送定時事件的N個輸入信號；多路分離器，具有一個輸入端和N個輸出端；N個時間測量單元；以及開關(guān)電路，連接到所述N個時間測量單元、所述多路分離器的N個輸出端以及所述N個輸入端，用于選擇性地將所述時間測量單元連接到所述多路分離器的輸出端或者連接到所述N個輸入端中的若干輸入端。
17.根據(jù)權(quán)利要求16所述的時間測量電路，其中該多路分離器包括多個存儲單元，每個存儲單元具有第一輸入端，用于置位該存儲單元的數(shù)字狀態(tài)；第二輸入端，用于復(fù)位該存儲單元的數(shù)字狀態(tài)；以及輸出端，用于提供表示該存儲單元是被置位還是被復(fù)位的信號；以及多個邏輯門，每個邏輯門具有第一輸入端，連接到所述多路分離器的輸入端；第二輸入端，用于接收使能信號；以及輸出端，連接到所述多個存儲單元中的相應(yīng)存儲單元的第一輸入端。
18.根據(jù)權(quán)利要求17所述的時間測量電路，其中以串聯(lián)交替方式設(shè)置所述多個存儲單元和多個邏輯門。
19.根據(jù)權(quán)利要求16所述的時間測量電路，其中該開關(guān)電路包括N個復(fù)用器，每個復(fù)用器具有連接到所述N個輸入端之一的第一輸入端，連接到所述多路分離器的N個輸出端之一的第二輸入端，以及連接到相應(yīng)時間測量單元的輸出端。
20.根據(jù)權(quán)利要求16所述的時間測量電路，進(jìn)一步包括處理器，連接到N個時間測量單元，用于計(jì)算重復(fù)事件的定時的統(tǒng)計(jì)波動。
21.一種對傳送重復(fù)事件的多個信號的定時特性進(jìn)行測量的方法，包括(A)對多相基準(zhǔn)振蕩器的周期進(jìn)行計(jì)數(shù)；(B)一旦多個信號之任一發(fā)生定時事件，(i)捕獲至少一個數(shù)值，所述數(shù)值表示當(dāng)各定時事件發(fā)生時基準(zhǔn)振蕩器在步驟A中所計(jì)數(shù)的周期數(shù)，(ii)捕獲多個數(shù)值，所述數(shù)值表示當(dāng)各定時事件發(fā)生時多相基準(zhǔn)振蕩器的相位；以及(iii)存儲用于表示在步驟B(i)和B(ii)中所捕獲的數(shù)值的數(shù)據(jù)；(C)對于不同的重復(fù)定時事件，重復(fù)步驟B；以及(E)根據(jù)存儲的數(shù)據(jù)，計(jì)算重復(fù)事件的統(tǒng)計(jì)特性。
22.根據(jù)權(quán)利要求21所述的方法，進(jìn)一步包括根據(jù)生成所述數(shù)據(jù)的重復(fù)事件，將表示在步驟B(i)和B(ii)中所捕獲的數(shù)值的數(shù)據(jù)進(jìn)行分組；以及對于每個組，計(jì)算在步驟B(i)和B(ii)中所捕獲的數(shù)值的波動，以提供抖動測量值。
23.根據(jù)權(quán)利要求22所述的方法，其中所述事件與多相基準(zhǔn)振蕩器異步。
24.一種同時測量多個測試信號的抖動的方法，包括(A)接收多個傳送重復(fù)事件的輸入信號；(B)將所述多個輸入信號施加至多個時間戳電路；(C)每當(dāng)多個時間戳電路之任一接收到重復(fù)定時事件時，記錄時間戳；以及(D)對于每個重復(fù)事件，計(jì)算所記錄的時間戳的波動，以生成各定時事件的抖動測量值。
25.根據(jù)權(quán)利要求24所述的方法，其中多個測試信號是用于形成一部分通信總線的信號。
26.根據(jù)權(quán)利要求25所述的方法，其中該通信總線是PCI Express。
27.根據(jù)權(quán)利要求24所述的方法，進(jìn)一步包括響應(yīng)于定時事件，啟動多個時間戳電路。
28.根據(jù)權(quán)利要求24所述的方法，其中在啟動多個時間測量單元的同時，在每次發(fā)生定時事件時，記錄不同時間戳。
29.一種自動測試系統(tǒng)，包括主計(jì)算機(jī)；至少一個儀器，響應(yīng)于來自主計(jì)算機(jī)的命令來工作；以及信號接口，用于在在測單元的節(jié)點(diǎn)與所述至少一個儀器之間建立電連接，其中所述至少一個儀器包括N個輸入端，其可連接到該信號接口，而且用于從該在測單元接收傳送定時事件的輸入信號；N個時間測量單元，每個時間測量單元連接到所述N個輸入端中的一個不同輸入端，每個時間測量單元用于生成用于表示在各輸入端發(fā)生定時事件的時間的時間戳值，其中每個時間測量單元分別包括至少一個存儲單元，用于存儲表示當(dāng)事件發(fā)生時多相基準(zhǔn)信號的歷時周期數(shù)量的粗略計(jì)數(shù)；以及電路，該電路用于指出表示當(dāng)事件發(fā)生時對應(yīng)于該多相基準(zhǔn)信號的相位值。
30.一種用于測試電子部件的儀器，包括主接口，用于與主計(jì)算機(jī)通信；信號接口，用于與在測單元相連；以及多個時間戳電路，連接到該信號接口，用于測量在在測單元發(fā)生事件的時間，其中多個時間戳電路的每個包括至少一個存儲單元，用于存儲表示當(dāng)事件發(fā)生時多相基準(zhǔn)信號的歷時周期數(shù)量的粗略計(jì)數(shù)；以及電路，該電路用于指出表示當(dāng)事件發(fā)生時對應(yīng)于該多相基準(zhǔn)信號的相位值。
全文摘要
時間測量電路包括N個時間戳單元，每個時間戳單元分別包括用于實(shí)現(xiàn)高時間分辨率的雙正弦波內(nèi)插器。該時間測量電路能夠以高的再觸發(fā)速率對輸入信號打上時間戳，因此，在自動測試系統(tǒng)中，它非常適合迅速測量測試信號的定時抖動。
文檔編號G06F1/00GK101031858SQ200580032891
公開日2007年9月5日 申請日期2005年8月19日 優(yōu)先權(quán)日2004年8月20日
發(fā)明者杰拉爾德·H·約翰遜 申請人:泰拉丁公司