專利名稱：用于與存儲(chǔ)器裝置通信的系統(tǒng)和方法
技術(shù)領(lǐng)域：
本發(fā)明總體上涉及與存儲(chǔ)器裝置通信的系統(tǒng)和方法。
技術(shù)背景消費(fèi)者對(duì)便攜式裝置，例如個(gè)人數(shù)字助理(PDA), MP3播放器，便攜存 儲(chǔ)器系統(tǒng)，高級(jí)蜂窩電話系統(tǒng)和照相機(jī)的需求日益增長(zhǎng)。傳統(tǒng)的非易失性存儲(chǔ) 器存儲(chǔ)系統(tǒng)，例如軟盤，硬盤驅(qū)動(dòng)器和光盤驅(qū)動(dòng)器通常由于它們的機(jī)械缺陷、 重量大、體積大和能耗高等缺點(diǎn)而不適用于便攜式體。因此，便攜式裝置的 制造商轉(zhuǎn)向固態(tài)存儲(chǔ)器系統(tǒng)，例如快閃存儲(chǔ)器和電可擦除可編程只讀存儲(chǔ)器 腿PROM)。然而，這樣的固態(tài)存儲(chǔ)器系統(tǒng)在處理翻時(shí)具有長(zhǎng)的等待時(shí)間。特別地， 可以以納秒量級(jí)的速率將命令和地址傳避睏態(tài)存儲(chǔ)器系統(tǒng)，而固態(tài)存儲(chǔ)器響 應(yīng)命令和地址的 處理一般需要顯著更長(zhǎng)的時(shí)間，與微秒一樣高。傳統(tǒng)的存儲(chǔ)器接口一次訪問一個(gè)固態(tài)存儲(chǔ)器系統(tǒng)，暫停以等待來自固態(tài)存 儲(chǔ)器系統(tǒng)的就緒信號(hào)(ready signal)。甚至在訪問多個(gè)固態(tài)存儲(chǔ)器裝置的存儲(chǔ)器 接口中，通常是一次一個(gè)地執(zhí)行對(duì)存儲(chǔ)器裝置的操作，并且在另一個(gè)操作開始 前接口暫停以等待^操作的完成。例如，傳統(tǒng)的存儲(chǔ)器接口可以對(duì)第一存儲(chǔ) 器裝置寫一頁，并且暫停，在向第二存儲(chǔ)器裝置寫第二頁之前等待該寫操作完 成。在另一個(gè)例子中，傳統(tǒng)的存儲(chǔ)器接口在第二存儲(chǔ)器裝置的i央擦除命令開始 前，等待第一存儲(chǔ)器裝置的塊擦除命令完成。在其它傳統(tǒng)的系統(tǒng)中，在第二組 操作可以開始前必須完自所有裝置上的f喿作。因而，在存儲(chǔ)器接口和固態(tài)存儲(chǔ)器體之間的 總線，以及在存儲(chǔ)器接 口和直接存儲(chǔ)器存取控制器之間的數(shù)據(jù)總線，可能在存儲(chǔ)器裝置數(shù)據(jù)處理期間 經(jīng)受延長(zhǎng)的無效周期，導(dǎo)致數(shù)據(jù)總線的有效^ffi降低。對(duì)于 密集的活動(dòng)， 尤其是對(duì)于在例如MP3播放器和照相機(jī)的裝置上的活動(dòng)，通過數(shù)據(jù)總線的有 效數(shù)據(jù)傳輸速率的減小導(dǎo)致裝置性能的斷氏。因此，需要一種改進(jìn)的用于與存 儲(chǔ)器裝置進(jìn)行數(shù)據(jù)傳輸?shù)南到y(tǒng)和方法。


ffil參照附圖可以更好地理解本發(fā)明，以及它的諸多特征和優(yōu)點(diǎn)對(duì)本領(lǐng)域 技術(shù)人員來說將變得明顯。圖1和圖2包括 處理裝置部件的示例性實(shí)施例的說明。 圖3包括存儲(chǔ)器裝置存取的示例性時(shí)間線的說明。圖4包括用于存取存儲(chǔ)器裝置的示例性方法的說明，其可以通il數(shù)據(jù)處理裝置例如圖1和2中所示的數(shù)據(jù)處理裝置來執(zhí)行。在不同的附圖中使用同樣的參考標(biāo)記表示相似的或同樣的項(xiàng)。
具體實(shí)施方式
在特定的實(shí)施例中，本公開涉及一種繊處理裝置，該繊處理體包括 存儲(chǔ)器接口。該存儲(chǔ)器接口包括數(shù)據(jù)接口，該數(shù)據(jù)接口被配置為訪問一個(gè)或多 個(gè)固態(tài)存儲(chǔ)器體。此外，該存儲(chǔ)器接口包括具有第一芯片選擇接口和第一就緒/忙碌(ready/busy)接口的第一狀態(tài)機(jī)。該存儲(chǔ)器接口還包括具有第二芯片 選擇接口和第二就緒/忙碌接口的第二狀態(tài)機(jī)。在一個(gè)實(shí)施例中，第一芯片選擇 接口和第一就緒/忙碌接口孝鵬到例如NAND快閃存儲(chǔ)器裝置的第一存儲(chǔ)器裝 置。可以將第二芯片選擇接口和第二就緒/忙碌接口連接到例如第二 NAND快 閃存儲(chǔ)器裝置的第二存儲(chǔ)器裝置。第一和第二存儲(chǔ)器裝置可以是同樣類型的， 例如是決閃存儲(chǔ)器裝置。另外，包括存儲(chǔ)離口的類鄉(xiāng)處理體還可以包括連接到第一內(nèi)部 總 線的處理器核。該第一內(nèi)部數(shù)據(jù)總線可以連接到撟，該橋與第二內(nèi)部數(shù)據(jù)總線 相連。第二內(nèi)部數(shù)據(jù)總線可以連接到該存儲(chǔ)器接口。在一個(gè)示例性實(shí)施例中， 該橋可以包括直接存儲(chǔ)器存取(DMA)控制器。第一狀態(tài)機(jī)可以通過第一通 道連接到DMA控制器并且第二狀態(tài)機(jī)可以通過第Z^Iit連接到DMA控制器。 在另一個(gè)示例性實(shí)施例中，例如靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)的隨機(jī)存取存 儲(chǔ)器(RAM)，耦接到第一內(nèi)部數(shù)據(jù)總線。在特定的實(shí)施例中，將處理器核、 橋和存儲(chǔ)器接口布置在單個(gè)襯底上，從而形成芯片上系統(tǒng)，并且存儲(chǔ)器裝置是 與連接到該芯片上的存儲(chǔ)器接口相連的接口管腳的外部存儲(chǔ)器裝置。在另一個(gè)示例性實(shí)施例中，本公開涉及一種訪問存儲(chǔ)器裝置的方法。該方法包括當(dāng)?shù)诙扉W存儲(chǔ)器^a處于忙碌狀態(tài)時(shí)發(fā)送第"^令至嗨一快閃存儲(chǔ)器裝置。第一快閃存儲(chǔ)器裝置和第二存儲(chǔ)^gf鵬到外部數(shù)據(jù)接口。響應(yīng)于該
命令及關(guān)聯(lián)的地址和數(shù)據(jù)，第一快閃存儲(chǔ)器，i4A忙碌狀態(tài)。該方法還包括監(jiān)視第二快閃存儲(chǔ)器裝置的就緒/忙碌信號(hào)，并且當(dāng)?shù)谝豢扉W存儲(chǔ)器，處于忙 碌狀態(tài)且第二快閃存儲(chǔ)器裝置處于就緒狀態(tài)時(shí)發(fā)送第二命令至U第二快閃存儲(chǔ)器 裝置。該方法還可以包括監(jiān)視來自第一快閃存儲(chǔ)^l裝置的就緒/忙碌信號(hào)，并且基于該就敏忙離號(hào)通知DMA控制器。圖1包括有iW性的裝置100的示例性實(shí)施例的圖示。該裝置100包括處 理器104，該處理器104耦接到第一內(nèi)部數(shù)據(jù)總線106。橋108耦接到第一內(nèi) 部數(shù)據(jù)總線106和第二內(nèi)部數(shù)據(jù)總線110。存儲(chǔ)器接口 114耦接到第二內(nèi)部數(shù) 據(jù)總線110。在一個(gè)特定的實(shí)施例中，第一內(nèi)部數(shù)據(jù)總線106是先進(jìn)的高性能 總線(AHB)，例如ARM AHB總線，并且第二內(nèi)部 總線110是先進(jìn)的 高速外圍總線(APBH)，例如適用于訪問外圍設(shè)備的AHB。在一個(gè)示例性實(shí)施例中，橋108包括直接存儲(chǔ)器存取(DMA)控制器112。 該DMA控制器112可以例如被設(shè)計(jì)為在沒有處理器104干預(yù)盼瞎況下處理多 頁操作。例如，該DMA控制器112可以使用具有分支能力的鏈接描述符功能 以自動(dòng)處理敏寫多頁的操作。裝置100包括訪問數(shù)據(jù)接口 126和控制線124的存儲(chǔ)器接口 114?？刂凭€ 124可以例如包括與命令鎖存啟動(dòng)、地址鎖存啟動(dòng)、讀啟動(dòng)、寫啟動(dòng)和寫保護(hù) 功能相關(guān)聯(lián)的線。數(shù)據(jù)接口126可以例如是8位數(shù)據(jù)接口、 16位 接口或32 位接口。在一個(gè)示例性實(shí)施例中，存儲(chǔ)器接口 1U包括一組存儲(chǔ)器接口狀態(tài)機(jī) 116、 118、 120和122。針存儲(chǔ)器接口狀態(tài)機(jī)(116、 118、 120和122)包括 唯一的通道(144、 146、 148和150)以訪問DMA控制器112。此外，#^存 儲(chǔ)器接口狀態(tài)機(jī)(116、 118、 120和122)包括賴蟲的芯片選擇接口和單獨(dú)的 就緒/忙碌接口。例如，存儲(chǔ)器接口狀態(tài)機(jī)116可以包括芯片選擇接口128和就 緒/忙碌接口 130。在另一個(gè)例子中，存儲(chǔ)織口狀態(tài)機(jī)118、 120和122包括 相應(yīng)的芯片選擇接口 132、136和140以及相應(yīng)的就緒/忙碌接口 134、138和142。 各個(gè)狀態(tài)機(jī)的相應(yīng)的芯片選擇和就緒/忙碌接口可以均附著到單獨(dú)的外部存儲(chǔ)器 裝置，例如NAND或NOR快閃存儲(chǔ)器體。針決閃存儲(chǔ)器裝置還可以孝鵬 至拱享的控制線124和共享的薩線126。在一個(gè)示例性實(shí)施例中，存儲(chǔ)器接口 114包括寄存器，其被配置為存儲(chǔ)與 附加的外圍設(shè)備例如快閃存儲(chǔ)器裝置相關(guān)聯(lián)的控制信息。這些寄存器可以例如
存儲(chǔ)控制信息，例如數(shù)據(jù)保持時(shí)間，地址建立時(shí)間和數(shù)據(jù)建立時(shí)間。還可以提 供數(shù)據(jù)寄存器。這些時(shí)間可以用時(shí)鐘周期的數(shù)目來指定?？商鎿Q地，這些寄存 器可以與DMA包括在一起。在操作中，處理器核104經(jīng)由數(shù)據(jù)總線106將鏈接的描述符組提供給DMA 控制器112?；谶@些鏈接描述符，DMA控律'J器112經(jīng)由存儲(chǔ)離口狀態(tài)機(jī) 訪問各個(gè)存儲(chǔ)器裝置。例如，為了訪問第一快閃存儲(chǔ)器裝置，DMA控制器112 可以與存儲(chǔ)器接口狀態(tài)機(jī)116相互作用。存儲(chǔ)器接口狀態(tài)機(jī)116通過芯片啟動(dòng) 128啟動(dòng)第一快閃存儲(chǔ)器裝置。存儲(chǔ)器接口 114可以經(jīng)由控制線124和數(shù)據(jù)線 126將命令和地址傳送到第一快閃存儲(chǔ)器裝置。通常，第一存儲(chǔ)器裝置響應(yīng)于 命令、地址、和可選地?cái)?shù)據(jù)而iSA忙碌狀態(tài)。例如，命令可以是讀命令，其后 是從其讀取數(shù)據(jù)的地址。在另一個(gè)示例性實(shí)施例中，命令可以是寫命令，其后 是將在其存儲(chǔ)數(shù)據(jù)的地址和在該地址處存儲(chǔ)的數(shù)據(jù)。可替換地，可以提供其它 命令給第一存儲(chǔ)器裝置，例如士央擦除命令。存儲(chǔ)器接口狀態(tài)機(jī)116經(jīng)由就緒/忙 碌接口 130監(jiān)視第一存儲(chǔ)器裝置的就緒/忙碌狀態(tài)。另外，DMA控制器112可以訪問連接到共享的控制線124和數(shù)據(jù)線126 的第二快閃存儲(chǔ)器裝置。在一個(gè)示例性實(shí)施例中，當(dāng)?shù)谝淮鎯?chǔ)器驢處于忙碌 狀態(tài)時(shí)，DMA控制器112訪問第二存儲(chǔ)器體。通常，當(dāng)與存儲(chǔ)器裝置內(nèi)的 數(shù)據(jù)的內(nèi)部處理相關(guān)聯(lián)的忙碌狀態(tài)持續(xù)為微秒量級(jí)時(shí)，命令、地址和數(shù)據(jù)傳輸 速率為納秒量級(jí)。由此，命令、地址和數(shù)據(jù)可以在單個(gè)快閃存儲(chǔ)器裝置忙碌的 時(shí)間期間被發(fā)送至眵個(gè)決閃存儲(chǔ)器體。在一個(gè)例子中，存儲(chǔ)器接口狀態(tài)機(jī)118 可以經(jīng)由芯片啟動(dòng)接口 132啟動(dòng)第二存儲(chǔ)器裝置，并且存儲(chǔ)器接口 114可以經(jīng) 由控制線124和婁娥線126提供命令、地址和 。因此，第二快閃存儲(chǔ)器裝 置進(jìn)入忙碌狀態(tài)，并且存儲(chǔ)器接口狀態(tài)機(jī)118經(jīng)由就緒/忙碌接口 134監(jiān)視該第 二快閃存儲(chǔ)器裝置。類似地，DMA控制器112可以M31相應(yīng)的存儲(chǔ)離口狀 態(tài)機(jī)120和122訪問第三和第四存儲(chǔ)器裝置。當(dāng)存儲(chǔ)器裝置中的一個(gè)SAI尤緒狀態(tài)時(shí)，相關(guān)聯(lián)的存儲(chǔ)離口狀態(tài)機(jī)可以 發(fā)送中斷請(qǐng)求給DMA控制器112。例如，當(dāng)?shù)谝粵Q閃存儲(chǔ)器裝置結(jié)束處理數(shù) 據(jù)時(shí)，存儲(chǔ)器接口狀態(tài)機(jī)116可以發(fā)送中斷青求到DMA控制器112。當(dāng)其它 的快閃存儲(chǔ)器錢忙碌時(shí)，DMA控制器112可以與第一決閃存儲(chǔ)器裝置通信。 由此，DMA控制器112可以通過3teite視^^存儲(chǔ)器裝置的狀態(tài)和在單個(gè)
存儲(chǔ)器裝置的處理周期期間訪問一個(gè)以上的存儲(chǔ)器，來執(zhí)行多頁操作。在特定的實(shí)施例中，處理器104、橋108和存儲(chǔ)離口 114布置在公共襯底102上。例如，處理器104、橋108和存儲(chǔ)器接口 114可以形成"芯片上系 統(tǒng)"。多個(gè)存儲(chǔ)器裝置可以經(jīng)由在芯片上提供的管腳連接到存儲(chǔ)器接口 114。例 如，控制接口124可以包括控制管腳，例如命令鎖存啟動(dòng)和地址鎖存啟動(dòng)管腳。 數(shù)據(jù)接口 126可以例如包括多個(gè)翻管腳，并且芯片選擇接口和就緒/忙碌接口 中的每一個(gè)可以包括相應(yīng)的管腳。在特定的實(shí)例中， 一個(gè)NAND快閃存儲(chǔ)器 裝置可以i^接到存儲(chǔ)器接口中的每個(gè)狀態(tài)機(jī)的存儲(chǔ)器接口 。在替換實(shí)施例中， 這些部件可以在分開的襯底上形成。圖2包括另一個(gè)示例性裝置200的圖示。該裝置200包括ARM⑧處理器 核202，該處理器核202孝鵬到扁翻總線206。此外，隨機(jī)存取存儲(chǔ)器204， 例如靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)可以耦接到該AHB數(shù)據(jù)總線206。可以 在AHB數(shù)據(jù)總線206和APBH數(shù)據(jù)總線212之間提供橋210。該橋210包括， 例如共享的l:接存儲(chǔ)器存取(DMA)控制器214。此外，橋210包括耦接到該 共享的DMA控制器214的AHB ^$器216，以":包括APBH主控器220。AHB 主控器218可以耦接到該AHB數(shù)據(jù)總線206和該共享的DMA控制器214。APBH數(shù)據(jù)總線212耦接到通用的存儲(chǔ)器接口 (GPMI) 222。在一個(gè)示例 性實(shí)施例中，該GPMI222包括iyg寄存器(未示出)，該寄存器可訪問APBH 數(shù)據(jù)總線212。該數(shù)據(jù)寄存器還可以與狀態(tài)機(jī)結(jié)合使用以將數(shù)據(jù)傳輸至'J存儲(chǔ)器 裝置并從存儲(chǔ)器裝置傳輸數(shù)據(jù)。在特定的實(shí)施例中，該數(shù)據(jù)寄存器包括一組位， 其全部或子集在特定的時(shí)間被用來傳輸數(shù)據(jù)。例如，數(shù)據(jù)寄存器可以包括32 位，并可以以32位模式、16位模式或8位模式進(jìn)行操作。在一個(gè)示例性實(shí)施例中，GPMI 222提供接口給外部快閃存儲(chǔ)器裝置，例 如NAND快閃存儲(chǔ)器裝置。在特定的實(shí)施例中，GPMI 222可以對(duì)一組普通類 型的存儲(chǔ)器裝置提供訪問，每一個(gè)可經(jīng)由通用輸A/輸出(GPIO)管腳多路轉(zhuǎn) 接器224訪問。例如，該組存儲(chǔ)器裝置可以是一組快閃存儲(chǔ)器裝置，諸如NAND 快閃存儲(chǔ)器裝置。在特定實(shí)施例中，該GPMI 222包括一組GPMI狀態(tài)機(jī)226， 228， 230和 232。旨GP腿狀態(tài)機(jī)(226、 228、 230和232)包括芯片選擇接口和就緒/忙 碌接口。此外，^hGPMI狀態(tài)機(jī)(226、 228、 230和232)具有至共享的DMA 控制器214的獨(dú)^lit。旨GPM狀態(tài)機(jī)(226、 228、 230和232)的芯片 選擇和就緒/忙碌接口經(jīng)過GPM管腳仲裁單元234和GPMI管腳狀態(tài)ITL 236 以與通用的輸A/輸出(GPIO)管腳多路轉(zhuǎn)接器224對(duì)接。各個(gè)快閃存儲(chǔ)器裝 置可以與連接到GPIO管腳多路轉(zhuǎn)接器224的管腳相i^接。此外，系統(tǒng)200可以包括系統(tǒng)時(shí)鐘發(fā)生器208，該系統(tǒng)時(shí)鐘發(fā)生器208產(chǎn) 生時(shí)鐘(HCLK)信號(hào)和GPMI時(shí)鐘(GPMICLK)信號(hào)。該GPMICLK信號(hào) 可以被用來作為閃存輸A/輸出的時(shí)序參考。由于商業(yè)上可用的快閃存儲(chǔ)器裝置 具有不同的時(shí)序要求，因此GPMCLK信號(hào)可以針對(duì)每種應(yīng)用進(jìn)行調(diào)整。實(shí)際 的讀/寫艦時(shí)序參數(shù)可以在寄存 述符中進(jìn)衍周整。l頓不同的時(shí)鐘信號(hào)， 狀態(tài)機(jī)和閃存輸A/輸出可以在單獨(dú)的時(shí)鐘頻率下操作。如所示的，GPMI 222支持多達(dá)4個(gè)芯片選擇，*具有獨(dú)立的就緒/忙碌 信號(hào)?？扉W存儲(chǔ)器裝置，例如NAND或NOR快閃存儲(chǔ)器裝置，可以附著到共 享的數(shù)據(jù)線和控制線。由此，GPM 222可以在給定的時(shí)間與單個(gè)存儲(chǔ)器裝置 進(jìn)行積極i艦信。然而，齡存儲(chǔ)器裝置會(huì),同咖行內(nèi)部讀、寫或擦除操作。在一1it定實(shí)施例中，DMA控制器214可以在沒有ARM⑧核202的干預(yù) 的情況下執(zhí)行正常的快閃訪問功能。當(dāng)?shù)湫偷目扉W存儲(chǔ)器裝置不支持多頁激寫 命令時(shí)，GPMI 222和DMA控制器214可以在無處理器干預(yù)的情況下處理多 頁操作。在一個(gè)示例性實(shí)施例中，DMA控制器214使用具有分支能力的鏈接 描述符功能來自動(dòng)處理多頁讀/寫的操作。參考圖3，時(shí)序圖示出當(dāng)?shù)谝豢扉W存儲(chǔ)器裝置忙碌時(shí)，命令和地址可以被 發(fā)送至l傑二快閃存儲(chǔ)器錢。例如，第一芯片選擇可以激舌第一快閃存儲(chǔ)器裝 置，并且第一組命令和地址可以被發(fā)送到第一快閃存儲(chǔ)器驢，如在302所示 的。在寫操作的情況下， 還可以被發(fā)送到第一快閃存儲(chǔ)器裝置，如在304 所示的。響應(yīng)于該命令和地址，第一快閃存儲(chǔ)器裝置進(jìn)入忙碌狀態(tài)，如在306 所示的。通常，忙碌狀態(tài)比發(fā)#令、地址和數(shù)據(jù)的時(shí)間(通常在納秒量級(jí)) 長(zhǎng)得多(微秒量級(jí))。當(dāng)快閃存儲(chǔ)器裝置在忙碌狀態(tài)時(shí)，與第一快閃存儲(chǔ)器裝 置相關(guān)聯(lián)的第一狀態(tài)機(jī)將芯片選擇保持在所選狀態(tài)并且監(jiān)視快閃存儲(chǔ)器裝置的 就緒/忙碌f言號(hào)。當(dāng)?shù)谝豢扉W存儲(chǔ)器體處于忙碌狀態(tài)時(shí)，可以經(jīng)由第二存儲(chǔ)器接口狀態(tài)機(jī) 選擇第二快閃存儲(chǔ)器裝置?？梢允褂玫诙鎯?chǔ)器接口狀態(tài)機(jī)的芯片選擇接口啟
動(dòng)該第二快閃存儲(chǔ)器裝置。命令、地址、以及可選地?cái)?shù)據(jù)可以被發(fā)送至嗨二快 閃存儲(chǔ)器裝置，如在312和314所示的。由此，當(dāng)?shù)谝恍酒x擇和第二芯片選 擇激舌并且第一就緒/忙碌接口處于忙碌狀態(tài)時(shí)，存儲(chǔ)器接口可以經(jīng)由共享的控 制和數(shù)據(jù)接口將命令、地址、以及可選地?cái)?shù)據(jù)發(fā)送到第二快閃存儲(chǔ)器裝置。作為響應(yīng)，第二快閃存儲(chǔ)器體iSA忙碌狀態(tài)，如在316所示的，其可以通過第 二存儲(chǔ)器接口狀態(tài)機(jī)被監(jiān)視。接下來，如在310所示的，第一快閃存儲(chǔ)器體可以itAE緒狀態(tài)。作為 響應(yīng)，第一存儲(chǔ)器接口狀態(tài)機(jī)可以通知DMA控制器第一快閃存儲(chǔ)器體的狀 態(tài)。例如，第一存儲(chǔ)器接口狀態(tài)機(jī)可以向DMA控制器發(fā)送中斷請(qǐng)求。在讀命 令的情況下，數(shù)據(jù)可以從第一快閃存儲(chǔ)器裝置中讀出。由此，當(dāng)先前訪問的 NAND快閃存儲(chǔ)器裝置處于忙碌狀態(tài)時(shí)，數(shù)據(jù)處理裝置可以任選地向多個(gè) NAND快閃存儲(chǔ)器裝置發(fā)送命令、地址和數(shù)據(jù)。圖4包括訪問外部存儲(chǔ)器裝置，例如NAND快閃存儲(chǔ)器裝置的示例性方 法的圖示。如所示的，方法400包括發(fā)送^^令給第一存儲(chǔ)器裝置，如在402所 示的。該方法還可以包括發(fā)送地址給第一存儲(chǔ)器裝置，如在404所示的。根據(jù) 命令的性質(zhì)，系統(tǒng)也可以與第一存儲(chǔ)器裝置傳送翻，如在406所示的。例如， 當(dāng)該命令是寫命令時(shí)，婁娥可以轉(zhuǎn)發(fā)至嗨一存儲(chǔ)器體用于其中的存儲(chǔ)。響應(yīng)于該命令和地址，第一快閃存儲(chǔ)器裝置進(jìn)入忙碌狀態(tài)?？蛇x地，DMA 控制器通過第二存儲(chǔ)器接口狀態(tài)機(jī)啟動(dòng)第二存儲(chǔ)器體。例如，第二存儲(chǔ)器接 口狀態(tài)機(jī)可以監(jiān)視第二存儲(chǔ)器裝置的就緒/忙碌信號(hào)以確定第二存儲(chǔ)器裝置是否 已經(jīng)m或處于就緒狀態(tài)，如在407所示的。當(dāng)?shù)诙鎯?chǔ)器裝置處于就緒狀態(tài) 時(shí)，第二存儲(chǔ)器接口狀態(tài)機(jī)可以激活連接至嗨二快閃存儲(chǔ)器裝置的第二芯片選 擇，并由此啟動(dòng)第二存儲(chǔ)tl裝置。可以向第二存儲(chǔ)器裝置發(fā)送^"令，如在408 所示的，并可以向第二存儲(chǔ)器裝置發(fā)想也址和可選地M，如在410所示的。 因此，第二存儲(chǔ)器裝置可以SA忙碌狀態(tài)。在處理數(shù)據(jù)，例如訪問快閃存儲(chǔ)^j立置以檢索、存儲(chǔ)或刪除數(shù)據(jù)后，第一 存儲(chǔ)器裝置SA就緒狀態(tài)。第一狀態(tài)機(jī)可以監(jiān)視第一存儲(chǔ)器裝置的就緒/忙碌信 號(hào)以確定第一存儲(chǔ)器裝置何時(shí)進(jìn)入就緒狀態(tài)，如在411所示的。在特定的實(shí)施 例中，當(dāng)?shù)谝粻顟B(tài)機(jī)確定第一存儲(chǔ)器體己經(jīng)進(jìn)入就緒狀態(tài)時(shí)第二存儲(chǔ)器可以 處于忙碌狀態(tài)。根據(jù)發(fā)送至'J第一存儲(chǔ)器裝置的第一命令的性質(zhì)，可以與第一存
儲(chǔ)器裝置傳送附加繊，如在412所示的。例如，當(dāng)發(fā)送到第一存儲(chǔ)器體的 命令和地址與讀命令相關(guān)聯(lián)時(shí)，數(shù)據(jù)可以從第一存儲(chǔ)器裝置中讀出。在與第一 存儲(chǔ)器裝置通信期間第二存儲(chǔ)器裝置可以是忙碌的。監(jiān)視第一和第二存儲(chǔ)器裝 置的就緒/忙碌信號(hào)可以與其它方法過程中的一個(gè)或多個(gè)同Bm行。響應(yīng)于來自第一存儲(chǔ)器裝置的就緒信號(hào)，第一狀態(tài)機(jī)可以向DMA控制器 發(fā)送信號(hào)，例如中斷青求。此外，在第一存儲(chǔ)器裝置沒有在指定時(shí)間內(nèi)返回就緒信號(hào)(即在超時(shí)時(shí))的情況下，第一狀態(tài)機(jī)可以包括超時(shí)計(jì)數(shù)器并向DMA 控制器發(fā)送信號(hào)。在錯(cuò)誤的情況下，DMA控制器可以分路(branch)至替換的描述符。由此，可以獨(dú)立地確定耦接到同樣的數(shù)據(jù)和控制接口的存儲(chǔ)器裝置的狀 態(tài)。這些翻和控制接口可以被用來在存儲(chǔ)器驢iSA就緒狀態(tài)時(shí)與針存儲(chǔ) 器裝置通信，與其它耦接至跶些繊和控制接口的存儲(chǔ)器驢的狀態(tài)無關(guān)。上述存儲(chǔ)器接口的特定的實(shí)施例可以以芯片上系統(tǒng)實(shí)現(xiàn)。芯片上系統(tǒng)可以 被包括在便攜式裝置，例如MP3播放器、PDA或高級(jí)蜂窩電話中。在特定的 實(shí)施例中，該芯片包括一個(gè)以上的存儲(chǔ)器接口，其包括體現(xiàn)前面描述的存儲(chǔ)器 接口的存儲(chǔ)器接口中的至少一個(gè)。由此，多個(gè)決閃存儲(chǔ)器裝置可以連接到存儲(chǔ) 器接口，該存儲(chǔ)器接口包括多個(gè)狀態(tài)機(jī)，而其它存儲(chǔ)器裝置可以連接到其它的 存儲(chǔ)器接口。在特定的例子中，包括多個(gè)狀態(tài)機(jī)的存儲(chǔ)器接口可以適應(yīng)于耦接 其它類型的存儲(chǔ)器裝置，例如高級(jí)技術(shù)附件(ATA)存儲(chǔ)器^a?？梢哉J(rèn)為上面公開的主題是說明性的，且不是限制性的，并且所附的權(quán)利 要求旨在涵蓋所有落入本發(fā)明的真實(shí)范圍內(nèi)的修改、增加和其它實(shí)施方式。因 此，在法律所允許的最大程度上，本發(fā)明的范圍將由下列的權(quán)利要求及其等價(jià) 物的最寬泛的可允許的解釋來確定，并且將不受限或局限于前面的詳細(xì)描述。
權(quán)利要求
1.一種裝置，包括存儲(chǔ)器接口，其包括數(shù)據(jù)接口；第一狀態(tài)機(jī)，該第一狀態(tài)機(jī)包括第一芯片選擇接口和第一就緒/忙碌接口，該第一狀態(tài)機(jī)被配置用于在第一存儲(chǔ)器裝置耦接到數(shù)據(jù)接口時(shí)分別經(jīng)由該第一芯片選擇接口和該第一就緒/忙碌接口選擇并監(jiān)視該第一存儲(chǔ)器裝置；以及第二狀態(tài)機(jī)，該第二狀態(tài)機(jī)包括第二芯片選擇接口和第二就緒/忙碌接口，該第二狀態(tài)機(jī)被配置用于在第二存儲(chǔ)器裝置耦接到數(shù)據(jù)接口時(shí)分別經(jīng)由該第二芯片選擇接口和該第二就緒/忙碌接口選擇并監(jiān)視該第二存儲(chǔ)器裝置。
2. 如權(quán)利要求l所述的裝置，還包括控制接口，該控制接口被配置用于 控制所述第一和第二存儲(chǔ)器體。
3. 如權(quán)利要求1所述的體，還包括直接存儲(chǔ)器存取(DMA)控制器， 所述第一狀態(tài)機(jī)包括至該DMA控制器的第一通道，以及所述第二狀態(tài)機(jī)包括 至該DMA控制器的第，道。
4. 如權(quán)利要求3所述的體，其中DMA控制器被配置用于fflil存儲(chǔ)器 接口執(zhí)行多頁操作。
5. 如權(quán)利要求1所述的裝置，其中該存儲(chǔ)器接口是先進(jìn)的高速外圍總線 可訪問的。
6. 如權(quán)利要求1所述的體，其中第一存儲(chǔ)器體是耦接至U第一芯片選 擇接口和第一就緒/忙碌接口的第一快閃存儲(chǔ)器裝置，以及其中第二存儲(chǔ)器裝置 是謝妾至U第二芯片選擇接口和第二就緒/忙碌接口的第二快閃存儲(chǔ)器體。
7. 如權(quán)利要求l所述的體，其中存儲(chǔ)^l妾口還包括第三狀態(tài)機(jī)，該第 三狀態(tài)機(jī)包括第三芯片選擇接口和第三就緒/忙碌接口。
8. 如權(quán)禾腰求1所述的體，還包括耦接至悌一和第二狀態(tài)機(jī)的仲裁電路。
9. 如權(quán)利要求8所述的驢，還包括耦接到娜接口和仲裁電路的管腳狀態(tài)機(jī)。
10. —種訪問存儲(chǔ)器的方法，該方纟跑括 當(dāng)?shù)诙扉W存儲(chǔ)器體處于忙碌狀態(tài)時(shí)發(fā)送第^^令至IJ第一快閃存儲(chǔ)器裝 置，第一快閃存儲(chǔ)器裝置和第二快閃存儲(chǔ)器裝置耦接到數(shù)據(jù)接口，響應(yīng)于第一 命令，第一快閃存儲(chǔ)器裝置iSA忙碌狀態(tài)；監(jiān)視第二快閃存儲(chǔ)器體的就緒/忙碌信號(hào)；并且當(dāng)?shù)谝豢扉W存儲(chǔ)器裝置處于忙碌狀態(tài)并且第二快閃存儲(chǔ)器^fi處于就緒狀 態(tài)時(shí)，發(fā)送第二命令到第二快閃存儲(chǔ)器裝置。
11. 如權(quán)利要求10所述的方法，還包括監(jiān)視第一快閃存儲(chǔ)器裝置的就緒/忙碌信號(hào)。
12. 如權(quán)利要求11所述的方法，還包括響應(yīng)于就緒/忙碌信號(hào)從第一狀態(tài) 機(jī)經(jīng)由第一通道用信號(hào)通知直接存儲(chǔ)器存取(DMA)控制器。
13. 如權(quán)利要求ll所述的方法，還包括響應(yīng)于第二快閃存儲(chǔ)器裝置的就緒/忙碌信號(hào)經(jīng)由第二通道用信號(hào)通知 DMA控制器。
14. 如權(quán)利要求10所述的方法，還包括當(dāng)?shù)谝粵Q閃存儲(chǔ)器裝置處于忙碌 狀態(tài)時(shí)，經(jīng)由數(shù)據(jù)接口相對(duì)于第二快閃存儲(chǔ)器裝置傳送娜。
15. 如木又利要求10所述的方法，還包括當(dāng)?shù)谝豢扉W存儲(chǔ)器裝置和第二快 閃存儲(chǔ)器裝置處于相應(yīng)盼忙碌狀態(tài)時(shí)，發(fā)送第三命令至'腐三快閃存儲(chǔ)器裝置， 該第三快閃存儲(chǔ)器裝置 鵬到數(shù)據(jù)接口 。
16. —種裝置，包括 處理核；處理核可訪問的第一 內(nèi)部數(shù)據(jù)總線； 第二內(nèi)部數(shù)據(jù)總線；第一數(shù)據(jù)總線和第二數(shù)據(jù)總線可訪問的橋，該,括直接存儲(chǔ)器存取(DMA) 控制器；以及第二類M總線可訪問的存儲(chǔ)器接口，該存儲(chǔ)器接口包括翻接口；控制接口；第一狀態(tài)機(jī)，該第一狀態(tài)機(jī)包括第一芯片選擇接口和第一就緒/忙碌接口， 該第一狀態(tài)機(jī)被配置用于在第一存儲(chǔ)器裝置耦接到數(shù)據(jù)接口和控制接口時(shí)分別 經(jīng)由該第一芯片選擇接口和第一就緒/忙碌接口選擇并監(jiān)視第一存儲(chǔ)器裝置；以 及第二狀態(tài)機(jī)，該第二狀態(tài)機(jī)包括第二芯片選擇接口和第二就緒/忙碌接口 ， 該第二狀態(tài)機(jī)被配置用于在第二存儲(chǔ)器裝置耦接到數(shù)據(jù)接口和控制接口時(shí)分別 經(jīng)由該第二芯片選擇接口和第二就緒/忙碌接口選擇并監(jiān)視第二存儲(chǔ)器裝置。
17. 如權(quán)利要求16所述的裝置，其中織一狀態(tài)機(jī)包括至DMA控制器 的第一通道，以及第二狀態(tài)機(jī)包括至DMA控帝螺的第二鵬。
18. 如權(quán)利要求16所述的裝置，其中處理核、橋、和存儲(chǔ)器接口設(shè)置在特定的襯底上。
19. 如權(quán)利要求16所述的裝置，還包括耦接至嗨一內(nèi)部娜總線的隨機(jī)存取存儲(chǔ)器。
20. 如權(quán)利要求16所述的裝置，其中第一存儲(chǔ)器裝置是微妾到娜接口、 控制接口、第一芯片選擇接口、和第一就緒/忙碌接口的第一快閃存儲(chǔ)器，以及 其中第二存儲(chǔ)器裝置是耦接到數(shù)據(jù)接口、控制接口、第二芯片選擇接口、和第 二就緒/忙碌接口的第二快閃存儲(chǔ)器。
21. —種裝置，包括 處理器核；處理器核可訪問的內(nèi)部 總線；內(nèi)部婁鄉(xiāng)總線可訪問的直接存儲(chǔ)驗(yàn)取控制器；禾口直接存儲(chǔ)器存取控制器可訪問的存儲(chǔ)器接口，該存儲(chǔ)^l妾口包括第一芯片選擇管腳；第一就緒/忙碌管腳；第二芯片選擇管腳；第二就緒/忙碌管腳；一組共享的控制管腳；和一組共享的 管腳；其中存儲(chǔ)器接口被配置用于經(jīng)由該組共享的控制管腳和該組共享的數(shù)據(jù)管 腳與第一快閃存儲(chǔ)器裝置通信，當(dāng)?shù)谝豢扉W存儲(chǔ)器^S耦接至U第一芯片選擇管 腳、第一就緒/忙碌管腳、該組共享的控制管腳、和該組共享的 管腳時(shí)，當(dāng) 第一和第二芯片選擇管腳處于激刮犬態(tài)時(shí)，并且當(dāng)?shù)诙途w/忙碌管腳指示第二 快閃存儲(chǔ)器裝置處于忙碌狀態(tài)時(shí)，第二芯片選擇管腳、第二就緒/忙碌管腳、該 組共享的控帝IJ管腳、和該組共享的,管腳可率鵬到織二快閃存儲(chǔ)^B。
22.如權(quán)利要求21所述的裝置，其中該組共享的控制管腳包括地址鎖存啟動(dòng)管腳和命令鎖存啟動(dòng)管腳。
全文摘要
本發(fā)明涉及一種包括存儲(chǔ)器接口的裝置。該存儲(chǔ)器接口包括數(shù)據(jù)接口，第一狀態(tài)機(jī)和第二狀態(tài)機(jī)。該第一狀態(tài)機(jī)包括第一芯片選擇接口和第一就緒/忙碌接口。該第一狀態(tài)機(jī)被配置用于在第一存儲(chǔ)器裝置耦接到數(shù)據(jù)接口時(shí)分別通過該第一芯片選擇接口和該第一就緒/忙碌接口選擇并監(jiān)視該第一存儲(chǔ)器裝置。該第二狀態(tài)機(jī)包括第二芯片選擇接口和第二就緒/忙碌接口。該第二狀態(tài)機(jī)被配置用于在第二存儲(chǔ)器裝置耦接到數(shù)據(jù)接口時(shí)分別通過該第二芯片選擇接口和該第二就緒/忙碌接口選擇并監(jiān)視該第二存儲(chǔ)器裝置。
文檔編號(hào)G06F13/28GK101133404SQ200580017573
公開日2008年2月27日 申請(qǐng)日期2005年10月24日 優(yōu)先權(quán)日2005年6月30日
發(fā)明者D·C·巴克, M·亨森 申請(qǐng)人:西格馬特爾公司