專利名稱：集成電路屏蔽系統(tǒng)的制作方法
技術領域：
本發(fā)明涉及通過使用屏蔽來保護集成電路，使其免受侵襲性攻擊。
相關申請信息本申請要求以下申請的優(yōu)先權，在此通過參考將它們披露的內(nèi)容結合入本申請中NDS有限公司2004年5月17號申請的英國專利申請No.0410975.7；沃克(Walker)于2004年5月19號申請的美國臨時專利申請S/N 60/572,434；沃克于2005年2月14號申請的美國臨時專利申請S/N 60/652,673；沃克于2005年3月7號申請的美國臨時專利申請S/N 60/659,133。
背景技術：
保密集成電路，即大家所熟知的“保密芯片”，應用于那些需要保護信息、數(shù)據(jù)傳輸或值(如金錢的)的場合。這些保密芯片通過將數(shù)據(jù)存儲于安全內(nèi)存中來保護數(shù)據(jù)或通過在芯片上實施加密術來安全傳輸數(shù)據(jù)。使用這些包括安全銀行卡、安全訪問系統(tǒng)及安全個人身份系統(tǒng)的產(chǎn)品的原因很多。保護這些芯片免于侵襲性攻擊的技術是本領域中已知的，罪犯和其他代理商借由這些侵襲性攻擊對卡進行攻擊，試圖獲得、改變或使用卡片上的秘密信息。
一種攻擊方式涉及試圖通過在芯片內(nèi)部節(jié)點處布置觸點來讀取內(nèi)部數(shù)據(jù)通信。這種攻擊可以通過探測實現(xiàn)，使用細針刺穿表面鈍化層到達細金屬軌道?；蛘呖梢允褂镁劢闺x子束(FIB)在軌道上沉積金屬墊片來進行后續(xù)探測或線結合。無論采用何種方法，只要測量到內(nèi)部芯片節(jié)點上的信號就代表存在攻擊，如果攻擊成功，該攻擊可能使基于其的芯片和整個系統(tǒng)呈不安全狀態(tài)。
現(xiàn)有保護芯片免于上述攻擊的屏蔽一般可分為主動和被動兩類。被動屏蔽即通過簡單的金屬層覆蓋全部或部分電路，并用來阻止攻擊者察看和探測。被動屏蔽會被化學試劑、等離子體或其他技術移除而并不改變電路的運行。換言之，被動屏蔽可以通過使得初始察看的難度增大來阻止攻擊者，但不會主動地保護自己免于被移除。
主動屏蔽可能類似于或者更像一個線路網(wǎng)，它覆蓋全部或部分的電路。若其中一條線路或部分屏蔽被移除，則會造成其他線路的斷路或短路，該破壞會被檢測到，芯片就會停止某些或全部的功能。
主動屏蔽也會被如下技術破壞。一個主動屏蔽線路被認為在將遭到攻擊的電路元件之上。屏蔽線路被前述聚焦離子束系統(tǒng)旁路。旁路以這樣的形式實現(xiàn)，即在與原屏蔽線路平行的方向上加一條支路。這樣原來的屏蔽線路被移除后，剩下新的旁路(工作)以欺騙檢測電路。斷路沒有被檢測出來。
下列的參考文獻被認為是代表了這種技術的發(fā)展水平Gat等的美國專利US 4,214,918；Pechar的美國專利US 4,583,011；Ozdemir等的美國專利US 4,766,516；Nakaya等的美國專利US 4,920,402；Walden的美國專利US 5,336,624；Daum的美國專利US 5,468,990；Baukus等的美國專利US 5,783,846；Daum的美國專利US 5,821,582；Rollender等的美國專利US 5,824,571；Baukus等的美國專利US 5,866,933；Baukus等的美國專利US 5,930,663；Baukus等的美國專利US 5,973,375；Baukus等的美國專利US 6,064,110；Baukus等的美國專利US 6,117,762；Baukus等的美國專利US 6,294,816；Gressel等的美國專利US 6,360,321；Baukus等的美國專利US 6,613,661；Matsumoto的美國專利US 6,720,656；Koemmefling等的美國公開專利申請2001/0033012；Clark JR等的美國公開專利申請2002/0173131；Fortress U&T有限公司的PCT公開專利申請WO 97/29567；Koemmerling等的PCT公開專利申請WO 01/50530；NDS有限公司的PCT公開專利申請WO 01/54194；休斯電子公司(Hughes Electronics Corporation)的歐洲公開專利申請EP 0 585601；休斯電子公司的歐洲公開專利申請EP 0 940 851及萬維網(wǎng)地址www.infineon.com/cgi/ecrm.dll/jsp/showfrontend.do？lang＝EN&BV SessionID＝@@@@0590998578.1109855404@@@@&BV EngineID＝ccchadddmlfiddkcflgcegndfifdfoh.0&content type＝NEWS&content oid＝107623&news nav oid＝-9979上標題為“Infineon Introduces Chip Card Controllers for Improved Security ofElectronic Identity Cards and Passports”的文章上述所有參考文獻及全部本詳細說明，及上述參考文獻中所提到的全部參考文獻披露的內(nèi)容，都在此通過參考被結合入本申請中。

發(fā)明內(nèi)容
本發(fā)明的優(yōu)選實施例中，包括一個主動屏蔽，以這樣的方式產(chǎn)生其中的單個軌道通過任何常規(guī)的顯微技術均不可見。這些軌道優(yōu)選被置于半導體材料層中。軌道優(yōu)選包括由非摻雜材料或者不同摻雜材料的半絕緣區(qū)域分隔開的摻雜區(qū)域。軌道被充分摻雜以實現(xiàn)電載體的傳導性。在軌道之間，不論摻雜或非摻雜材料，其中的載流子都已被消耗殆盡。該區(qū)域由于缺少內(nèi)部或外部載流子，或是這些載流子被俘獲，所以表現(xiàn)出半絕緣態(tài)。
導電區(qū)域優(yōu)選被形成軌道(track)，這些軌道構成上述主動屏蔽的一部分。更優(yōu)選的是，導電層和其間的絕緣區(qū)域按類似的技術制成，以使導電層和絕緣區(qū)域在大多數(shù)或者所有容易利用的分析技術下看來是一樣的。由此攻擊者無從知道在何處可以旁路主動屏蔽線路。
對每一個制造好的屏蔽芯片，其傳導軌道的路徑優(yōu)選由隨機生成。隨機化有助于阻止攻擊者利用以下方法攻擊，即通過破壞性的手段辨別某一器件來找出屏蔽路徑，然后將所獲信息應用于未受損的器件。屏蔽破壞檢測電路優(yōu)選附加至芯片電路，這樣當對主動屏蔽的破壞被發(fā)現(xiàn)時，檢測會啟動“檢測到破壞”模式，該模式下可以保護芯片，阻止其不安全運行，這也是在該領域所公知的。
因此，根據(jù)本發(fā)明的優(yōu)選實施例，提供一種將附加層添加到集成電路中的方法。該方法包括，提供具有互聯(lián)層的集成電路，在集成電路的基本上所有暴露表面的上方沉積導電性可以改變的附加材料層，且通過對該附加層的第一部分進行選擇性退火選擇性地改變其導電性，這樣能在該附加層中產(chǎn)生一個子電路，其可與集成電路進行電通訊。
進一步，根據(jù)本發(fā)明的優(yōu)選實施例，該選擇性退火包括選擇性激光退火。
更進一步，根據(jù)本發(fā)明的優(yōu)選實施例，該子電路與該附加層的第二部分從視覺上無法區(qū)分開，該附加層的第二部分和第一部分相分離。
另外，根據(jù)本發(fā)明的優(yōu)選實施例，附加層的第二部分包括除第一部分以外附加層的基本上所有部分。
此外，根據(jù)本發(fā)明的優(yōu)選實施例，選擇性改變包括基本上在不移除附加層中任何部分的情況下所做的改變。
根據(jù)本發(fā)明的另一優(yōu)選實施例，還提供一種通過上述方法中的任一方法制造的集成電路。
仍根據(jù)本發(fā)明的另一優(yōu)選實施例，還提供一種將附加層添加到多個集成電路中的方法，該方法包括，提供多個集成電路，其中每一個都有互聯(lián)層，對多個集成電路中的每一個都進行以下處理在所述每一個集成電路的基本上所有暴露表面的上方沉積導電性可以改變的附加材料層，且通過對該層材料第一部分進行選擇性退火來選擇性改變其導電性，這樣能在該附加層中產(chǎn)生一個子電路，其可與集成電路進行電通訊。其中每個集成電路的第一部分都具有形狀，并且，對于多個集成電路中的至少第一集成電路和第二集成電路，第一個集成電路第一部分的形狀與第二個集成電路第一部分的形狀不同。
進一步，根據(jù)本發(fā)明的優(yōu)選實施例，這些制造晶片上的多個集成電路的每一個的第一部分形狀與制造晶片上的多個集成電路中的任何其他集成電路的第一部分形狀不同。
更進一步，根據(jù)本發(fā)明的優(yōu)選實施例，選擇性退火包括選擇性激光退火。
另外，根據(jù)本發(fā)明的優(yōu)選實施例，子電路與附加層的第二部分從視覺上無法區(qū)別開，第二部分和第一部分相分離。
此外，根據(jù)本發(fā)明的優(yōu)選實施例，第二部分包括附加層中除第一部分外的基本上所有其他部分。
進一步，根據(jù)本發(fā)明的優(yōu)選實施例，選擇性改變包括基本上不不移除附加層任何部分的情況下所做的的改變。
根據(jù)本發(fā)明的另一優(yōu)選實施例，還提供通過上述與多個集成電路相關的方法中的任一方法制造的多個集成電路。
仍根據(jù)本發(fā)明的另一優(yōu)選實施例，還提供一種將附加層添加到集成電路中的方法，該方法包括提供含有互聯(lián)層的集成電路，在該集成電路基本上所有暴露表面的上方沉積導電性可以改變的附加材料層，僅對附加材料層的第一部分選擇性摻雜，然后通過退火選擇性地改變附加層的第一部分的導電性，從而在附加層中產(chǎn)生子電路，其可與集成電路進行電通訊。
進一步，根據(jù)本發(fā)明的優(yōu)選實施例，子電路與附加層的第二部分從視覺上無法區(qū)分開，且第二部分和第一部分相分離。
更進一步，根據(jù)本發(fā)明的優(yōu)選實施例，第二部分包含附加層中除第一部分外的基本上所有部分。
根據(jù)本發(fā)明的另一優(yōu)選實施例，還提供一種通過上述任一方法制造的集成電路。
仍根據(jù)本發(fā)明的另一優(yōu)選實施例，還提供一種將附加層添加到多個集成電路中的方法，該方法包括提供多個集成電路，其中每個都含有互聯(lián)層，在多個集成電路的每一個的基本上所有暴露表面的上方沉積導電性可以改變的附加材料層。對該多個集成電路中的每一個，僅對其附加材料層的第一部分進行選擇性摻雜，通過退火實現(xiàn)該部分導電性的選擇性改變，從而在附加層產(chǎn)生子電路，子電路可與集成電路進行電通訊。其中，每個集成電路的第一部分都有形狀，并且，對于多個集成電路中的至少第一集成電路和第二集成電路，第一集成電路的第一部分的形狀與第二集成電路的第一部分的形狀不同。
進一步，根據(jù)本發(fā)明的優(yōu)選實施例，這些制造晶片上的多個集成電路的每一個的第一部分的形狀與制造晶片上的多個集成電路中的任何其他集成電路的第一部分形狀不同。
更進一步，根據(jù)本發(fā)明的優(yōu)選實施例，子電路與附加層的第二部分從視覺上無法區(qū)分開，且第二部分和第一部分相分離。
另外，根據(jù)本發(fā)明的優(yōu)選實施例，第二部分包括附加層中除第一部分外的基本上所有部分。
根據(jù)本發(fā)明的另一優(yōu)選實施例，還提供一種通過上述任一種與多個集成電路相關的方法制造的多個集成電路。
仍根據(jù)本發(fā)明的另一優(yōu)選實施例，還提供一種集成電路，該集成電路包括低集成電路部分和設置在該低集成電路部分基本上所有表面的上方的材料附加層，該低集成電路部分包括互聯(lián)層，該附加層包括第一部分，該第一部分包括可與該低集成電路部分進行電通訊的子電路，子電路與附加層的第二部分從視覺上無法區(qū)分開，且第二部分與第一部分相分離。
進一步，根據(jù)本發(fā)明的優(yōu)選實施例，第二部分包括附加層中除第一部分外的基本上所有部分。


通過以下和附圖結合的詳細描述，本發(fā)明以上所述被更清楚的理解，其中圖1是具有保護層的集成電路的簡化圖示，該集成電路根據(jù)本發(fā)明的優(yōu)選實施例制造和運行；圖2～4，5A和5B是描述制造圖1中集成電路的優(yōu)選方法的簡化圖；圖6A～6F是描述另一種制造圖1中集成電路的優(yōu)選方法的簡化圖；圖7A和7B是描述圖1中集成電路保護層導電部分的可選的優(yōu)選圖案的簡化圖；圖8是制造圖1中集成電路的一種優(yōu)選方法的簡化流程圖；圖9是制造多個相關集成電路的一種優(yōu)選方法的簡化流程圖，其中多個集成電路中的每一個都與圖1中的集成電路類似；圖10是制造圖1所示集成電路方法的可選的優(yōu)選方法的簡化流程圖；以及圖11是制造多個相關集成電路的可選的優(yōu)選方法的簡化流程圖，其中多個集成電路中的每一個都與圖1中的集成電路類似。
優(yōu)選實施例的詳細描述本發(fā)明的優(yōu)選實施例中提供了一種保護安全芯片使其免于侵襲性攻擊的方法。優(yōu)選地，在電路層上添加一層來保護其免受攻擊。附加層可由多晶硅制成，因為此材料通常被應用于集成電路的制造中，但該層也可以由許多其他合適的材料制成。任何導電性可以被極大改變且從視覺上看不出不同的材料都可以作為制作附加層的備選材料。附加層一般是在芯片生產(chǎn)過程的最后加上的，它被施加在普通電路互聯(lián)層之上。附加層還可以通過在其上沉積鈍化層而使其得到保護，如集成電路中典型的應用那樣。
附加層里最好注入摻雜劑以使其導電。
在本發(fā)明的第一優(yōu)選實施例中，摻雜劑被選擇性地注入設計者所需的軌道中，如下所述在新附加層上設置光致抗蝕層，所需軌道圖案(track pattern)通過任何合適的方法在光致抗蝕劑中創(chuàng)建，這些方法在本領域里是公知的。
光致抗蝕劑被顯影，使所需目標軌道圖案(track pattern)裸露，晶片上其余部分仍被光致抗蝕劑覆蓋。
通過高能離子轟擊或者其他合適的方法在材料中注入摻雜劑。從而摻雜劑被注入所需軌道的圖案中(并且也偶爾被注入到光致抗蝕劑中)將光致抗蝕劑從晶片上去除，使摻雜劑被選擇性注入所需軌道的圖案中。
在本發(fā)明的第二優(yōu)選實施例中，利用具有摻雜離子的層的全面轟擊或在層生長時注入摻雜劑。后一種方法一般通過摻雜多晶硅實現(xiàn)，使用化學氣相沉積(CVD)方法，用硅烷氣體來生長硅，和用三氯化硼來生長摻雜劑。
無論晶體生長和摻雜劑注入如何實現(xiàn)，所注入的摻雜劑原子必須是非激活的。意即摻雜劑原子不位于替代主要材料原子的指定的位置。這意味摻雜劑原子具有空穴，或位于正常位置和替代位置之間。還意味摻雜劑原子并沒有對層的導電過程起作用的載流子。這意味該材料，如所生長的，是半絕緣的且不導電的。
生成屏蔽層的下一步就是上述摻雜劑的激活。典型的激活通過退火處理來實現(xiàn)。當材料被加熱到接近(一般在約100攝氏度范圍內(nèi))其熔點時，退火的處理是有效的。
在上述第一個優(yōu)選實施例中，整個晶片(全面退火)的退火會導致被注入的軌道具有導電性；這種全面退火可以通過本領域中任一合適的方法來實現(xiàn)。
本發(fā)明的某一優(yōu)選實施例中，摻雜多晶硅通過來自脈沖光源的輻射被快速加熱到退火溫度。其中脈沖光源可以是紅外激光。激光可以是釔鋁石榴石激光(YAG，輸出波長1064納米)。通過光量開關(q-switch)在脈沖模式下可以驅動該激光，以將接通持續(xù)時間限制在幾納秒或更短的時間。脈沖期間的高功率密度必須足夠強，以使吸收脈沖的材料區(qū)域內(nèi)的摻雜劑退火。此外，脈沖的功率密度不能強到使材料融化或損壞活性電路層。這樣的激光退火優(yōu)選用于上述第二個優(yōu)選實施例。
在上述第二個優(yōu)選實施例中，導電軌道優(yōu)選通過激光退火作用將圖案形成于層中。例如激光可以掃描整個表面。掃描的模式并不重要，但可能是光柵掃描，或者沿著軌道的磁軌從頭到尾的半隨機路徑，或是最有效的通過對表面的交替方向掃描(交替掃描)。退火將局部激活所需軌道的摻雜劑。
退火必須滿足，導電軌道從所有重要方面來看都和其間的半絕緣材料相似。這樣攻擊者通過普通分析方法無法識別攻擊中所需要旁路的軌道。
在本發(fā)明的某個實施例中，為了進一步阻止攻擊者，所制造的每個屏蔽芯片的導電軌道都是隨機化的。隨機化有助于阻止攻擊者試圖破壞一個器件來找出屏蔽路徑，然后將所獲得的信息應用于未受損的器件。需要隨機化路徑的附加努力優(yōu)選通過控制軟件實現(xiàn)，并與處理硬件無關。
該事例中的隨機化可以指使用直線和其90度折線(bends)進行退火來形成導電軌道(盡管并不一定要使用直線及其90度折線)，而其隨機程度取決于導電軌道相互間如何連接。比如，在某一芯片上，兩點間可以采用最簡單的路徑—直線。而另一芯片兩個同樣的觸點則通過一連串曲線連接，以及其他芯片用各種不同的曲線連接。其目的如前所述，為阻止黑客通過發(fā)現(xiàn)一個器件中的屏蔽路徑并利用該路徑信息去旁路相同系列芯片的所有其他器件中的屏蔽。
即使每個芯片上的屏蔽導電軌道圖案都不同，末端觸點優(yōu)選都在每個芯片同樣的位置上，因為要改變光刻掩模(中觸點的位置)很難，所以限定觸點的位置。生產(chǎn)不同的光刻掩模復制品費用極其昂貴。因此，優(yōu)選軌道“記錄”過程是串行的，在避免了固有的改變光刻掩模的困難下使得每個芯片不同。
導電軌道與其下的電路連接，比較典型的是使用傳統(tǒng)的技術如插入鎢導孔(tungstenplug vias)法，每條導電徑道的每一端。正如所預期的，為了額外的安全，本領域中所公知的假導孔法(dummy vias)將出現(xiàn)但并未曾用過，增加假導孔的目的是阻止試圖基于導孔可以作為旁路導電路徑的橋梁的推測而穿過屏蔽層，基于錯誤推測生成的遷移軌道優(yōu)選啟動阻止芯片正常工作的電路模式，這是本領域眾所周知的。
可以理解的是可以編寫驅動軌道退火過程的控制軟件通過將激光路由到具有隨機增加的、與單通道偏移的路徑來自動路由導電軌道，單通道是指從一個軌道末端到另一軌道末端。另一種或許簡單些的方法是擁有大量但數(shù)目確定的導電軌道圖案，而且為每個芯片隨機選擇使用的圖案。
參考圖1，它是具有保護層的集成電路100的簡化圖，根據(jù)本發(fā)明中的優(yōu)選實施例集成電路被構造和運行。集成電路100的保護層是為了能夠防止集成電路100進行不安全的操作，下面將詳細敘述。為簡化描述，圖1中只畫了集成電路(IC)100的一部分。
集成電路100優(yōu)選包括一個或多個底層105，在本領域眾所周知；為了使描述簡單，底層105的詳細信息未顯示。本領域的技術人員知道任何合適的底層105都可以被用于本發(fā)明。
集成電路100還優(yōu)選含有較高互聯(lián)層110，沉積于底層105之上。該較高互聯(lián)層110一般包括多個導電層112，也可以包括任何合適的本領域所熟知的互聯(lián)層。
集成電路100還優(yōu)選包括絕緣層115，它設置于較高互聯(lián)層110之上。絕緣層115可以包括任何合適的本領域所熟知的絕緣層；優(yōu)選但不一定，絕緣層115可以包含鈍化層，正如本領域所熟知的。
集成電路100還優(yōu)選包括附加層120，設置于絕緣層115之上，優(yōu)選基本上完全覆蓋絕緣層115。附加層120包括非導電部分125和導電部分130，導電部分130限定導電路徑，也被稱為在附加層120內(nèi)的“子電路”。非導電部分125和導電部分130優(yōu)選被制造成從視覺上彼此無法區(qū)分。附加層120及其優(yōu)選制造方法將在下面參考圖4，5A和5B做詳細描述。
集成電路100中還優(yōu)選包括多個導孔，尤其是多個“真”導孔135和“假”導孔，如假導孔140和假導孔145。
“真”導孔135包括提供導電部分130和較高互聯(lián)層110之間電連接的觸點。本領域中熟練的技術人員將理解一個或多個“真”導孔135可以可選地提供導電部分130和底層105中的電路元件之間的電連接。
“假”導孔140和145目的在于呈現(xiàn)出“真”導孔的外觀，但它們并不包括提供有效電連接的觸點。設置“假”導孔140和145的目的在于通過迷惑那些企圖對集成電路110進行反向工程(reverse engineer)的攻擊者，使對集成電路100的反向工程變得更加困難。假導孔140，如圖1所示，被設置在導電部分130中，而假導孔145被設置在非導電部分125中。
集成電路100優(yōu)選被設置有保護電路(圖中未標出)，術語稱為“屏蔽破壞檢測電路”，它位于底層105中。保護電路通過多個“真”導孔135和導電部分130實現(xiàn)電通訊，優(yōu)選啟動用來保護集成電路免于不安全運行的“檢測到破壞”模式。當現(xiàn)有技術屏蔽被破壞時采用這樣的保護電路來啟動“檢測到破壞”模式，這是本領域眾所周知的。本領域熟練的技術人員將理解，類似于本領域中所公知的保護電路可以應用于本發(fā)明的優(yōu)選實施例中。
本領域的熟練技術人員將理解，如圖1所示的底層105，互聯(lián)層110，絕緣層115及附加層120的相對厚度未必反應所述層真正的相對厚度。
本領域的熟練技術人員將理解，如圖1所示的導層電112，導孔135，140和145，及導電部分130的相對寬度并不反應這些部件真正的相對寬度。
集成電路100優(yōu)選在附加層120上具有鈍化層(未畫出)，還可以有其他層。
本領域的熟練技術人員將理解，附加層120可以包括或者不包括集成電路100的最高層，即，在附加層120之上可以有或者沒有附加層(未畫出)。
現(xiàn)在參照圖2～4，5A和5B的簡化圖，它們描述了一種制造圖1中集成電路的優(yōu)選方法。
圖2是集成電路200的簡化圖。集成電路200包括一個或多個底層105和較高互聯(lián)層110，正如本領域眾所周知的。
圖3是集成電路300的簡化圖，它是通過在圖2的集成電路200上沉積一層絕緣層115而制成的。絕緣層115可以采用任何本領域所熟知的合適生產(chǎn)方法沉積。絕緣層115包含導孔135，140，145，這些導孔優(yōu)選采用任何本領域中所熟知的合適方法制造。
如上述參考圖1所介紹，導孔135，140和145包括多個“真”導孔135和多個“假”導孔，如假導孔140和假導孔145。
“真”導孔135包括絕緣層115中的空穴，其為附加層120(圖1)和互聯(lián)層110之間的后續(xù)電接觸提供開口(opening)。
盡管圖3中的“真”導孔135給互聯(lián)層110提供電接觸，本領域的技術人員將理解，“真”導孔135可以選擇為附加層120(圖1)和底層105中的電路元件之間的電接觸直接提供開口(opening)，而底層105并不連接互聯(lián)層110。
本領域的技術人員將理解，“假”導孔，如“假”導孔140和“假”導孔145可以被置于任何合適的位置，因此其位置并不會導致附加層120(圖1)和互聯(lián)層110或底層105之間產(chǎn)生不必要的電接觸。例如，“假”導孔140和“假”145的位置并不會導致附加層120(圖1)和互聯(lián)層110的電接觸。
本領域的熟練技術人員將理解，額外的導孔(圖中未畫)可能會和真導孔135位于同樣的互聯(lián)線的頂部，從而產(chǎn)生一個不必需的額外導孔來迷惑試圖對集成電路進行反向工程。
“假”導孔又可以設置于不屬于破壞檢測電路的互聯(lián)線上，只要它不在導電部分130(圖1)的下面，導電部分130是附加層120(圖1)的一部分。
圖4是集成電路400的簡化示意圖，在圖3中集成電路頂部沉積附加層120。附加層120優(yōu)選包括摻雜多晶硅。本領域的熟練技術人員將理解，摻雜多晶硅中經(jīng)過退火的部分可充分導電，而未經(jīng)退火的部分基本上保持絕緣。該附加層120可通過本領域所熟知的任何合適方法沉積得到。多晶硅的摻雜可以用本領域所熟知的任何合適摻雜方法實現(xiàn)。
圖5A是集成電路500的簡化示意圖，該集成電路500通過使用激光束510，對集成電路400的附加層120的一部分進行選擇性退火生成。激光束510在圖5A畫出路徑的過程中有所描述，優(yōu)選包括蛇線軌跡(serpentine path)，該軌跡包括“真”導孔135和“假”導孔140。
可以理解導電部分130提供了從一個“真”導孔135到另一個“真”導孔135的導電路徑。對集成電路進行反向工程(reverse engineer)的企圖將會導致一個“真”導孔135到另一個“真”導孔135之間的導電路徑中斷，這優(yōu)選由位于底層105中的屏蔽破壞檢測電路(未畫出)檢測出來，正如上文參考圖1所述，從而啟動用來保護芯片使其免于不安全運行的“檢測到破壞”模式。
可以理解用非常類似的方法制造導電部分130和非導電部分125，對導電部分130的激光退火并不會引起除導電性外顯著的差別。因此導電部分130和非導電部分125在現(xiàn)有大部分或所有容易利用分析技術看起來沒有區(qū)別。這樣攻擊者就不知道導電部分究竟位于何處，從而攻擊者在不破壞“真”導孔135間的導電性情況下，不會得到用來成功旁路導電部分130所必需的信息。
加入“假”導孔的目的是通過提供有關導電部分可能設置的位置的迷惑性的指示來使攻擊者攻擊的難度增加。
“假”導孔可以位于導電部分130的下面，如“假”導孔140，或位于非導電部分125的下面，如“假”導孔145。因此，攻擊者無法揣測導孔存在的位置就是附加層120中導電部分130位置的暗示。
圖5B是集成電路500在選擇性退火過程中的簡化圖。激光束510在繪制導電部分130路徑的過程的圖5B中描述。
在本發(fā)明的優(yōu)選實施例中，導電部分130的路徑，尤其是從一個“真”導孔135到另一個“真”導孔135的路徑，對制造的每一個屏蔽芯片而言，優(yōu)選是隨機化的。隨機化可通過退火形成采用直線和與90度折線(bends)的導電徑道來實現(xiàn)(盡管理解不一定采用線路呈直線及與90度折線(bends))，但連接一個“真”導孔135到另一個“真”導孔135的導電部分130的路徑可以有多種變化。例如，集成電路中最簡單的連接兩個“真”導孔135的路徑是直線。而在另一個芯片中，同樣的兩個“真”導孔135通過更長的、一系列的包括多個直線和90度折線的曲線連接，在其他芯片中，同樣的兩個“真”導孔135通過不同的一系列的曲線連接。目的在于，如前所述，為了阻止攻擊者發(fā)現(xiàn)某器件中導電部分130的路徑，并將所發(fā)現(xiàn)的信息應用于其他芯片以旁路其他器件的屏蔽。
利用選擇性激光退火實現(xiàn)集成電路導電部分130的不同路徑，優(yōu)選通過程序設計執(zhí)行選擇性退火的激光束510的路徑。將會理解到程序為每個集成芯片生成一個不同的路徑，基本上不會增加選擇性退火生成導電部分130的時間。優(yōu)選對導電部分130路徑的變化進行限制，這樣“真”導孔135保持與電路相連，同時因此“假”導孔不與它不該連接的電路發(fā)生連接。
現(xiàn)在介紹圖6A-6F，它們是另一種生產(chǎn)圖1中集成電路可選的優(yōu)選方法的簡化圖。
圖6A是集成電路600的簡化圖，通過對圖3的集成電路300頂部沉積附加層602得到。附加層602優(yōu)選包括未摻雜多晶硅。
圖6B是集成電路605的簡化圖，通過對圖6A的集成電路600上面沉積附加層610得到。附加層610優(yōu)選包含正性光致抗蝕劑。
圖6C是集成電路620的簡化圖，通過使用激光束625對集成電路605的附加層610的部分630進行選擇性曝光制成。激光束625在圖6C中描繪，圖6C中描繪包含曝光的光致抗蝕劑的部分630的路徑的過程。曝光的光致抗蝕劑的部分630優(yōu)選包括蛇形軌跡，該軌跡包含“真”導孔135和“假”導孔140。
本領域的熟練技術人員將會理解，圖6C所述方法包含一個所謂“直寫”的方法，這是本領域眾所周知的。本領域的熟練技術人員還將會理解，應用到圖6C中的激光束625必須經(jīng)過選擇以適合直寫，同時激光束625可以與激光束510不同(圖5A和5B)。
還將理解到可以采用其他的方法來取代直寫方法。例如，不失前述例子的一般性的情況下，可以采用如前述參考的PCT公開專利申請WO01/54194中所介紹的那些方法，在此通過參考合并入本申請中。
圖6D是集成電路640的簡化圖，通過對集成電路620的光致抗蝕劑層610進行顯影而制成。選擇性曝光的路徑(圖6C中的部分630)現(xiàn)在是光致抗蝕劑層610的部分645。光致抗蝕劑層610的部分645上沒有光致抗蝕劑，并使層602曝光。光致抗蝕劑層610的未曝光部分635仍然沉積在集成電路640的上方且覆蓋其多個部分。
圖6E是集成電路660的簡化圖，通過對集成電路640進行離子注入法制成?？梢岳斫庠撾x子注入法會導致?lián)诫s劑離子注入層602中的一部分。因為部分645將層602曝露于離子注入束665之下。摻雜劑離子被光致抗蝕劑層610的部分635吸收，從而避免了被注入位于部分635正下方的602層的那部分。
圖6F是集成電路680的簡化圖，通過剝離集成電路660的光致抗蝕劑(圖6E中光致抗蝕劑層610的635部分)，再對集成電路660進行退火制成?？梢岳斫鈱呻娐?60的退火是非選擇性的，且退火是對整個晶片一次完成的。退火使得層602的離子注入部分645比層602的非注入部分685的導電性強很多。
圖6A～6F描述了執(zhí)行可選的優(yōu)選制造圖1中集成電路的方法的結果，與執(zhí)行圖4，5A和5B中方法的結果相類似。特別的，下面參考上面的圖4，5A和5B論述的結果，優(yōu)選通過圖6A～6F的方法來獲得這樣制成的集成電路中的導電軌道和非導電部分，以及“真”導孔和“假”導孔的相對位置都從視覺上無法區(qū)分。
再回到圖1中，導電部分130具有蛇形。并不局限于蛇形，可以理解其形狀可以不同而且可以比較復雜。例如，且不局限于前述的一般性，在本發(fā)明的某些優(yōu)選實施例中，導電部分130形狀是并排的獨立導電路徑，這樣如果一條導電路徑與另一條電連接時優(yōu)先啟動“檢測到破壞”模式。例如，5V電壓的導電路徑與0V的導電路徑平行。若5V和0V的路徑電連接，此處講述的屏蔽破壞檢測電路就優(yōu)選運行來檢測出破壞。
現(xiàn)在介紹圖7A和7B，它們是描述圖1中集成電路的保護層120的導電部分130中兩個可選的優(yōu)選圖案的簡化圖。導電部分130的圖案可如圖7A中制成的那樣，其中“真”導孔135提供與上述“屏蔽破壞檢測電路”(圖中未畫出)的電通訊，它位于底層105中(圖1)。圖7A中的圖案尤其適用于檢測導電部分130的斷路。
可選的，導電部分130圖案可以如圖7B所示，其中“真”導孔135提供與上述“屏蔽破壞檢測電路”(圖中未畫出)的電通訊，它位于底層105中。圖7B中的圖案尤其適用于檢測導電部分130的短路。
不局限于前述的一般性，上兩種圖案混合于同一個芯片中，以及和其它可用的圖案一起，可以防止上述各種攻擊者。進一步的，不局限于前述的一般性，上述圖案混合對阻止包括遷移磁軌的FIB攻擊特別有效。
現(xiàn)在介紹圖8，它是一種優(yōu)選制造圖1中集成電路方法的簡化流程圖。根據(jù)上面論述的圖2～4，5A和5B，圖8不需要加以說明。
現(xiàn)在介紹圖9，它是一種優(yōu)選制造多個集成電路方法的簡化流程圖，其中每個集成電路都與圖1中的類似。根據(jù)上面論述的圖2～4，5A和5B，圖9不需要加以說明。
現(xiàn)在介紹圖10，它是一種可選的優(yōu)選制造圖1中集成電路方法的簡化流程圖。根據(jù)上面論述的圖6A～6F，圖10不需要加以說明。
現(xiàn)在介紹圖11，它是一種可選的優(yōu)選制造多個相關集成電路方法的簡化流程圖，其中每個集成電路都與圖1中的類似。根據(jù)上面論述的圖6A～6F，圖11不需要加以說明。
可以理解為清楚起見，在上下文中通過多個獨立的實施例來描述本發(fā)明的各個特征，也可以在單個實施例中一并提供這些特征。反之，為簡潔起見，在上下文中也可以通過單個實施例或任何合適的子集合來描述本發(fā)明的各個特征。
本領域的技術人員將理解本發(fā)明并不限于上述特別說明和描述的內(nèi)容。而本發(fā)明的范圍僅由附加的權利要求書所限定。
權利要求
1.一種將附加層添加到集成電路中的方法，該方法包括提供具有互聯(lián)層的集成電路；在所述集成電路的基本上所有暴露的表面的上方沉積導電性可以改變的附加材料層；并且通過選擇性退火實現(xiàn)對所述附加層的第一部分的導電性進行選擇性改變，從而在所述附加層中生成子電路，所述子電路和所述集成電路可進行電通訊。
2.如權利要求1所述的方法，其中所述選擇性退火包含選擇性激光退火。
3.如權利要求1或2所述的方法，其中所述子電路和所述附加層的第二部分在視覺上無法區(qū)分開，所述第二部分和所述第一部分相分離。
4.如權利要求3所述的方法，其中所述第二部分包含所述附加層中除所述第一部分以外的基本上所有部分。
5.如權利要求1-4中任一項所述的方法，其中所述選擇性改變包括基本上在不移除所述附加層的任何部分的情況下所做的改變。
6.一種由權利要求1-5中任一項所述的方法制造的集成電路。
7.一種將附加層添加到多個集成電路中的方法，該方法包含提供多個集成電路，其中每一個都有互聯(lián)層；對所述多個集成電路中的每一個都進行如下處理在所述一個集成電路的基本上所有暴露的表面的上方沉積導電性可以改變的附加材料層；通過選擇性退火實現(xiàn)對所述附加層的第一部分的導電性進行選擇性改變，從而在所述附加層中生成子電路，所述子電路和所述集成電路可進行電通訊，其中每個集成電路的第一部分具有形狀，并且，對于所述多個集成電路中的至少第一集成電路和第二集成電路而言，所述第一集成電路的第一部分的形狀與所述第二集成電路的第一部分的形狀不相同。
8.如權利要求7所述的方法，其中生產(chǎn)晶片上的所述多個集成電路中每一個的所述第一部分的形狀，都與所述生產(chǎn)晶片上所述多個集成電路中任何其他集成電路的第一部分的形狀不同。
9.如權利要求7或8所述的方法，其中所述選擇性退火包括選擇性激光退火。
10.如權利要求7～9中的任一項所述的方法，所述子電路與所述附加層的第二部分無法從視覺上區(qū)分開，同時所述第二部分與所述第一部分相分離。
11.如權利要求10所述的方法，其中所述第二部分包含除所述附加層中的所述第一部分以外的基本上所有部分。
12.如權利要求7～11中任一項所述的方法，其中所述選擇性改變包括基本上在不移除所述附加層的任何部分的情況下所做的改變。
13.由所述權利要求7～12中任一項所述的方法制造的多個集成電路。
14.一種將附加層添加到集成電路中的方法，該方法包括提供具有互聯(lián)層的集成電路；在所述集成電路的基本上所有暴露的表面的上方沉積導電性可以改變的附加材料層；僅對所述附加材料層的第一部分進行選擇性摻雜；通過退火選擇性改變所述附加層的所述第一部分的導電性，以在所述附加層中生成子電路，所述子電路與所述集成電路可進行電通訊。
15.如權利要求14所述的方法，所述子電路與所述附加層的第二部分從視覺上無法區(qū)分開，所述第二部分與所述第一部分相分離。
16.如權利要求15所述的方法，其中所述第二部分包含除所述附加層的第一部分以外的基本上所有部分。
17.一種由權利要求14～16中任一項所述方法制造的集成電路。
18.一種將附加層添加到多個集成電路中的方法，該方法包括提供多個集成電路，其中每一個都有互聯(lián)層；在所述多個集成電路中每一個的基本上所有暴露的表面的上方沉積導電性可以改變的附加材料層；對所述多個集成電路中的每一個而言，僅對所述一個集成電路的所述附加材料層的第一部分進行選擇性摻雜；并且通過退火，對所述多個集成電路中的每一個的所述附加層的所述第一部分的導電性進行選擇性改變，以在所述附加層中生成子電路，所述子電路和所述集成電路可進行電通訊，其中每個集成電路的第一部分具有形狀，對所述多個集成電路中的至少第一集成電路和第二集成電路而言，所述第一集成電路的第一部分的形狀與所述第二集成電路的第二部分的形狀不相同。
19.如權利要求18所述的方法，其中生產(chǎn)晶片上的所述多個集成電路中每一個的第一部分的形狀，都與所述生產(chǎn)晶片上所述多個集成電路中的任何其他集成電路的第一部分的形狀不同。
20.如權利要求18或19所述的方法，其中所述子電路與所述附加層的第二部分從視覺上無法區(qū)分開，所述第二部分與所述第一部分相分離。
21.如權利要求20所述的方法，其中所述第二部分包含除所述附加層的所述第一部分以外的基本上所有部分。
22.由權利要求18～21中任一項所述的方法制造的多個集成電路。
23.一種集成電路，其包含包含互聯(lián)層的低集成電路部分；設置于所述低集成電路部分的基本上所有表面的上方的附加材料層，所述附加層包含第一部分，所述第一部分包括可與所述低集成電路部分進行電通訊的子電路，所述子電路與所述附加層的第二部分從視覺上無法區(qū)分開，所述第二部分與所述第一部分相分離。
24.如權利要求23所述的集成電路，其中所述第二部分包含除所述附加層的第一部分以外的基本上所有部分。
全文摘要
一種將附加層添加到集成電路的方法，該方法包括提供一種具有互聯(lián)層的集成電路，在集成電路的基本上所有暴露表面的上方沉積附加材料層，此附加材料層的導電性可以改變，且通過對此附加層的第一部分進行選擇性退火實現(xiàn)其導電性的選擇性改變，這樣能在此附加層中生成一個子電路，該子電路可與集成電路進行電通訊。本發(fā)明還描述了相應的裝置和方法。
文檔編號G06K19/073GK1954426SQ200580015946
公開日2007年4月25日 申請日期2005年5月4日 優(yōu)先權日2004年5月17日
發(fā)明者約翰·佛萊蒙·沃克 申請人:Nds有限公司