專利名稱：包括集成電路的移動(dòng)設(shè)備和關(guān)斷這種電路的電源的方法
技術(shù)領(lǐng)域：
本發(fā)明總的涉及用于減小等待功率的低功率集成電路(IC)。具體地，本發(fā)明涉及包括易于被設(shè)置在等待運(yùn)行模式的IC的移動(dòng)設(shè)備。
本發(fā)明還涉及使這種IC關(guān)斷電源進(jìn)入等待模式的方法以及再次將其上電的方法。
本發(fā)明有利地應(yīng)用于移動(dòng)數(shù)據(jù)處理系統(tǒng)。
背景技術(shù)：
在等待模式下低的功耗是對(duì)于諸如便攜式電話、個(gè)人數(shù)字助理、便攜式計(jì)算機(jī)、頭戴耳機(jī)、遙控器、手表、便攜式音頻設(shè)備、手戴電子設(shè)備那樣的移動(dòng)電子設(shè)備的強(qiáng)烈的要求。所謂等待，這個(gè)特定的運(yùn)行狀態(tài)是指集成電路被接通電源、只有很少或沒(méi)有切換動(dòng)作，但可以在短的時(shí)間間隔內(nèi)在任何時(shí)間重新開(kāi)始工作。通常，避免節(jié)點(diǎn)動(dòng)作可減小IC中的等待功率。對(duì)于已經(jīng)在這方面最佳化的電路，對(duì)于等待功耗的主要貢獻(xiàn)者是泄漏電流。
日本專利摘要JP 06311012描述一種通過(guò)避免對(duì)晶體管進(jìn)行開(kāi)關(guān)而允許限制等待模式的泄漏電流的電路。
發(fā)明概要本發(fā)明的目的是提供用于通過(guò)使得泄漏電流最小化而減小等待電流的額外裝置。這是通過(guò)包括操作預(yù)定功能的集成電路的移動(dòng)設(shè)備而達(dá)到的，該集成電路易于被設(shè)置在等待運(yùn)行模式，其中所述電路可以在預(yù)定的時(shí)間周期內(nèi)在任何時(shí)間重新開(kāi)始工作，所述電路包括具有規(guī)定的狀態(tài)的順序邏輯，移動(dòng)設(shè)備還包括關(guān)斷電源單元，用于在等待模式期間把順序邏輯的相關(guān)的狀態(tài)存儲(chǔ)到狀態(tài)恢復(fù)存儲(chǔ)區(qū)中。
按照本發(fā)明的這樣的裝置允許加電的邏輯塊最小化，這導(dǎo)致泄漏電流的減小。
本發(fā)明考慮以下方面。構(gòu)成移動(dòng)電子設(shè)備的心臟的微控制器和信號(hào)處理器是大的并且由于集成度的提高而變得越來(lái)越復(fù)雜。諸如USB裝置、藍(lán)牙擴(kuò)展、多媒體功能性、照相機(jī)和音頻的那樣的新的功能性已被加到處理器核心。因此，加電的但很少使用的邏輯塊的數(shù)量大大地增加。
當(dāng)處在等待時(shí)，處理器需要維持它們的電流配置和初始化以便能夠非?？焖俚刂匦麻_(kāi)始動(dòng)作。因此簡(jiǎn)單地切斷電源和丟失當(dāng)前的狀態(tài)是不可接受的。在等待模式之前可得到的工作條件需要快速地、可靠地和沒(méi)有附加開(kāi)銷地重新建立。
按照本發(fā)明，所有的相關(guān)的電路狀態(tài)被存儲(chǔ)在電路或系統(tǒng)的專用的低泄漏區(qū)域，因此通過(guò)以合理的成本使得泄漏電流最小化而允許大大地減小等待電流。在完成相關(guān)的寄存器的完全的存儲(chǔ)后，有可能斷開(kāi)用于等待模式的全部電路的電源。部分IC仍舊保持加電，但專門的設(shè)計(jì)技術(shù)允許保持泄漏電流是小的。在上電后，配置邏輯可以以串行或并行體系結(jié)構(gòu)立即恢復(fù)，正如下面描述的兩個(gè)實(shí)施例提出的。
按照本發(fā)明的優(yōu)選實(shí)施例，電路包括在配置順序邏輯與功能順序邏輯之間區(qū)分的不同的邏輯塊，這樣，只有配置順序邏輯的狀態(tài)被認(rèn)為是相關(guān)的以存儲(chǔ)在所述狀態(tài)恢復(fù)存儲(chǔ)區(qū)域中。
事實(shí)上，在等待模式后需要被存儲(chǔ)的所有的相關(guān)的靜態(tài)信息是在可包含例如觸發(fā)器的配置順序邏輯中要找出的。所以不是所有的觸發(fā)器的所有的狀態(tài)都要被存儲(chǔ)在等待低泄漏區(qū)域，而只是配置順序邏輯的狀態(tài)要被存儲(chǔ)。在不相關(guān)的和相關(guān)的寄存器之間的良好的鑒別允許保持IC的加電的部分是小的。
本發(fā)明有利地允許斷開(kāi)具有幾百萬(wàn)晶體管的電路的電源，因此消除加電的器件的泄漏電流。本發(fā)明也允許在斷開(kāi)電源之前可靠地存儲(chǔ)相關(guān)的內(nèi)部狀態(tài)，以及在接通電源后幾乎立即重新裝載這些狀態(tài)。
附圖簡(jiǎn)述現(xiàn)在參照附圖，借助例子，更詳細(xì)地描述本發(fā)明，其中

圖1是表示多處理器結(jié)構(gòu)的框圖，圖2是更詳細(xì)地示出按照本發(fā)明的、用于低功率結(jié)構(gòu)的塊劃分的框圖，圖3是表示按照本發(fā)明的第一實(shí)施例的串行配置重新裝載結(jié)構(gòu)的框圖，
圖4是表示按照本發(fā)明的第二實(shí)施例的用于并行存儲(chǔ)和重新裝載的結(jié)構(gòu)的框圖，圖5是示出按照第二實(shí)施例的替換例的用于并行存儲(chǔ)和重新裝載的改進(jìn)的結(jié)構(gòu)的框圖，圖6是顯示按照本發(fā)明的任一個(gè)實(shí)施例的由關(guān)斷電源單元使用的方法的流程圖。
發(fā)明詳細(xì)說(shuō)明移動(dòng)設(shè)備通常工作在以下三種模式的任一模式下-局部或全部性能模式，其中電路提供所意圖的功能，即，電路耗散最高的功率量，以及電池壽命通過(guò)在任何只需要很少的或不需要性能時(shí)減小活動(dòng)而被增加，-等待模式，在該模式下電路是不工作的，但仍舊能夠取決于應(yīng)用在短的時(shí)間間隔內(nèi)在任何時(shí)間重新開(kāi)始工作，時(shí)間間隔通常是在1ns到1ms的范圍，等待模式是這樣的模式，在該模式下其大多數(shù)器件通常被加電和被初始化的，-電源關(guān)斷模式，在該模式下電路是不工作的并且在可以達(dá)到完全性能水平之前需要相對(duì)較長(zhǎng)的時(shí)間間隔，這個(gè)時(shí)間間隔或延遲通常是在1ms與幾秒之間，所以，在這個(gè)狀態(tài)下，器件通常不被加電。
圖1到6描述本發(fā)明的至少兩個(gè)主要的實(shí)施例，通過(guò)加電的邏輯塊的最小化，減小在等待模式時(shí)的泄漏電流。每個(gè)實(shí)施例達(dá)到在邏輯塊面積對(duì)泄漏電流之間的折衷。當(dāng)深亞微米技術(shù)的使用增加時(shí)這個(gè)折衷變得更加關(guān)鍵，因?yàn)檫壿媺K面積變得越來(lái)越小，即使大量邏輯塊也不再考慮占用大的面積。
邏輯塊面積對(duì)泄漏之間的折衷變成非常感興趣的，因?yàn)檩^新的深亞微米器件的泄漏電流比起較老的技術(shù)有增加。隨著減小特征尺寸，越需要低泄漏低性能器件，嵌入邏輯的量趨于增加，這增加了由傳統(tǒng)的器件引起的泄漏功率。所以，在邏輯塊面積對(duì)泄漏之間的折衷對(duì)于許多電池供電的系統(tǒng)是非常重要的。
圖1顯示很適用于所有的數(shù)據(jù)處理應(yīng)用的多處理器結(jié)構(gòu)，雖然低功耗要求對(duì)于移動(dòng)設(shè)備是更特定的。這個(gè)結(jié)構(gòu)描述包含被嵌入在單個(gè)半導(dǎo)體管芯上的零或多個(gè)處理器核心的系統(tǒng)。這種結(jié)構(gòu)在其中處理器構(gòu)成主要的數(shù)據(jù)處理實(shí)體的便攜式電子設(shè)備中是非常普通的。這些處理器，被表示為處理器1和處理器2，表征一系列外圍功能，包括ROM(只讀存儲(chǔ)器)，被表示為ROM 1和ROM 2；SRAM(靜態(tài)隨機(jī)存取存儲(chǔ)器)，被表示為SRAM 1和SRAM 2；協(xié)處理器(用于專用任務(wù)的內(nèi)部計(jì)算加速器)，被表示為協(xié)處理器1和協(xié)處理器2；以及I/O(輸入/輸出)外圍塊，被表示為I/O 1.1，I/O 1.2，I/O 2.1和I/O 2.2與半導(dǎo)體管芯的外部(例如，USB，I2C，I2S，UART，SPI，鍵盤，顯示器，中斷，照相機(jī)等等)通信。多個(gè)處理器通過(guò)核心間通信塊相互通信。
圖1的多處理器結(jié)構(gòu)無(wú)論何時(shí)從電路移除電源時(shí)都丟失它的初始化的狀態(tài)。但不是所有的塊同樣地受到電源丟失的影響，正如此后說(shuō)明的。
處理器核心是結(jié)構(gòu)的中心部分。然而，它們不是真正可配置的，或如果它們是的話，只有幾種可能的配置，這意味著很少有或沒(méi)有信息在切斷電源期間會(huì)丟失。
當(dāng)功率被移除時(shí)ROM不丟失它們的內(nèi)容。因此，它們對(duì)于等待功率不構(gòu)成問(wèn)題。然而，在等待模式下，切斷加到ROM的功率是有用的，因?yàn)樗鼈儠?huì)引起相當(dāng)大的泄漏電流。
SRAM在去除功率時(shí)丟失它們的內(nèi)容。所以，在功率被關(guān)斷之前，重要的設(shè)置和配置不能存儲(chǔ)在SRAM中。
協(xié)處理器和I/O外設(shè)不同于以上的三種類別，因?yàn)榕渲脭?shù)據(jù)量可能是相當(dāng)高的。例如，像USB那樣的外圍塊的配置是復(fù)雜的，并強(qiáng)烈地依賴于當(dāng)前的工作模式。如果在等待期間從電路移除功率的話，設(shè)置和配置數(shù)據(jù)可以是大的并且常常需要保存。
圖2顯示按照本發(fā)明的I/O外圍塊的內(nèi)部結(jié)構(gòu)。它包括配置順序邏輯CSL、功能順序邏輯FSL、和組合邏輯塊CL。
配置順序邏輯CSL包含配置狀態(tài)機(jī)和包括觸發(fā)器的狀態(tài)寄存器。它包含用于外圍塊的功能的所有必須的信息。它確定塊的操作、設(shè)置和行為。在復(fù)位后，這個(gè)邏輯塊需要具有意義明確的狀態(tài)并因此需要細(xì)心設(shè)計(jì)。
功能順序邏輯FSL也可以包含觸發(fā)器，但當(dāng)不使用I/O外圍塊時(shí)，它的狀態(tài)是不相關(guān)的。這個(gè)邏輯塊執(zhí)行像同步、內(nèi)部數(shù)據(jù)RAM操作、狀態(tài)機(jī)、FIFO、移位寄存器等等的典型的功能。但在電源關(guān)斷之前它的內(nèi)容不一定被保存。
組合邏輯CL當(dāng)它不被使用時(shí)不需要被加電，因?yàn)樗鼪](méi)有任何狀態(tài)需要被保存。它的功能僅僅取決于以上兩種類別。
所有的相關(guān)的靜態(tài)信息被存儲(chǔ)在順序邏輯中，例如觸發(fā)器中。但實(shí)際上不需要保存順序邏輯的所有狀態(tài)。邏輯塊在圖2上被設(shè)計(jì)來(lái)在相關(guān)的配置寄存器(設(shè)置)與功能寄存器之間進(jìn)行鑒別。功能寄存器不需要與在復(fù)位后的缺省狀態(tài)不同的特定的初始化狀態(tài)。在配置寄存器的完全存儲(chǔ)后，有可能對(duì)于等待模式斷開(kāi)全部電路的電源。僅僅一部分IC保持為加電。本領(lǐng)域技術(shù)人員熟知的專門的設(shè)計(jì)技術(shù)允許保持泄漏電流為小的，以及相關(guān)的寄存器的良好鑒別允許保持IC加電的部分為小的。在上電后，配置邏輯塊可以通過(guò)串行或并行結(jié)構(gòu)立即被恢復(fù)，正如分別參照?qǐng)D3(第一實(shí)施例)和圖4到圖5(第二實(shí)施例)描述的。
圖2顯示相關(guān)狀態(tài)配置和功能狀態(tài)的劃分。這種塊結(jié)構(gòu)適用于等待功率減小，如果配置順序邏輯在電源切斷之前被存儲(chǔ)的話。與在FIFO和功能狀態(tài)機(jī)中發(fā)現(xiàn)的所有其它的觸發(fā)器相比較，大多數(shù)I/O外圍只表征幾百個(gè)狀態(tài)配置觸發(fā)器，并且其狀態(tài)不需要保存。這種I/O外圍結(jié)構(gòu)允許在IC內(nèi)的各種不同的功能之間區(qū)分，這里是需要在塊實(shí)施之前被識(shí)別的I/O外圍，以便按照本發(fā)明便于將配置存儲(chǔ)到系統(tǒng)的低泄漏區(qū)域中。
圖3顯示基于參照?qǐng)D2描述的IC結(jié)構(gòu)的、按照本發(fā)明的第一實(shí)施例的串行配置重新裝載結(jié)構(gòu)。這個(gè)串行配置重新裝載結(jié)構(gòu)允許保存和重新裝載配置。這個(gè)結(jié)構(gòu)是通過(guò)被包含在圖1描述的配置順序邏輯中的相關(guān)的狀態(tài)寄存器或觸發(fā)器的串行掃描而實(shí)施的。串行掃描在等待期間被接通電源的一部分IC上執(zhí)行造成小的泄漏。這樣的低泄漏區(qū)域包含對(duì)于低泄漏、低性能、低面積、低驅(qū)動(dòng)強(qiáng)度被特別設(shè)計(jì)的狀態(tài)寄存器或觸發(fā)器。本領(lǐng)域技術(shù)人員將會(huì)設(shè)計(jì)這樣的狀態(tài)寄存器或觸發(fā)器，因?yàn)檫@些要求是不沖突的。串行掃描可以通過(guò)重新使用對(duì)于掃描測(cè)試可用的掃描鏈而被執(zhí)行。所以，外圍塊的結(jié)構(gòu)的復(fù)雜性沒(méi)有增加。在用于測(cè)試的設(shè)計(jì)(DfT)的控制邏輯中有某些開(kāi)銷；然而，它對(duì)于總的復(fù)雜性沒(méi)有太大貢獻(xiàn)。
圖3的多處理器結(jié)構(gòu)說(shuō)明本發(fā)明的第一實(shí)施例。與圖1的多處理器結(jié)構(gòu)相比較，新的結(jié)構(gòu)擴(kuò)展一個(gè)附加塊關(guān)斷電源單元。關(guān)斷電源單元包括以下的塊-電源關(guān)斷控制單元PDCU，用來(lái)控制IC的活動(dòng)程度，-喚醒請(qǐng)求檢測(cè)器WURD，用來(lái)檢測(cè)在等待時(shí)的系統(tǒng)的邊界上來(lái)自外部處理器、鍵盤、定時(shí)器等等的活動(dòng)，這需要系統(tǒng)喚醒，-狀態(tài)恢復(fù)存儲(chǔ)區(qū)域SRS，用來(lái)存儲(chǔ)在電源被切斷之前需要被保存的所有的配置順序邏輯的狀態(tài)。
這個(gè)實(shí)施例的原理在于，在進(jìn)入等待模式之前數(shù)據(jù)從I/O外圍塊串行移位到狀態(tài)恢復(fù)存儲(chǔ)器中。這個(gè)結(jié)構(gòu)滿足等待時(shí)間要求，它應(yīng)當(dāng)是在1ns到1ms的范圍內(nèi)。按照這些要求，重新裝載等待時(shí)間不應(yīng)當(dāng)大于用于操作重新開(kāi)始的最大容忍量。如果IC具有例如約10000個(gè)配置觸發(fā)器(這已經(jīng)是大的數(shù)量)并且如果這些觸發(fā)器例如被安排在50個(gè)掃描鏈中，則將花費(fèi)不大于200個(gè)周期掃描這些觸發(fā)器。緩慢的和低泄漏的觸發(fā)器可以具有10MHz的速度。因此用于移位的總時(shí)間則不大于20μs，這仍舊遠(yuǎn)小于1ms的重新裝載等待時(shí)間要求。
圖4表示本發(fā)明的第二實(shí)施例的細(xì)節(jié)，它說(shuō)明即刻配置重新裝載結(jié)構(gòu)。在這個(gè)第二實(shí)施例中，提出保存配置順序邏輯CSL的非常有效的結(jié)構(gòu)，正如圖4上用泡(表示邏輯塊)表示的。目標(biāo)是執(zhí)行并行裝載達(dá)到狀態(tài)恢復(fù)存儲(chǔ)器中。通過(guò)這個(gè)結(jié)構(gòu)，只花費(fèi)數(shù)字?jǐn)?shù)據(jù)的一個(gè)周期執(zhí)行保存和重新裝載觸發(fā)器數(shù)值。這個(gè)結(jié)構(gòu)需要兩倍的連接。一條線用來(lái)保存，另一條線用來(lái)重新裝載觸發(fā)器數(shù)值。這個(gè)結(jié)構(gòu)特別允許邏輯塊面積與保存和重新裝載速度進(jìn)行折衷。這個(gè)第三實(shí)施例的實(shí)施細(xì)節(jié)顯示于圖4。數(shù)字配置順序邏輯用由邏輯功能塊分開(kāi)的不同的時(shí)鐘信號(hào)，被表示為clock1、clock2和clock3，進(jìn)行時(shí)鐘觸發(fā)。每個(gè)觸發(fā)器的輸出被連接到向下到下一個(gè)功能級(jí)的邏輯塊以及一個(gè)狀態(tài)恢復(fù)觸發(fā)器。在每個(gè)觸發(fā)器前面的復(fù)接器允許引導(dǎo)來(lái)自功能行為的數(shù)據(jù)流動(dòng)，或重新裝載被存儲(chǔ)在狀態(tài)恢復(fù)存儲(chǔ)器中的數(shù)值。
圖5顯示圖4所示的實(shí)施例的改進(jìn)實(shí)施例。這個(gè)改進(jìn)實(shí)施例是對(duì)于參照?qǐng)D4描述的結(jié)構(gòu)的替換例；其中專用觸發(fā)器類型被設(shè)計(jì)成能夠執(zhí)行兩個(gè)存儲(chǔ)和重新裝載線的復(fù)接/去復(fù)接，以便把布線數(shù)減小到原來(lái)的二分之一。這個(gè)改進(jìn)的結(jié)構(gòu)還許可消除在每個(gè)觸發(fā)器的功能輸出端上的附加負(fù)荷。
與圖2和圖3中顯示的第一實(shí)施例相比較圖4或圖5中顯示的第二實(shí)施例的開(kāi)銷主要包含路由。然而，在I/O外圍中的路由通常不如微控制器核心中那樣密集。參照?qǐng)D4和圖5描述的第二實(shí)施例的總的結(jié)構(gòu)等價(jià)于參照?qǐng)D3描述的實(shí)施例的結(jié)構(gòu)。
圖6顯示適用于此前描述的第一和第二實(shí)施例的關(guān)斷電源單元流程圖。圖3中涉及的關(guān)斷電源單元的某些實(shí)施方面在這里參照?qǐng)D6更詳細(xì)地描述。關(guān)斷電源單元對(duì)于兩種結(jié)構(gòu)基本上等價(jià)，并且具有以下的特性在等待模式期間保持電源接通，使用許多觸發(fā)器，而通過(guò)使用專門設(shè)計(jì)的觸發(fā)器不占用許多面積，以及當(dāng)晶體管被設(shè)計(jì)用于低性能時(shí)不考慮任何相關(guān)的泄漏。
此后在圖6的流程圖中描述由這樣的關(guān)斷電源單元使用的方法，包括以下步驟-啟動(dòng)步驟，由此來(lái)自多處理器結(jié)構(gòu)的處理器接收從工作切換到等待模式的請(qǐng)求，-步驟1，檢驗(yàn)是否有工作的I/O傳送。在假設(shè)沒(méi)有正在進(jìn)行的I/O傳送的情形下，可以不考慮功能順序邏輯的狀態(tài)，-步驟2，在步驟1的回答是肯定(Y)的情形下，終止所有的I/O傳送，-步驟3，把配置順序邏輯狀態(tài)移位到狀態(tài)恢復(fù)存儲(chǔ)器，該移位可以按照本發(fā)明的第一實(shí)施例串行地執(zhí)行(圖3)或按照本發(fā)明的第二實(shí)施例并行地執(zhí)行(圖4和圖5)，-步驟4，對(duì)除了狀態(tài)恢復(fù)存儲(chǔ)區(qū)域以外的全部微處理器結(jié)構(gòu)關(guān)斷電源，-步驟5，檢驗(yàn)是否接收到喚醒請(qǐng)求，-步驟6，在步驟5已接收喚醒請(qǐng)求后再次接通電路的電源，-步驟7，把狀態(tài)恢復(fù)存儲(chǔ)器重新裝載到配置順序邏輯，-步驟8，最后服務(wù)于喚醒請(qǐng)求。
權(quán)利要求
1.一種包括用來(lái)操作預(yù)定功能的集成電路的移動(dòng)設(shè)備，該集成電路易于被設(shè)置在等待運(yùn)行模式，其中所述電路可以在預(yù)定的時(shí)間間隔內(nèi)重新開(kāi)始工作，所述電路包括具有規(guī)定狀態(tài)的順序邏輯，移動(dòng)設(shè)備還包括關(guān)斷電源單元，用于在等待模式期間把順序邏輯的相關(guān)狀態(tài)存儲(chǔ)到狀態(tài)恢復(fù)存儲(chǔ)區(qū)域中。
2.如在權(quán)利要求1中要求的移動(dòng)設(shè)備，其中電路包括不同的邏輯塊以在配置順序邏輯與功能順序邏輯之間區(qū)分，這樣，僅僅配置順序邏輯的狀態(tài)適合于被存儲(chǔ)在所述狀態(tài)恢復(fù)存儲(chǔ)區(qū)域中。
3.如在權(quán)利要求1中要求的移動(dòng)設(shè)備，其中所述關(guān)斷電源單元包括關(guān)斷電源控制單元，用來(lái)控制電路的活動(dòng)性程度。
4.如在權(quán)利要求2中要求的移動(dòng)設(shè)備，還包括多個(gè)喚醒請(qǐng)求檢測(cè)器，用來(lái)檢測(cè)對(duì)于電路再次接通電源從等待模式進(jìn)入工作運(yùn)行模式的喚醒請(qǐng)求。
5.如在權(quán)利要求1中要求的移動(dòng)設(shè)備，其中配置順序邏輯的狀態(tài)由信息數(shù)據(jù)組成，所述數(shù)據(jù)在電路在等待模式被關(guān)斷電源之前從配置順序邏輯串行移位到狀態(tài)恢復(fù)存儲(chǔ)區(qū)域。
6.如在權(quán)利要求1中要求的移動(dòng)設(shè)備，其中配置順序邏輯的狀態(tài)由信息數(shù)據(jù)組成，電路被安排成使得通過(guò)使用存儲(chǔ)單元線來(lái)存儲(chǔ)和重新裝載數(shù)據(jù)，把所述數(shù)據(jù)從配置順序邏輯并行裝載到狀態(tài)恢復(fù)存儲(chǔ)區(qū)域。
7.如在權(quán)利要求5中要求的移動(dòng)設(shè)備，其中電路包括能夠執(zhí)行存儲(chǔ)和重新裝載線的復(fù)接/分接的專用觸發(fā)器。
8.如在權(quán)利要求1中要求的移動(dòng)設(shè)備，其中所述電路是輸入/輸出外圍電路，用來(lái)使得所述移動(dòng)設(shè)備能夠與外圍設(shè)備通信。
9.一種在等待運(yùn)行模式下關(guān)斷電路的電源的方法，其中所述電路在等待運(yùn)行模式是不工作的但可以在預(yù)定的延遲內(nèi)重新開(kāi)始工作，所述電路包括具有規(guī)定的狀態(tài)的配置順序邏輯，該方法包括以下步驟-接收從工作模式切換到等待模式的請(qǐng)求，-把配置順序邏輯的狀態(tài)存儲(chǔ)到狀態(tài)恢復(fù)存儲(chǔ)器，-關(guān)斷除了狀態(tài)恢復(fù)存儲(chǔ)區(qū)域以外電路的電源。
10.如在權(quán)利要求8中要求的方法，還包括以下步驟在接收從工作模式切換到等待模式的請(qǐng)求的步驟后檢驗(yàn)是否有工作的輸入/輸出傳送，在開(kāi)始把配置順序邏輯狀態(tài)移位到狀態(tài)恢復(fù)存儲(chǔ)器的步驟之前先前步驟的結(jié)果是肯定的情形下，終止所有的輸入/輸出傳送。
11.如在權(quán)利要求8或9中要求的方法，其中把配置順序邏輯的狀態(tài)存儲(chǔ)到狀態(tài)恢復(fù)存儲(chǔ)器的步驟被串行地執(zhí)行。
12.如在權(quán)利要求8或9中要求的方法，其中把配置順序邏輯的狀態(tài)存儲(chǔ)到狀態(tài)恢復(fù)存儲(chǔ)器的步驟被并行地執(zhí)行。
13.一種在電路已按照如在權(quán)利要求中要求的方法在等待運(yùn)行模式下被關(guān)斷電源后重新接通電路的電源的方法，所述電路包括具有已被存儲(chǔ)到狀態(tài)恢復(fù)存儲(chǔ)區(qū)域中的規(guī)定的狀態(tài)的配置順序邏輯，該方法包括以下步驟-檢驗(yàn)是否接收到喚醒請(qǐng)求，-在先前步驟已接收喚醒請(qǐng)求后接通電路的電源，-把狀態(tài)恢復(fù)存儲(chǔ)器重新裝載到配置順序邏輯中，-使用喚醒請(qǐng)求來(lái)接通電路的電源。
全文摘要
本發(fā)明涉及包括操作預(yù)定功能的集成電路的移動(dòng)設(shè)備，該集成電路易于被設(shè)置到等待運(yùn)行模式，其中所述電路可以在預(yù)定的延遲內(nèi)重新開(kāi)始工作。電路包括具有在電路進(jìn)入等待模式之前需要被存儲(chǔ)的規(guī)定狀態(tài)的配置順序邏輯。移動(dòng)設(shè)備還包括關(guān)斷電源單元，用于在等待模式期間把配置順序邏輯的狀態(tài)存儲(chǔ)到低泄漏存儲(chǔ)區(qū)域，這大大地減小等待電流。
文檔編號(hào)G06F1/32GK1950784SQ200580014255
公開(kāi)日2007年4月18日 申請(qǐng)日期2005年4月28日 優(yōu)先權(quán)日2004年5月5日
發(fā)明者S·M·科赫, H·-J·格爾克 申請(qǐng)人:皇家飛利浦電子股份有限公司