專利名稱：可編程且可中止的時(shí)鐘發(fā)生單元的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及用于產(chǎn)生用于集成電路的時(shí)鐘信號(hào)的電子器件，該器件包括至少一個(gè)用于響應(yīng)輸入信號(hào)來產(chǎn)生時(shí)鐘信號(hào)的可編程振蕩器元件，所述輸入信號(hào)的頻率是可變的。
存在許多為了功率或性能管理而需要改變集成電路中的操作時(shí)鐘信號(hào)頻率的情況。例如，許多半導(dǎo)體器件設(shè)置有工作和備用的操作模式。相對(duì)于工作模式中的功耗，減小備用模式中的功耗以增加在器件上電而不工作的時(shí)間段內(nèi)的效率。一種減小備用模式中的功耗的方法是減小在器件上電時(shí)必須連續(xù)操作的各種電路的操作頻率。這可以通過提供兩種振蕩器頻率來實(shí)現(xiàn)較高的頻率用于在工作模式下的操作期間以全速驅(qū)動(dòng)電路；而較低的頻率用于以較低的速度驅(qū)動(dòng)電路，由此減小在備用模式下的操作期間由電路消耗的功率。
同樣，通常對(duì)計(jì)算機(jī)、且特別是對(duì)微處理器和微控制器的高性能的需求，導(dǎo)致各方面的提高，包括更高的時(shí)鐘率以及更簡(jiǎn)單的指令系統(tǒng)。因此，用于所有集成電路的時(shí)鐘速度和時(shí)鐘率的控制和靈活性變得至關(guān)重要。用于為這種電路產(chǎn)生時(shí)鐘信號(hào)的振蕩器的公知控制系統(tǒng)趨向于過分簡(jiǎn)單化和/或主要依賴于預(yù)布線的硬件電路或預(yù)定的可選擇頻率，因此缺乏靈活性。
我們現(xiàn)在已經(jīng)發(fā)明出改進(jìn)的裝置。
根據(jù)本發(fā)明，提供一種用于產(chǎn)生用于集成電路的時(shí)鐘信號(hào)的電子器件，該器件包括至少兩個(gè)被設(shè)置和構(gòu)造成響應(yīng)輸入信號(hào)在時(shí)鐘輸出端產(chǎn)生單個(gè)時(shí)鐘信號(hào)并且以相互排斥的方式操作的時(shí)鐘發(fā)生元件，所述時(shí)鐘發(fā)生元件的輸出端可選擇性地連接到所述時(shí)鐘輸出端，該器件還包括用于接收表示需要產(chǎn)生的所述時(shí)鐘信號(hào)的一序列頻率的數(shù)據(jù)圖形的裝置；用于接收表示所述序列中的下一個(gè)頻率的數(shù)據(jù)的裝置；用于使與產(chǎn)生所述序列中的前一個(gè)頻率下的時(shí)鐘信號(hào)的時(shí)鐘發(fā)生元件不同的時(shí)鐘發(fā)生元件產(chǎn)生所述下一個(gè)頻率下的時(shí)鐘信號(hào)的裝置；用于使在所述序列中的前一個(gè)頻率下的時(shí)鐘信號(hào)與所述時(shí)鐘輸出端斷開的裝置；以及用于使在所述序列中的下一個(gè)頻率下的時(shí)鐘信號(hào)連接到所述時(shí)鐘輸出端的裝置，其特征在于使得在所述序列中的每一頻率下產(chǎn)生時(shí)鐘信號(hào)的時(shí)鐘發(fā)生元件與所述頻率的值無關(guān)。
優(yōu)選地，在將序列中的下一個(gè)頻率下的時(shí)鐘信號(hào)連接到時(shí)鐘輸出端之前，使序列中的前一個(gè)頻率下的時(shí)鐘信號(hào)與時(shí)鐘輸出端斷開，優(yōu)選在將序列中的前一個(gè)頻率下的時(shí)鐘信號(hào)與時(shí)鐘輸出端斷開之前(并在將序列中的下一頻率下的時(shí)鐘信號(hào)連接到時(shí)鐘輸出端之前)，開始產(chǎn)生在序列中的下一個(gè)頻率下的時(shí)鐘信號(hào)。
優(yōu)選當(dāng)時(shí)鐘信號(hào)為低時(shí)，使序列中的前一個(gè)頻率下的時(shí)鐘信號(hào)與時(shí)鐘輸出端斷開。同樣地，優(yōu)選當(dāng)時(shí)鐘信號(hào)為低時(shí)，使序列中的下一個(gè)頻率下的時(shí)鐘信號(hào)與時(shí)鐘輸出端連接。
時(shí)鐘發(fā)生元件有利地包括可編程環(huán)形振蕩器，并且該器件優(yōu)選還包括用于接收表示序列中的每一頻率的時(shí)鐘周期的持續(xù)時(shí)間的數(shù)據(jù)的可變可編程延遲元件。優(yōu)選將可變可編程延遲元件設(shè)置和構(gòu)造成使得相應(yīng)的時(shí)鐘發(fā)生元件在所需的頻率下產(chǎn)生時(shí)鐘信號(hào)。
優(yōu)選從對(duì)時(shí)鐘信號(hào)的頻率變化的一系列請(qǐng)求中推導(dǎo)出數(shù)據(jù)圖形或者其包括對(duì)時(shí)鐘信號(hào)的頻率變化的一系列請(qǐng)求。電子器件有利地還包括用于確定實(shí)施這種請(qǐng)求的次序的判優(yōu)器。在本發(fā)明的一個(gè)實(shí)施例中，判優(yōu)器根據(jù)“先到者先接受服務(wù)”的原則來制定要被處理的請(qǐng)求的次序。在這種情況下，如果在基本上相同的時(shí)間接收到兩個(gè)請(qǐng)求，則有利地將判優(yōu)器設(shè)置成隨機(jī)地選擇處理這兩個(gè)請(qǐng)求的次序。
該器件還包括事件控制器，該事件控制器用于控制使得時(shí)鐘發(fā)生元件開始和停止產(chǎn)生時(shí)鐘信號(hào)的次序和/或?qū)r(shí)鐘信號(hào)與時(shí)鐘輸出端連接和斷開的次序。可以將該器件設(shè)置和構(gòu)造成響應(yīng)使所有的所述時(shí)鐘發(fā)生元件(10、20)與所述時(shí)鐘輸出端(18)臨時(shí)斷開的請(qǐng)求而這樣做。
因此，本發(fā)明提供一種用于產(chǎn)生用于集成電路或其一部分的時(shí)鐘信號(hào)的機(jī)制，以便以一個(gè)時(shí)鐘周期的可預(yù)測(cè)等待時(shí)間離散地(即從任何一個(gè)值到另外任何一個(gè)值)安全改變頻率，該機(jī)制還與任意的時(shí)鐘選通裝置相兼容。不需要外部振蕩器，并且發(fā)現(xiàn)該機(jī)制與標(biāo)準(zhǔn)的結(jié)構(gòu)測(cè)試方案(例如掃描鏈)相兼容。
本發(fā)明還擴(kuò)展到一種產(chǎn)生用于集成電路的時(shí)鐘信號(hào)的方法，該方法包括提供至少兩個(gè)被設(shè)置和構(gòu)造成響應(yīng)輸入信號(hào)在時(shí)鐘輸出端產(chǎn)生單個(gè)時(shí)鐘信號(hào)并且以相互排斥的方式操作的時(shí)鐘發(fā)生元件，所述時(shí)鐘發(fā)生元件的輸出端可選擇性地連接到所述時(shí)鐘輸出端，該方法還包括接收表示需要產(chǎn)生的所述時(shí)鐘信號(hào)的一序列頻率的數(shù)據(jù)圖形；接收表示所述序列中的下一個(gè)頻率的數(shù)據(jù)；使與產(chǎn)生所述序列中的前一個(gè)頻率下的時(shí)鐘信號(hào)的時(shí)鐘發(fā)生元件不同的時(shí)鐘發(fā)生元件產(chǎn)生所述下一個(gè)頻率下的時(shí)鐘信號(hào)；使所述序列中的前一個(gè)頻率下的時(shí)鐘信號(hào)與所述時(shí)鐘輸出端斷開；并且使所述序列中的下一個(gè)頻率下的時(shí)鐘信號(hào)連接到所述時(shí)鐘輸出端，其特征在于使得在所述序列中的每一頻率下產(chǎn)生時(shí)鐘信號(hào)的時(shí)鐘發(fā)生元件與所述頻率的值無關(guān)。
本發(fā)明還擴(kuò)展到一種制造如上限定的電子器件的方法、以及借助于以上限定的器件或方法而產(chǎn)生的時(shí)鐘信號(hào)。
通過下文所述的實(shí)施例，本發(fā)明的這些和其他方案將是顯而易見的，并且參考下文所述的實(shí)施例對(duì)本發(fā)明的這些和其他方案進(jìn)行詳細(xì)說明。
現(xiàn)在僅以舉例方式并參考附圖來說明本發(fā)明的實(shí)施例，其中

圖1是示出根據(jù)本發(fā)明的典型實(shí)施例的電子器件的示意性方框圖；圖2示出從圖1的器件中所獲得的輸出信號(hào)；圖3是示出圖1的器件的工藝流程的示意性流程圖；以及圖4是示出包含在圖1的器件中的時(shí)鐘開關(guān)的基礎(chǔ)結(jié)構(gòu)的示意圖。
因此，本發(fā)明旨在提供一種用于產(chǎn)生用于集成電路或其一部分的時(shí)鐘信號(hào)的機(jī)制，以便以例如一個(gè)時(shí)鐘周期的可預(yù)測(cè)等待時(shí)間離散地(即從任何一個(gè)值到另外任何一個(gè)值)安全改變頻率，該機(jī)制還與任意其他的時(shí)鐘選通機(jī)制相兼容。本發(fā)明不需要任何外部振蕩器，并且發(fā)現(xiàn)該機(jī)制與標(biāo)準(zhǔn)的結(jié)構(gòu)測(cè)試方案(例如掃描鏈)相兼容。該發(fā)明還找到了其在為了功率或性能管理而改變頻率的系統(tǒng)中的應(yīng)用。
US專利No.5,652,536、5,291,528和4,855,615都描述了憑借其可以從兩個(gè)或多個(gè)可用的時(shí)鐘信號(hào)中選擇有效的時(shí)鐘信號(hào)的配置，并且提供開關(guān)電路以允許時(shí)鐘信號(hào)之間的切換。
US專利No.6,219,797描述了一種具有可選擇的振蕩器源的微控制器。該裝置包括片上內(nèi)部環(huán)形振蕩器和外部晶體振蕩器，并且用戶能夠選擇這兩個(gè)振蕩器中的哪一個(gè)用作系統(tǒng)的主源時(shí)鐘。當(dāng)需要微控制器在低功率模式下操作時(shí)，選擇內(nèi)部環(huán)形振蕩器。
US專利No.5,208,557描述了一種包括連接到電荷泵的雙頻振蕩器的裝置。雙頻振蕩器接收SELECT信號(hào)并響應(yīng)該信號(hào)向電荷泵提供具有預(yù)定頻率的振蕩信號(hào)。當(dāng)SELECT信號(hào)為低時(shí)振蕩器的輸出信號(hào)具有第一頻率f1，而當(dāng)SELECT信號(hào)為高時(shí)具有第二頻率f2。因此，在備用模式下，SELECT信號(hào)為低，并且來自振蕩器的輸出信號(hào)的頻率f1為低。在工作模式下，SELECT信號(hào)為高，并且來自振蕩器的輸出信號(hào)的頻率f2為高。
參考附圖中的圖1，根據(jù)本發(fā)明的典型實(shí)施例的時(shí)鐘發(fā)生電路包括兩個(gè)可編程環(huán)形振蕩器10、20。環(huán)形振蕩器在集成電路制造領(lǐng)域中是眾所周知的，并且通常包括簡(jiǎn)單的反相邏輯電路作為級(jí)。每一級(jí)的電流輸出花費(fèi)一定時(shí)間來對(duì)下一級(jí)的輸入電容充電和放電以達(dá)到閾值電壓。將級(jí)串聯(lián)以形成級(jí)聯(lián)環(huán)路，以便在某一頻率下給予繞環(huán)路傳遞的信號(hào)180°的相移。如果環(huán)路增益足夠大，則信號(hào)很快變成非線性的，導(dǎo)致可以用于各種目的特別是用于數(shù)字信號(hào)處理的方波振蕩。在金屬氧化物(MOS)集成電路中，通常使用環(huán)形振蕩器來驅(qū)動(dòng)電荷泵電路。特別地，將環(huán)形振蕩器設(shè)置在BiCMOS或雙極性以及純CMOS電路中。環(huán)形振蕩器的優(yōu)選應(yīng)用是作為數(shù)據(jù)和時(shí)鐘恢復(fù)電路或鎖相環(huán)(PLL)電路中的裝置。
以相互排斥的方式使用本發(fā)明的該典型實(shí)施例中的環(huán)形振蕩器10、20，比較合理的是一個(gè)用于產(chǎn)生當(dāng)前的頻率，而另一個(gè)用于產(chǎn)生下一個(gè)(所需的)頻率。在振蕩電路中還設(shè)置可變可編程延遲元件(未示出)。
包括多個(gè)觸發(fā)器的多路復(fù)用器12向兩個(gè)振蕩器10、20提供輸入級(jí)，并具有作為其輸入的編程圖形14，其用于向可變可編程延遲元件提供表示需要產(chǎn)生的時(shí)鐘信號(hào)的一序列頻率的數(shù)據(jù)。更具體地講，這種數(shù)據(jù)表示該序列中的每一頻率的時(shí)鐘周期的持續(xù)時(shí)間，使得根據(jù)所述時(shí)鐘周期的持續(xù)時(shí)間來確定需要產(chǎn)生的時(shí)鐘信號(hào)的相應(yīng)頻率。兩個(gè)振蕩器10、20的輸出連接到時(shí)鐘開關(guān)16，從該時(shí)鐘開關(guān)16輸出所產(chǎn)生的時(shí)鐘信號(hào)18。
該器件還包括用于接收改變時(shí)鐘信號(hào)頻率的請(qǐng)求并選擇下一個(gè)要實(shí)施的請(qǐng)求的判優(yōu)器22。每一請(qǐng)求等同于所需要的時(shí)鐘信號(hào)的頻率改變，如編程圖形14所表示的那樣。該編程圖形14往往是來自于外部源，例如被設(shè)置成控制集成電路的性能和功率管理的小電路，或者其可以通過軟件來產(chǎn)生。然而，在這點(diǎn)上本發(fā)明不受限制。
在本發(fā)明的該典型實(shí)施例中，判優(yōu)器22根據(jù)先到者先接受服務(wù)的原則來選擇下一個(gè)請(qǐng)求。如果同時(shí)接收到兩個(gè)請(qǐng)求，則可以將判優(yōu)器22設(shè)置成隨機(jī)地從其中選擇下一個(gè)請(qǐng)求。將事件控制器24設(shè)置和構(gòu)造成接受來自判優(yōu)器22的對(duì)改變頻率的請(qǐng)求，且然后使新的頻率被MUX觸發(fā)器12(即輸入多路復(fù)用寄存器)捕獲。事件控制器24還控制兩個(gè)環(huán)形振蕩器10、20之間的切換。判優(yōu)器22和開關(guān)控制元件26一起用于啟動(dòng)時(shí)鐘選通(這將在下文中進(jìn)一步闡述)。
判優(yōu)器是眾所周知的接口電路，其在將優(yōu)先級(jí)分配給選自多個(gè)輸入信號(hào)的特定輸入信號(hào)先級(jí)以便確定輸入信號(hào)的處理順序的基礎(chǔ)上來控制通信協(xié)議。優(yōu)先級(jí)的分配可以基于信號(hào)的時(shí)間特征，例如到達(dá)判優(yōu)器輸入端的次序。因此，在包含在本發(fā)明的該典型實(shí)施例中的判優(yōu)器22的情況下，其簡(jiǎn)單地確定多個(gè)請(qǐng)求中的哪一個(gè)由其輸入電路首先接收，并將該請(qǐng)求傳遞到其輸出電路。
判優(yōu)器22來從外部源接收與需要產(chǎn)生的時(shí)鐘信號(hào)的頻率改變相應(yīng)的一系列請(qǐng)求。判優(yōu)器22根據(jù)接收請(qǐng)求的順序來產(chǎn)生序列或編程圖形14。應(yīng)該注意的是，編程圖形和請(qǐng)求包括表示在停止產(chǎn)生當(dāng)前頻率下的時(shí)鐘信號(hào)與開始產(chǎn)生下一個(gè)所需頻率下的時(shí)鐘信號(hào)之間的所需延遲的數(shù)據(jù)圖形，并且由于該延遲等同于下一個(gè)頻率下的一個(gè)時(shí)鐘周期，所以其表示下一個(gè)所需頻率的值。將編程圖形14提供給MUX12(包括可變可編程延遲元件)和事件控制器24。
參考附圖中的圖3，當(dāng)事件控制器24接收請(qǐng)求時(shí)，其首先以如由通過MUX觸發(fā)器12提供的圖形14所指定的下一個(gè)所需頻率啟動(dòng)當(dāng)前空閑的環(huán)形振蕩器(在這種情況下也就是20)。因?yàn)闀r(shí)鐘開關(guān)26僅允許將來自環(huán)形振蕩器10的輸出傳送到時(shí)鐘輸出端，所以這不干涉當(dāng)前振蕩的環(huán)形振蕩器10。然后當(dāng)時(shí)鐘信號(hào)變低時(shí)，其使當(dāng)前工作的環(huán)形振蕩器10的輸出被選通。接著，當(dāng)其輸出信號(hào)變低時(shí)，其使得先前被選通的環(huán)形振蕩器20的輸出不被選通，且然后其實(shí)際上使環(huán)形振蕩器10無效(即環(huán)是打開的以避免振蕩)。這整個(gè)操作需要不到新時(shí)鐘頻率的一個(gè)時(shí)鐘周期。在這一點(diǎn)上，事件控制器24等待請(qǐng)求撤回且然后返回到其初始狀態(tài)。
還可以中止圖1的時(shí)鐘發(fā)生器件。借助于時(shí)鐘開關(guān)26(其典型實(shí)施例在附圖中的圖4中示出)來實(shí)現(xiàn)該功能。再次參考圖3，在接收到中止時(shí)鐘發(fā)生器件的請(qǐng)求的情況下，時(shí)鐘開關(guān)26使得先前未被選通的環(huán)形振蕩器10被選通，然后在不選通振蕩器10之前，等待請(qǐng)求被撤回。
從上述說明中可以顯而易見地看出，當(dāng)兩個(gè)環(huán)形振蕩器的時(shí)鐘為低時(shí)，采用時(shí)鐘開關(guān)26來改變時(shí)鐘輸出端上的頻率，由此避免對(duì)時(shí)鐘的低頻干擾，并且獲得正確的波形(參見圖2)。
應(yīng)該注意的是，上述實(shí)施例只是對(duì)本發(fā)明進(jìn)行舉例說明而不限制本發(fā)明，本領(lǐng)域技術(shù)人員可以在不脫離由所附權(quán)利要求書所限定的本發(fā)明范圍的情況下設(shè)計(jì)出很多可選實(shí)施例。在權(quán)利要求書中，不應(yīng)該把放在括號(hào)中的任何參考標(biāo)記認(rèn)作是對(duì)權(quán)利要求書的限制。詞“包括”等不排除還存在任何權(quán)利要求或作為整體的說明書中所列之外的其他元件或步驟。對(duì)元件的單數(shù)引用不排除對(duì)這種元件的復(fù)數(shù)引用，反之亦然。借助于包括幾個(gè)不同元件的硬件、并借助于適當(dāng)編程的計(jì)算機(jī)來實(shí)施本發(fā)明。在列舉幾個(gè)裝置的器件權(quán)利要求中，這些裝置中的幾個(gè)可以由一個(gè)且同類的硬件來實(shí)施。在相互不同的從屬權(quán)利要求中列舉特定措施的簡(jiǎn)單事實(shí)并不表示這些措施的組合使用不能帶來優(yōu)點(diǎn)。
權(quán)利要求
1.一種用于產(chǎn)生用于集成電路的時(shí)鐘信號(hào)的電子器件，該器件包括至少兩個(gè)被設(shè)置和構(gòu)造成響應(yīng)輸入信號(hào)在時(shí)鐘輸出端(18)產(chǎn)生單個(gè)時(shí)鐘信號(hào)并且以相互排斥的方式操作的時(shí)鐘發(fā)生元件(10、20)，所述時(shí)鐘發(fā)生元件(10、20)的輸出端可選擇性地連接到所述時(shí)鐘輸出端(18)，該器件還包括用于接收表示需要產(chǎn)生的所述時(shí)鐘信號(hào)的一序列頻率的數(shù)據(jù)圖形(14)的裝置(12)；用于接收表示所述序列中的下一個(gè)頻率的數(shù)據(jù)的裝置；用于使與產(chǎn)生所述序列中的前一個(gè)頻率下的所述時(shí)鐘信號(hào)的時(shí)鐘發(fā)生元件不同的時(shí)鐘發(fā)生元件產(chǎn)生所述下一個(gè)頻率下的所述時(shí)鐘信號(hào)的裝置；用于使所述序列中的前一個(gè)頻率下的所述時(shí)鐘信號(hào)與所述時(shí)鐘輸出端(18)斷開的裝置(24、16)；以及用于使所述序列中的下一個(gè)頻率下的所述時(shí)鐘信號(hào)連接到所述時(shí)鐘輸出端(18)的裝置(24、16)，其特征在于使得在所述序列中的每一頻率下產(chǎn)生時(shí)鐘信號(hào)的所述時(shí)鐘發(fā)生元件(10、20)與所述頻率的值無關(guān)。
2.根據(jù)權(quán)利要求1所述的電子器件，其中在將所述序列中的所述下一個(gè)頻率下的所述時(shí)鐘信號(hào)連接到所述時(shí)鐘輸出端(18)之前，使所述序列中的所述前一個(gè)頻率下的所述時(shí)鐘信號(hào)與所述時(shí)鐘輸出端(18)端開。
3.根據(jù)權(quán)利要求2所述的電子器件，其中在將所述序列中的所述前一個(gè)頻率下的所述時(shí)鐘信號(hào)與所述時(shí)鐘輸出端(18)斷開之前，開始產(chǎn)生所述序列中的所述下一個(gè)頻率下的所述時(shí)鐘信號(hào)。
4.根據(jù)前述權(quán)利要求中的任何一項(xiàng)所述的電子器件，其中當(dāng)所述時(shí)鐘信號(hào)為低時(shí)，使得所述序列中的所述下一個(gè)頻率下的所述時(shí)鐘信號(hào)連接到所述時(shí)鐘輸出端(18)。
5.根據(jù)前述權(quán)利要求中的任何一項(xiàng)所述的電子器件，其中當(dāng)所述時(shí)鐘信號(hào)為低時(shí)，使得所述序列中的所述前一個(gè)頻率下的所述時(shí)鐘信號(hào)與所述時(shí)鐘輸出端(18)斷開。
6.根據(jù)前述權(quán)利要求中的任何一項(xiàng)所述的電子器件，其中所述至少兩個(gè)時(shí)鐘發(fā)生元件(10、20)包括可編程環(huán)形振蕩器。
7.根據(jù)權(quán)利要求6所述的電子器件，包括用于接收數(shù)據(jù)的可變可編程延遲元件，所述數(shù)據(jù)表示所述序列中的每一個(gè)頻率的時(shí)鐘周期的持續(xù)時(shí)間。
8.根據(jù)權(quán)利要求7所述的電子器件，其中所述可變可編程延遲元件使得各個(gè)時(shí)鐘發(fā)生元件(10、20)產(chǎn)生所需頻率下的時(shí)鐘信號(hào)。
9.根據(jù)前述權(quán)利要求中的任何一項(xiàng)所述的電子器件，其中從對(duì)所述時(shí)鐘信號(hào)的頻率改變的一系列請(qǐng)求中推導(dǎo)出所述數(shù)據(jù)圖形(14)或者所述數(shù)據(jù)圖形(14)包括對(duì)所述時(shí)鐘信號(hào)的頻率改變的一系列請(qǐng)求。
10.根據(jù)權(quán)利要求9所述的電子器件，還包括用于確定實(shí)施所述請(qǐng)求的次序的判優(yōu)器(22)。
11.根據(jù)權(quán)利要求10所述的電子器件，其中所述判優(yōu)器(22)根據(jù)“先到者先接受服務(wù)”原則來制定要被處理的所述請(qǐng)求的次序。
12.根據(jù)權(quán)利要求11所述的電子器件，其中如果在基本上相同的時(shí)間接收到兩個(gè)請(qǐng)求，則將所述判優(yōu)器(22)設(shè)置成隨機(jī)地選擇處理這兩個(gè)請(qǐng)求的次序。
13.根據(jù)權(quán)利要求1至12中的任何一項(xiàng)所述的電子器件，還包括事件控制器(24)，該事件控制器用于控制使所述時(shí)鐘發(fā)生元件(10、20)開始和停止產(chǎn)生時(shí)鐘信號(hào)的次序和/或使所述時(shí)鐘信號(hào)與所述時(shí)鐘輸出端(18)連接和斷開的次序。
14.根據(jù)權(quán)利要求9至13中的任何一項(xiàng)所述的電子器件，被設(shè)置和構(gòu)造成響應(yīng)使所有的所述時(shí)鐘發(fā)生元件(10、20)與所述時(shí)鐘輸出端(18)臨時(shí)斷開的請(qǐng)求而這樣做。
15.一種產(chǎn)生用于集成電路的時(shí)鐘信號(hào)的方法，該方法包括提供至少兩個(gè)被設(shè)置和構(gòu)造成響應(yīng)輸入信號(hào)在時(shí)鐘輸出端(18)產(chǎn)生單個(gè)時(shí)鐘信號(hào)并且以相互排斥的方式操作的時(shí)鐘發(fā)生元件(10、20)，所述時(shí)鐘發(fā)生元件(10、20)的輸出端可選擇性地連接到所述時(shí)鐘輸出端(18)，該方法還包括接收表示需要產(chǎn)生的所述時(shí)鐘信號(hào)的一序列頻率的數(shù)據(jù)圖形(14)；接收表示所述序列中的下一個(gè)頻率的數(shù)據(jù)；使與產(chǎn)生所述序列中的前一個(gè)頻率下的所述時(shí)鐘信號(hào)的時(shí)鐘發(fā)生元件不同的時(shí)鐘發(fā)生元件(10、20)產(chǎn)生所述下一個(gè)頻率下的時(shí)鐘信號(hào)；使所述序列中的前一個(gè)頻率下的所述時(shí)鐘信號(hào)與所述時(shí)鐘輸出端(18)斷開；并且使所述序列中的下一個(gè)頻率下的所述時(shí)鐘信號(hào)連接到所述時(shí)鐘輸出端(18)，其特征在于使得在所述序列中的每一頻率下產(chǎn)生時(shí)鐘信號(hào)的所述時(shí)鐘發(fā)生元件與所述頻率的值無關(guān)。
16.一種根據(jù)權(quán)利要求1至14中的任何一項(xiàng)所述的電子器件的制造方法。
17.借助于根據(jù)權(quán)利要求1至14中的任何一項(xiàng)所述的電子器件、或借助于根據(jù)權(quán)利要求15所述的方法而產(chǎn)生的時(shí)鐘信號(hào)。
全文摘要
一種時(shí)鐘發(fā)生電路，包括兩個(gè)被設(shè)置和構(gòu)造成以相互排斥的方式操作的可編程環(huán)形振蕩器(10、20)以及可變可編程延遲元件(未示出)。向振蕩電路提供輸入編程圖形(14)作為輸入，編程圖形(14)提供表示需要產(chǎn)生的時(shí)鐘信號(hào)的一序列頻率的數(shù)據(jù)。兩個(gè)振蕩器(10、20)的輸出端連接到時(shí)鐘開關(guān)(16)，從該時(shí)鐘開關(guān)輸出所產(chǎn)生的時(shí)鐘信號(hào)(18)。當(dāng)接收到頻率改變的請(qǐng)求時(shí)，首先以下一個(gè)所需頻率啟動(dòng)當(dāng)前空閑的振蕩器(20)，然后當(dāng)其時(shí)鐘信號(hào)變低時(shí)當(dāng)前操作的振蕩器(10)的輸出被選通。接著，當(dāng)其輸出變低時(shí)振蕩器(20)的先前被選通的輸出不被選通，且然后使振蕩器(10)失效。
文檔編號(hào)G06F1/08GK1914581SQ200580003445
公開日2007年2月14日 申請(qǐng)日期2005年1月21日 優(yōu)先權(quán)日2004年1月29日
發(fā)明者弗朗切斯科·佩索拉諾 申請(qǐng)人:皇家飛利浦電子股份有限公司