專利名稱：半導(dǎo)體裝置以及使用它的攜帶電話的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及進(jìn)行圖像數(shù)據(jù)、聲音/音頻數(shù)據(jù)等的信號(hào)處理的半導(dǎo)體裝置。
背景技術(shù)：
作為具有可與外部CPU連接的接口，進(jìn)行圖像、聲音等的多媒體數(shù)據(jù)的信號(hào)處理的以往的半導(dǎo)體裝置，有在文獻(xiàn)1(日本特開2002-238034號(hào)公報(bào))中記載的半導(dǎo)體裝置。圖14是以往的多媒體數(shù)據(jù)處理用半導(dǎo)體裝置10的方框圖。
圖14所示的半導(dǎo)體裝置10是被記載在文獻(xiàn)1中的裝置，內(nèi)部CPU1、視頻處理器2和音頻處理器3被連接在總線9上，內(nèi)部CPU1經(jīng)由未圖示的接口與外部CPU4連接。內(nèi)部CPU1進(jìn)行半導(dǎo)體裝置10的整體的控制，視頻處理器2進(jìn)行視頻信號(hào)的處理，音頻處理器3進(jìn)行視頻信號(hào)的處理。
內(nèi)部CPU1按照來自外部CPU4的指示進(jìn)行處理。例如，內(nèi)部CPU1在從外部CPU4接收解碼的指示時(shí)，從外部CPU4接收比特流，并將接收到的比特流分離為視頻比特流和音頻比特流。在分離處理后，內(nèi)部CPU1分別將視頻比特流發(fā)送到視頻處理器2，將音頻比特流發(fā)送到音頻處理器3，進(jìn)行控制，以在視頻處理器2和音頻處理器3中執(zhí)行解碼處理。被解碼處理的視頻數(shù)據(jù)和音頻數(shù)據(jù)通過內(nèi)部CPU1取同步并被分別輸出。
而且，最近的攜帶電話機(jī)所代表的移動(dòng)終端和以DVD記錄機(jī)、HD記錄機(jī)等為代表的被稱為主服務(wù)器(home server)的設(shè)備中，附加用于實(shí)現(xiàn)數(shù)字靜止照相機(jī)功能、視頻照相機(jī)功能、音頻記錄/再現(xiàn)功能、TV電話功能、動(dòng)畫記錄/再現(xiàn)/編輯功能、靜止畫面記錄/再現(xiàn)/編輯功能等各種應(yīng)用的功能，被安裝在這些媒體處理設(shè)備中的半導(dǎo)體裝置內(nèi)部的處理部的數(shù)量也有增加的傾向。
如果根據(jù)圖14所示的以往的半導(dǎo)體裝置1考察適合于上述的媒體處理設(shè)備的半導(dǎo)體裝置，則如下所示。即，圖15是面向媒體處理設(shè)備的半導(dǎo)體裝置20的方框圖。在圖15中，對(duì)于與圖14相同的結(jié)構(gòu)要素，通過賦予相同的標(biāo)號(hào)而省略說明。
在圖15中，半導(dǎo)體裝置20具有內(nèi)部CPU1、進(jìn)行MPEG規(guī)格等的活動(dòng)畫面的壓縮擴(kuò)展的活動(dòng)畫面處理電路21、進(jìn)行圖形的生成的圖形處理電路22、進(jìn)行JPEG規(guī)格等的靜止畫面的壓縮擴(kuò)展的靜止畫面處理電路23、進(jìn)行聲音或者音頻的壓縮擴(kuò)展的聲音/音頻處理電路24、進(jìn)行視頻數(shù)據(jù)的輸入輸出的視頻輸入輸出電路25和進(jìn)行聲音或者音頻數(shù)據(jù)的輸入輸出的聲音/音頻輸入輸出電路26，它們都被連接到總線9。
而且，在以下的說明中，將活動(dòng)畫面處理電路21、圖形處理電路22、靜止畫面處理電路23、聲音/音頻處理電路24、視頻輸入輸出電路25和聲音/音頻輸入輸出電路26統(tǒng)稱為處理電路21～26。
內(nèi)部CPU1經(jīng)由未圖示的接口與外部CPU4連接。
半導(dǎo)體裝置20在執(zhí)行應(yīng)用時(shí)，基本上進(jìn)行與前述的半導(dǎo)體裝置10相同的動(dòng)作。即，內(nèi)部CPU1按照來自外部CPU4的指示，控制處理電路21～26，并執(zhí)行應(yīng)用所需要的處理。
但是，在上述的圖15所示的半導(dǎo)體裝置20的結(jié)構(gòu)中，內(nèi)部CPU1集中地執(zhí)行處理電路21～26的所有控制。其結(jié)果，在處理電路的數(shù)量增加，從而需要的控制的處理量增加的情況下，或者在為了進(jìn)行高性能的處理，一部分處理電路所需要的控制的處理量增加的情況下，內(nèi)部CPU1的性能不足，可實(shí)現(xiàn)的應(yīng)用的功能或者性能受到限制。
而且，由于處理電路的控制被固定在內(nèi)部CPU1，并且集中，所以內(nèi)部CPU1的動(dòng)作頻率變高，導(dǎo)致消耗功率的增加。
這樣，為了應(yīng)對(duì)最近的媒體處理設(shè)備的多樣的功能，要求可實(shí)現(xiàn)包含了外部CPU的靈活的系統(tǒng)結(jié)構(gòu)的、高性能、高功能并且低消耗功率動(dòng)作的新的半導(dǎo)體裝置。

發(fā)明內(nèi)容
因此，本發(fā)明的目的是提供可實(shí)現(xiàn)與外部CPU連接的靈活的系統(tǒng)結(jié)構(gòu)，高性能、高功能并且低消耗功率動(dòng)作的半導(dǎo)體裝置，以及使用了該半導(dǎo)體裝置的攜帶電話。
第1發(fā)明的半導(dǎo)體裝置具有處理器部；與所述處理器部連接的內(nèi)部接口部；與所述處理器部和所述內(nèi)部接口部連接的外部接口部；以及與所述內(nèi)部接口部連接的多個(gè)數(shù)據(jù)處理部，所述處理器部具有內(nèi)部CPU，所述外部接口部與外部CPU連接，所述多個(gè)數(shù)據(jù)處理部的每一個(gè)可以經(jīng)由所述內(nèi)部接口部從所述內(nèi)部CPU和所述外部CPU的任意一個(gè)CPU進(jìn)行控制。
按照該結(jié)構(gòu)，可將外部CPU連接到外部接口部，并且內(nèi)部的多個(gè)數(shù)據(jù)處理部可以從內(nèi)部CPU和外部CPU的任意一個(gè)CPU進(jìn)行控制。因此，如果使用該結(jié)構(gòu)的半導(dǎo)體裝置，可以實(shí)現(xiàn)靈活的系統(tǒng)結(jié)構(gòu)，可以提供具有多種功能的媒體處理設(shè)備。
在第2發(fā)明的半導(dǎo)體裝置中，所述內(nèi)部接口部具有與所述處理器部連接的第一總線；與所述外部接口部連接的第二總線；以及與所述第一總線和所述第二總線連接，并與所述多個(gè)數(shù)據(jù)處理部以1對(duì)1對(duì)應(yīng)方式連接的多個(gè)選擇部，所述多個(gè)選擇部的每一個(gè)對(duì)所述多個(gè)數(shù)據(jù)處理部的每一個(gè)與所述第一總線和所述第二總線中的哪一個(gè)連接進(jìn)行選擇，所述多個(gè)數(shù)據(jù)處理部的每一個(gè)可以經(jīng)由通過所述選擇部選擇的總線，從所述內(nèi)部CPU、外部CPU的任意一個(gè)CPU進(jìn)行控制。
按照該結(jié)構(gòu)，選擇部對(duì)與被選擇的內(nèi)部CPU連接的第一總線，以及經(jīng)由外部接口部連接到外部CPU的第二總線的其中一個(gè)進(jìn)行選擇，多個(gè)數(shù)據(jù)處理部的每一個(gè)可以經(jīng)由通過選擇部選擇的總線，從內(nèi)部CPU和外部CPU的任意一個(gè)CPU進(jìn)行控制。因此，通過使用該結(jié)構(gòu)的半導(dǎo)體裝置，可以根據(jù)目的構(gòu)成媒體處理設(shè)備。
第3發(fā)明的半導(dǎo)體裝置中，所述外部接口部具有多個(gè)接口單元，所述多個(gè)接口單元與多個(gè)外部CPU以1對(duì)1對(duì)應(yīng)方式連接，所述多個(gè)數(shù)據(jù)處理部的每一個(gè)可以從所述內(nèi)部CPU和所述多個(gè)外部CPU的任意一個(gè)CPU進(jìn)行控制。
按照該結(jié)構(gòu)，可以連接多個(gè)外部CPU。因此，通過使用該半導(dǎo)體裝置，可以實(shí)現(xiàn)更高功能、更高性能的媒體處理設(shè)備。
第4發(fā)明的半導(dǎo)體裝置中，所述多個(gè)接口單元各自包括與外部CPU以1對(duì)1對(duì)應(yīng)方式連接的第一接口單元和第二接口單元，所述內(nèi)部接口部具有與所述第一接口單元和所述處理器部連接的第一協(xié)調(diào)部；與所述第二接口單元和所述處理器部連接的第二協(xié)調(diào)部；與所述第一協(xié)調(diào)部連接的第一總線；與所述第二協(xié)調(diào)部連接的第二總線；以及與所述第一總線和所述第二總線連接，并與所述多個(gè)數(shù)據(jù)處理部連接的多個(gè)選擇部，所述第一協(xié)調(diào)部協(xié)調(diào)所述內(nèi)部CPU和與所述第一接口單元連接的外部CPU，從而連接到所述第一總線，所述第二協(xié)調(diào)部協(xié)調(diào)所述內(nèi)部CPU和與所述第二接口單元連接的外部CPU，從而連接到所述第二總線，所述多個(gè)選擇部的每一個(gè)與所述多個(gè)數(shù)據(jù)處理部的每一個(gè)連接，從而對(duì)所述多個(gè)數(shù)據(jù)處理部的每一個(gè)與所述第一總線和所述第二總線的哪一個(gè)連接進(jìn)行選擇，所述多個(gè)數(shù)據(jù)處理部的每一個(gè)可以經(jīng)由通過所述多個(gè)選擇部選擇的總線和所述第一協(xié)調(diào)部或者所述第二協(xié)調(diào)部，從所述內(nèi)部CPU和與所述外部接口部連接的多個(gè)外部CPU的任意一個(gè)CPU進(jìn)行控制。
按照該結(jié)構(gòu)，可以通過多個(gè)協(xié)調(diào)部協(xié)調(diào)內(nèi)部CPU和多個(gè)外部CPU到第一總線和第二總線的連接，并且通過選擇部選擇多個(gè)數(shù)據(jù)處理部到第一總線和第二總線的連接。其結(jié)果，多個(gè)數(shù)據(jù)處理部的每一個(gè)可以從內(nèi)部CPU和外部CPU的任意一個(gè)進(jìn)行控制。
第5發(fā)明的半導(dǎo)體裝置中，所述多個(gè)接口單元各自包括與外部CPU以1對(duì)1對(duì)應(yīng)方式連接的第一接口單元和第二接口單元，所述內(nèi)部接口部具有與所述第一接口單元連接的第一總線；與所述第二接口單元連接的第二總線；與所述處理器部連接的第三總線；與所述第一總線和第三總線連接的多個(gè)第一選擇部；以及與所述第二總線和第三總線連接的多個(gè)第二選擇部，所述多個(gè)數(shù)據(jù)處理部包含屬于第一處理組的至少一個(gè)以上的數(shù)據(jù)處理部，以及屬于第二處理組的至少一個(gè)以上的數(shù)據(jù)處理部，屬于所述第一處理組的所述至少一個(gè)以上的數(shù)據(jù)處理部與所述多個(gè)第一選擇部以1對(duì)1對(duì)應(yīng)方式連接，屬于所述第二處理組的所述至少一個(gè)以上的數(shù)據(jù)處理部與所述多個(gè)第二選擇部以1對(duì)1對(duì)應(yīng)方式連接，所述多個(gè)第一選擇部對(duì)所述第一處理組的各個(gè)數(shù)據(jù)處理部與所述第一總線和所述第三總線的哪一個(gè)連接進(jìn)行選擇，所述多個(gè)第二選擇部對(duì)所述第二處理組的各個(gè)數(shù)據(jù)處理部與所述第二總線和所述第三總線的哪一個(gè)連接進(jìn)行選擇，所述第一處理組的各個(gè)數(shù)據(jù)處理部可以經(jīng)由通過所述多個(gè)第一選擇部選擇的總線，從所述內(nèi)部CPU和與所述第一接口單元連接的外部CPU的任意一個(gè)CPU進(jìn)行控制，所述第二處理組的各個(gè)數(shù)據(jù)處理部可以經(jīng)由通過所述多個(gè)第二選擇部選擇的總線，從所述內(nèi)部CPU和與所述第二接口單元連接的外部CPU的任意一個(gè)CPU進(jìn)行控制。
按照該結(jié)構(gòu)，將多個(gè)數(shù)據(jù)處理部分為圖像數(shù)據(jù)處理部和聲音/音頻數(shù)據(jù)處理部構(gòu)成的第一處理組，以及視頻輸入輸出部和聲音/音頻輸入輸出部構(gòu)成的第二處理組，第一處理組的數(shù)據(jù)處理部可經(jīng)由通過選擇部選擇的第一總線或者第三總線從內(nèi)部CPU或者連接到第一接口單元的外部CPU進(jìn)行控制，第二處理組的數(shù)據(jù)處理部可經(jīng)由通過選擇部選擇的第二總線或者第三總線從內(nèi)部CPU或者連接到第二接口單元的外部CPU進(jìn)行控制。因此，可以按照第一處理組和第二處理組的處理內(nèi)容，進(jìn)行外部CPU的分配。
第6發(fā)明的半導(dǎo)體裝置中，所述多個(gè)接口單元各自包括與外部CPU以1對(duì)1對(duì)應(yīng)方式連接的第一接口單元和第二接口單元，所述內(nèi)部接口部具有與所述處理器部和所述第二接口單元連接的協(xié)調(diào)部；與所述第一接口單元連接的第一總線；與所述協(xié)調(diào)部連接的第二總線；與所述處理器部連接的第三總線；以及與所述第一總線和第三總線連接的多個(gè)選擇部，所述多個(gè)數(shù)據(jù)處理部包含屬于第一處理組的至少一個(gè)以上的數(shù)據(jù)處理部，以及屬于第二處理組的至少一個(gè)以上的數(shù)據(jù)處理部，屬于所述第一處理組的所述至少一個(gè)以上的數(shù)據(jù)處理部與所述多個(gè)選擇部以1對(duì)1對(duì)應(yīng)方式連接，屬于所述第二處理組的所述至少一個(gè)以上的數(shù)據(jù)處理部與所述第二總線連接，所述多個(gè)選擇部的每一個(gè)對(duì)所述第一處理組的各個(gè)數(shù)據(jù)處理部與所述第一總線和所述第三總線的哪一個(gè)連接進(jìn)行選擇，所述協(xié)調(diào)部協(xié)調(diào)與所述第二接口連接的外部CPU和所述內(nèi)部CPU，從而與所述第二總線連接，所述第一處理組的各個(gè)數(shù)據(jù)處理部可以經(jīng)由通過所述多個(gè)選擇部選擇的總線，從所述內(nèi)部CPU和與所述第一接口單元連接的外部CPU的任意一個(gè)CPU進(jìn)行控制，所述第二處理組的各個(gè)數(shù)據(jù)處理部可以經(jīng)由所述協(xié)調(diào)部和所述第二總線，從所述內(nèi)部CPU和與所述第二接口單元連接的外部CPU的任意一個(gè)CPU進(jìn)行控制。
按照該結(jié)構(gòu)，將多個(gè)數(shù)據(jù)處理部分為圖像數(shù)據(jù)處理部和聲音/音頻數(shù)據(jù)處理部構(gòu)成的第一處理組，以及視頻輸入輸出部和聲音/音頻輸入輸出部構(gòu)成的第二處理組，第一處理組的數(shù)據(jù)處理部可經(jīng)由通過選擇部選擇的第一總線或者第三總線從內(nèi)部CPU或者外部CPU進(jìn)行控制，第二處理組的數(shù)據(jù)處理部可通過基于優(yōu)先級(jí)的協(xié)調(diào)部的協(xié)調(diào)，從內(nèi)部CPU或者外部CPU進(jìn)行控制。因此，可以按照該結(jié)構(gòu)，也可以發(fā)揮與第5發(fā)明的半導(dǎo)體裝置一樣的效果。
在第7發(fā)明的半導(dǎo)體裝置中，所述處理器部具有多個(gè)內(nèi)部CPU，所述多個(gè)數(shù)據(jù)處理部的每一個(gè)可以從所述多個(gè)內(nèi)部CPU和所述外部CPU的任意一個(gè)CPU進(jìn)行控制。
按照該結(jié)構(gòu)，可以將外部CPU連接到外部接口部，并且內(nèi)部的多個(gè)數(shù)據(jù)處理部可以從多個(gè)內(nèi)部CPU和外部CPU的任意一個(gè)CPU進(jìn)行控制。因此，如果使用該結(jié)構(gòu)的半導(dǎo)體裝置，可以形成靈活的系統(tǒng)結(jié)構(gòu)，可以提供具有多種功能的媒體處理設(shè)備。
在第8發(fā)明的半導(dǎo)體裝置中，所述多個(gè)內(nèi)部CPU包括第一內(nèi)部CPU和第二內(nèi)部CPU，所述內(nèi)部接口部具有與所述第一內(nèi)部CPU和所述第二內(nèi)部CPU連接的協(xié)調(diào)部；與所述協(xié)調(diào)部連接的第一總線；與所述外部接口部連接的第二總線；以及與所述第一總線和第二總線連接，并與所述多個(gè)數(shù)據(jù)處理部的每一個(gè)以1對(duì)1對(duì)應(yīng)方式連接的多個(gè)選擇部，所述多個(gè)選擇部的每一個(gè)對(duì)所述多個(gè)數(shù)據(jù)處理部的每一個(gè)與所述第一總線和所述第二總線的哪一個(gè)連接進(jìn)行選擇，所述協(xié)調(diào)部協(xié)調(diào)所述第一內(nèi)部CPU和所述第二內(nèi)部CPU，從而連接到所述第一總線，所述多個(gè)數(shù)據(jù)處理部的每一個(gè)可以經(jīng)由通過所述多個(gè)選擇部選擇的總線，從所述第一內(nèi)部CPU和所述第二內(nèi)部CPU和外部CPU的任意一個(gè)CPU進(jìn)行控制。
按照該結(jié)構(gòu)，通過導(dǎo)入?yún)f(xié)調(diào)部，可以實(shí)現(xiàn)多個(gè)內(nèi)部CPU、外部CPU按照優(yōu)先級(jí)控制多個(gè)數(shù)據(jù)處理部的每一個(gè)的半導(dǎo)體裝置。因此，通過設(shè)置多個(gè)內(nèi)部CPU，可以進(jìn)行更復(fù)雜的應(yīng)用處理。
在第9發(fā)明的半導(dǎo)體裝置中，所述多個(gè)內(nèi)部CPU包括第一內(nèi)部CPU和第二內(nèi)部CPU，所述內(nèi)部接口部具有與所述第一內(nèi)部CPU和所述第二內(nèi)部CPU連接的切換部；與所述切換部連接的第一總線；與所述外部接口部連接的第二總線；以及與所述第一總線和第二總線連接，并與所述多個(gè)數(shù)據(jù)處理部的每一個(gè)以1對(duì)1對(duì)應(yīng)方式連接的多個(gè)選擇部，所述多個(gè)選擇部的每一個(gè)對(duì)所述多個(gè)數(shù)據(jù)處理部的每一個(gè)與所述第一總線和所述第二總線的哪一個(gè)連接進(jìn)行選擇，所述切換部切換所述第一內(nèi)部CPU和所述第二內(nèi)部CPU，從而連接到所述第一總線，所述多個(gè)數(shù)據(jù)處理部的每一個(gè)可以經(jīng)由通過所述多個(gè)選擇部選擇的總線，從所述第一內(nèi)部CPU和所述第二內(nèi)部CPU和外部CPU的任意一個(gè)CPU進(jìn)行控制。
按照該結(jié)構(gòu)，通過導(dǎo)入切換部，可以實(shí)現(xiàn)能夠與優(yōu)先級(jí)無關(guān)地設(shè)定來自多個(gè)內(nèi)部CPU的對(duì)于多個(gè)數(shù)據(jù)處理部的每一個(gè)的控制的半導(dǎo)體裝置。當(dāng)然，外部CPU也可以控制多個(gè)數(shù)據(jù)處理部的每一個(gè)。
在第10的半導(dǎo)體裝置中，所述多個(gè)內(nèi)部CPU包括第一內(nèi)部CPU和第二內(nèi)部CPU，所述內(nèi)部接口部具有與所述第一內(nèi)部CPU和所述外部接口部連接的第一協(xié)調(diào)部；與所述第二內(nèi)部CPU和所述外部接口部連接的第二協(xié)調(diào)部；與所述第一協(xié)調(diào)部連接的第一總線；以及與所述第二協(xié)調(diào)部連接的第二總線，所述多個(gè)數(shù)據(jù)處理部包括屬于第一處理組的至少一個(gè)以上的數(shù)據(jù)處理部，以及屬于第二處理組的至少一個(gè)以上的數(shù)據(jù)處理部，屬于所述第一處理組的所述至少一個(gè)以上的數(shù)據(jù)處理部與所述第一總線連接，屬于所述第二處理組的所述至少一個(gè)以上的數(shù)據(jù)處理部與所述第二總線連接，所述第一協(xié)調(diào)部協(xié)調(diào)所述第一內(nèi)部CPU和與所述外部接口部連接的外部CPU，從而與所述第一總線連接，所述第二協(xié)調(diào)部協(xié)調(diào)所述第二內(nèi)部CPU和與所述外部接口部連接的外部CPU，從而與所述第二總線連接，所述第一處理組的各個(gè)數(shù)據(jù)處理部可以經(jīng)由所述第一協(xié)調(diào)部和所述第一總線，從所述第一內(nèi)部CPU和所述外部CPU的任意一個(gè)CPU進(jìn)行控制，所述第二處理組的各個(gè)數(shù)據(jù)處理部可以經(jīng)由所述第二協(xié)調(diào)部和所述第二總線，從所述第二內(nèi)部CPU和所述外部CPU的任意一個(gè)CPU進(jìn)行控制。
按照該結(jié)構(gòu)，可以實(shí)現(xiàn)以下半導(dǎo)體裝置，即第一處理組的數(shù)據(jù)處理部的每一個(gè)按照第一協(xié)調(diào)部的協(xié)調(diào)，接受第一內(nèi)部CPU和外部CPU的更高優(yōu)先級(jí)的控制，第二處理組的數(shù)據(jù)處理部的每一個(gè)按照第二協(xié)調(diào)部的協(xié)調(diào)，接受第二內(nèi)部CPU和外部CPU的更高優(yōu)先級(jí)的控制。而且，按照該結(jié)構(gòu)，不需要選擇部，其結(jié)果，可以降低半導(dǎo)體裝置的電路面積。
在第11發(fā)明的半導(dǎo)體裝置中，所述多個(gè)內(nèi)部CPU包括第一內(nèi)部CPU和第二內(nèi)部CPU，所述內(nèi)部接口部具有與所述第一內(nèi)部CPU連接的第一總線；與所述第二內(nèi)部CPU連接的第二總線；與所述外部接口部連接的第三總線；與所述第一總線和所述第三總線連接的多個(gè)第一選擇部；以及與所述第二總線和所述第三總線連接的多個(gè)第二選擇部，所述多個(gè)數(shù)據(jù)處理部包括屬于第一處理組的至少一個(gè)以上的數(shù)據(jù)處理部，以及屬于第二處理組的至少一個(gè)以上的數(shù)據(jù)處理部，屬于所述第一處理組的所述至少一個(gè)以上的數(shù)據(jù)處理部與所述多個(gè)第一選擇部以1對(duì)1對(duì)應(yīng)方式連接，屬于所述第二處理組的所述至少一個(gè)以上的數(shù)據(jù)處理部與所述多個(gè)第二選擇部以1對(duì)1對(duì)應(yīng)方式連接，所述多個(gè)第一選擇部對(duì)所述第一處理組的各個(gè)數(shù)據(jù)處理部與所述第一總線和所述第三總線的哪一個(gè)連接進(jìn)行選擇，所述多個(gè)第二選擇部對(duì)所述第二處理組的各個(gè)數(shù)據(jù)處理部與所述第二總線和所述第三總線的哪一個(gè)連接進(jìn)行選擇，所述第一處理組的各個(gè)數(shù)據(jù)處理部可以經(jīng)由所述多個(gè)第一選擇部選擇的總線，從所述第一內(nèi)部CPU和與所述外部接口連接的外部CPU的任意一個(gè)CPU進(jìn)行控制，所述第二處理組的各個(gè)數(shù)據(jù)處理部可以經(jīng)由所述多個(gè)第二選擇部選擇的總線，從所述第二內(nèi)部CPU和與所述外部接口連接的外部CPU的任意一個(gè)CPU進(jìn)行控制。
按照該結(jié)構(gòu)，多個(gè)數(shù)據(jù)處理部的每一個(gè)可以通過選擇部選擇連接的總線，并選擇接受控制的CPU。
在第12發(fā)明的半導(dǎo)體裝置中，所述處理器部具有多個(gè)內(nèi)部CPU，所述外部接口部具有多個(gè)接口單元，所述多個(gè)接口單元與多個(gè)外部CPU以1對(duì)1對(duì)應(yīng)方式進(jìn)行連接，所述多個(gè)數(shù)據(jù)處理部的每一個(gè)可以從所述多個(gè)內(nèi)部CPU和所述多個(gè)外部CPU的任意一個(gè)CPU進(jìn)行控制。
按照該結(jié)構(gòu)，可以將多個(gè)外部CPU連接到外部接口部，并且，內(nèi)部的多個(gè)數(shù)據(jù)處理部可以從多個(gè)內(nèi)部CPU和多個(gè)外部CPU的任意一個(gè)CPU進(jìn)行控制。因此，如果使用該結(jié)構(gòu)的半導(dǎo)體裝置，則可以實(shí)現(xiàn)靈活的系統(tǒng)構(gòu)成，可以提供具有多種功能的媒體處理設(shè)備。
在第13發(fā)明的半導(dǎo)體裝置中，所述多個(gè)內(nèi)部CPU包括第一內(nèi)部CPU和第二內(nèi)部CPU，所述多個(gè)接口單元各自具有與外部CPU以1對(duì)1對(duì)應(yīng)方式連接的第一接口單元和第二接口單元，所述內(nèi)部接口部具有與所述第一內(nèi)部CPU連接的第一總線；與所述第一接口單元連接的第二總線；與所述第二內(nèi)部CPU連接的第三總線；與所述第二接口單元連接的第四總線；與所述第一總線和所述第二總線連接的多個(gè)第一選擇部；以及與所述第三總線和所述第四總線連接的多個(gè)第二選擇部，所述多個(gè)數(shù)據(jù)處理部包括屬于第一處理組的至少一個(gè)以上的數(shù)據(jù)處理部，以及屬于第二處理組的至少一個(gè)以上的數(shù)據(jù)處理部，屬于所述第一處理組的所述至少一個(gè)以上的數(shù)據(jù)處理部與所述多個(gè)第一選擇部以1對(duì)1對(duì)應(yīng)方式連接，屬于所述第二處理組的所述至少一個(gè)以上的數(shù)據(jù)處理部與所述多個(gè)第二選擇部以1對(duì)1對(duì)應(yīng)方式連接，所述多個(gè)第一選擇部對(duì)所述第一處理組的各個(gè)數(shù)據(jù)處理部與所述第一總線和所述第二總線的哪一個(gè)連接進(jìn)行選擇，所述多個(gè)第二選擇部對(duì)所述第二處理組的各個(gè)數(shù)據(jù)處理部與所述第三總線和所述第四總線的哪一個(gè)連接進(jìn)行選擇，所述第一處理組的各個(gè)數(shù)據(jù)處理部可以經(jīng)由通過所述多個(gè)第一選擇部選擇的總線，從所述第一內(nèi)部CPU和與所述第一接口單元連接的外部CPU的任意一個(gè)CPU進(jìn)行控制，所述第二處理組的各個(gè)數(shù)據(jù)處理部可以經(jīng)由通過所述多個(gè)第二選擇部選擇的總線，從所述第二內(nèi)部CPU和與所述第二接口單元連接的外部CPU的任意一個(gè)CPU進(jìn)行控制。
按照該結(jié)構(gòu)，將多個(gè)數(shù)據(jù)處理部分為圖像數(shù)據(jù)處理部和聲音/音頻數(shù)據(jù)處理部構(gòu)成的第一處理組，以及視頻輸入輸出部和聲音/音頻輸入輸出部構(gòu)成的第二處理組，第一處理組用連接到第一內(nèi)部CPU和第一接口單元的外部CPU專門控制，第二組用第二內(nèi)部CPU和連接到第二接口單元的外部CPU專門控制，可以構(gòu)筑非常高度的AV系統(tǒng)。
在第14發(fā)明的半導(dǎo)體裝置中，處理器部具有的內(nèi)部CPU與連接到所述外部接口部的外部CPU并行地動(dòng)作。
按照該結(jié)構(gòu)，可以提供內(nèi)部CPU和外部CPU并行地控制多個(gè)數(shù)據(jù)處理部的高度的并行處理型半導(dǎo)體裝置。進(jìn)而，通過外部CPU和內(nèi)部CPU，可以分散與處理電路的控制有關(guān)的負(fù)荷。
第15發(fā)明的半導(dǎo)體裝置中，處理器部具有的多個(gè)內(nèi)部CPU動(dòng)作頻率可變。
按照該結(jié)構(gòu)，可以改變各個(gè)CPU的動(dòng)作頻率，使得多個(gè)內(nèi)部CPU的處理的步調(diào)匹配。其結(jié)果，可以降低處理負(fù)荷輕的內(nèi)部CPU的動(dòng)作頻率，減少半導(dǎo)體裝置的消耗功率。
第16發(fā)明的半導(dǎo)體裝置中，所述多個(gè)數(shù)據(jù)處理部包括活動(dòng)畫面處理電路、圖形處理電路、靜止畫面處理電路、聲音/音頻處理電路、視頻輸入輸出電路以及聲音/音頻輸入輸出電路中的至少兩個(gè)以上。
按照該結(jié)構(gòu)，可以將該半導(dǎo)體裝置應(yīng)用在具有照相機(jī)的攜帶電話等需要圖像處理的移動(dòng)設(shè)備等中。
第17發(fā)明的攜帶電話具有第1發(fā)明的所述的半導(dǎo)體裝置；應(yīng)用處理LSI；無線處理LSI；以及基帶處理LSI，所述半導(dǎo)體裝置用所述應(yīng)用處理LSI執(zhí)行高負(fù)載的視頻數(shù)據(jù)處理和音頻數(shù)據(jù)處理。
按照該結(jié)構(gòu)，可以實(shí)現(xiàn)高性能、高功能并且低消耗功率動(dòng)作的攜帶電話等。
第18發(fā)明的攜帶電話，所述應(yīng)用處理LSI至少具有一個(gè)以上的CPU，所述至少一個(gè)以上的CPU分擔(dān)所述半導(dǎo)體裝置具有的CPU的處理。
按照該結(jié)構(gòu)，具有應(yīng)用處理LSI的CPU，對(duì)于半導(dǎo)體裝置，作為外部CPU起作用。


圖1是本發(fā)明的實(shí)施方式1中的半導(dǎo)體裝置的方框圖。
圖2是本發(fā)明的實(shí)施方式2中的半導(dǎo)體裝置的方框圖。
圖3是本發(fā)明的實(shí)施方式3中的半導(dǎo)體裝置的方框圖。
圖4是本發(fā)明的實(shí)施方式4中的半導(dǎo)體裝置的方框圖。
圖5是本發(fā)明的實(shí)施方式5中的半導(dǎo)體裝置的方框圖。
圖6是本發(fā)明的實(shí)施方式6中的半導(dǎo)體裝置的方框圖。
圖7是本發(fā)明的實(shí)施方式7中的半導(dǎo)體裝置的方框圖。
圖8是本發(fā)明的實(shí)施方式8中的半導(dǎo)體裝置的方框圖。
圖9是本發(fā)明的實(shí)施方式9中的半導(dǎo)體裝置的方框圖。
圖10是本發(fā)明的實(shí)施方式10中的半導(dǎo)體裝置的方框圖。
圖11是本發(fā)明的實(shí)施方式11中的半導(dǎo)體裝置的方框圖。
圖12是本發(fā)明的實(shí)施方式12中的半導(dǎo)體裝置的方框圖。
圖13是本發(fā)明的實(shí)施方式13中的半導(dǎo)體裝置的方框圖。
圖14是以往的多媒體數(shù)據(jù)處理用半導(dǎo)體裝置的方框圖。
圖15是面向媒體處理設(shè)備的半導(dǎo)體裝置的方框圖。
具體實(shí)施例方式
以下參照附圖，說明本發(fā)明的實(shí)施方式。
(實(shí)施方式1)圖1是本發(fā)明的實(shí)施方式1中的半導(dǎo)體裝置100的方框圖。本方式的半導(dǎo)體裝置100具有處理器部110、內(nèi)部接口部130、外部接口部140、多個(gè)處理電路121～126、以及連接控制電路180。處理電路121～126相當(dāng)于數(shù)據(jù)處理部。
處理器部110具有內(nèi)部CPU113。
外部接口部140具有接口單元143，可以經(jīng)由接口單元143連接外部CPU201。內(nèi)部CPU113和接口單元143被內(nèi)部連接。
內(nèi)部接口部130具有連接到內(nèi)部CPU113的第一總線191、經(jīng)由接口單元143與外部CPU201連接的第二總線192、對(duì)多個(gè)處理電路121～126的每一個(gè)連接到第一總線191或者第二總線192進(jìn)行選擇的選擇電路131～136。選擇電路131～136相當(dāng)于選擇部。
選擇電路131～136的每一個(gè)選擇第一總線191和第二總線192的哪一個(gè)，是按照內(nèi)部CPU113或者外部CPU201的命令，由連接控制電路180控制。
從該內(nèi)部CPU113或者外部CPU201進(jìn)行的連接控制電路180的控制，例如通過準(zhǔn)備用于設(shè)定選擇電路131～136的選擇的設(shè)定寄存器，并準(zhǔn)備來自內(nèi)部CPU113或者外部CPU201的設(shè)定總線，通過來自各CPU的寄存器寫訪問來實(shí)現(xiàn)。
在圖1所示的本實(shí)施方式的半導(dǎo)體裝置100中，例示有可進(jìn)行圖像處理和聲音處理的多個(gè)處理電路。即，多個(gè)處理電路是按照MPEG規(guī)格進(jìn)行活動(dòng)圖像的壓縮擴(kuò)展等處理的活動(dòng)畫面處理電路121、進(jìn)行圖形的產(chǎn)生的圖形處理電路122、按照J(rèn)PEG規(guī)格進(jìn)行靜止畫面的壓縮擴(kuò)展等處理的接收畫面處理電路123，進(jìn)行聲音/音頻的壓縮擴(kuò)展等處理的聲音/音頻處理電路124、進(jìn)行外部的照相機(jī)和顯示器之間的視頻數(shù)據(jù)的輸入輸出、視頻數(shù)據(jù)的濾波處理、旋轉(zhuǎn)處理、擴(kuò)大/縮小處理、合成處理等的視頻輸入輸出電路125；以及進(jìn)行外部的話筒和揚(yáng)聲器之間的音頻數(shù)據(jù)的輸入輸出、音頻數(shù)據(jù)的濾波處理等的聲音/音頻輸入輸出電路126。在以下的說明中，這些多個(gè)處理電路略記為處理電路121～126。
內(nèi)部CPU113進(jìn)行經(jīng)由第一總線191連接的處理電路(即，在處理電路121～126中，通過選擇電路131～136選擇了連接到第一總線191的處理電路)的控制、與外部CPU201的同步處理、以及除了處理電路121～126進(jìn)行的處理以外的數(shù)據(jù)處理。
在本實(shí)施方式的半導(dǎo)體裝置100中，在第一總線191中，內(nèi)部CPU113作為總線主控器(bus master)工作，并且，在處理電路121～126中，通過選擇電路131～136選擇了連接到第一總線191的處理電路作為總線受控器工作。而且，在第二總線192中，外部CPU201作為總線主控器工作，在處理電路121～126中，通過選擇電路131～136選擇了連接到第二總線192的處理電路作為總線受控器工作。
因此，按照本實(shí)施方式的半導(dǎo)體裝置100，通過切換選擇電路131～136的連接，可以將各個(gè)處理電路121～126連接到第一總線191或者第二總線192，被連接到第一總線191的處理電路可以通過內(nèi)部CPU113控制，連接到第二總線192的處理電路還可以經(jīng)由接口單元143通過外部CPU201控制。
(實(shí)施方式2)圖2是本發(fā)明的實(shí)施方式2中的半導(dǎo)體裝置100的方框圖。在圖2中，對(duì)于與圖1相同的結(jié)構(gòu)要素賦予相同的標(biāo)號(hào)，從而省略說明。
本實(shí)施方式的半導(dǎo)體裝置100具有處理器部110、內(nèi)部接口部130、外部接口部140、多個(gè)處理電路121～126以及連接控制電路180。
本實(shí)施方式的半導(dǎo)體裝置100與本發(fā)明的實(shí)施方式1的半導(dǎo)體裝置100不同，外部接口部140具有第一接口單元141和第二接口單元142，在第一接口單元141上連接有外部CPU201，在第二接口單元142上連接有外部CPU202。
進(jìn)而，內(nèi)部接口部130具有第一協(xié)調(diào)電路151和第二協(xié)調(diào)電路152。第一協(xié)調(diào)電路151協(xié)調(diào)內(nèi)部CPU113和第一接口單元141，從而將其連接到第一總線191。第二協(xié)調(diào)電路152協(xié)調(diào)內(nèi)部CPU113和第二接口單元142，從而將其連接到第二總線192。第一協(xié)調(diào)電路151和第二協(xié)調(diào)電路152相當(dāng)于各個(gè)協(xié)調(diào)部。
第一協(xié)調(diào)電路151中的協(xié)調(diào)，在內(nèi)部CPU113和外部CPU201同時(shí)訪問了第一總線191的情況下，使來自優(yōu)先級(jí)高的CPU的訪問優(yōu)先，使來自優(yōu)先級(jí)低的CPU的訪問待機(jī)，直至來自優(yōu)先級(jí)高的CPU的訪問結(jié)束。第二協(xié)調(diào)電路152中的協(xié)調(diào)也和第一協(xié)調(diào)電路151中的協(xié)調(diào)一樣。
各個(gè)選擇電路131～136選擇第一總線191和第二總線192中的哪一個(gè)，是按照內(nèi)部CPU113或者外部CPU201的命令，由連接控制電路180控制。
在本實(shí)施方式的半導(dǎo)體裝置100中，在第一總線191中，內(nèi)部CPU113和外部CPU201作為總線主控器工作，并且在處理電路121～126中，通過選擇電路131～136選擇了連接到第一總線191的處理電路作為總線受控器工作。而且，在第二總線192中，內(nèi)部CPU113和外部CPU201作為總線主控器工作，在處理電路121～126中，通過選擇電路131～136選擇了連接到第二總線192的處理電路作為總線受控器工作。
因此，按照本實(shí)施方式的半導(dǎo)體裝置100，通過切換選擇電路131～136的連接，可以將各個(gè)處理電路121～126連接到第一總線191或者第二總線192，被連接到第一總線191的處理電路可以通過內(nèi)部CPU113或者外部CPU201控制，連接到第二總線192的處理電路可以通過內(nèi)部CPU113或者外部CPU202控制。
(實(shí)施方式3)圖3是本發(fā)明的實(shí)施方式3中的半導(dǎo)體裝置100的方框圖。在圖3中，對(duì)于與圖2相同的結(jié)構(gòu)要素通過賦予相同的標(biāo)號(hào)，省略其說明。
本實(shí)施方式的半導(dǎo)體裝置100具有處理器部110、內(nèi)部接口部130、外部接口部140、多個(gè)處理電路121～126、以及連接控制電路180。
本實(shí)施方式的半導(dǎo)體裝置100可視為圖2所示的本發(fā)明的實(shí)施方式2的半導(dǎo)體裝置100的變形。即，本實(shí)施方式的內(nèi)部接口部130構(gòu)成為舍棄圖2中的第一協(xié)調(diào)電路151，始終僅外部CPU201連接到第一總線191。
因此，在本實(shí)施方式的半導(dǎo)體裝置100中，在第一總線191中，外部CPU201作為總線主控器工作，處理電路121～126中由選擇電路131～136選擇了連接到第一總線191的處理電路作為總線受控器工作。而且，在第二總線192中，內(nèi)部CPU113和外部CPU201作為總線主控器工作，處理電路121～126中由選擇電路131～136選擇了連接到第二總線192的處理電路作為總線受控器工作。
因此，按照本實(shí)施方式的半導(dǎo)體裝置100，通過切換選擇電路131～136的連接，可以將各個(gè)處理電路121～126連接到第一總線191或者第二總線192，被連接到第一總線191的處理電路可以通過外部CPU201控制，連接到第二總線192的處理電路可以通過內(nèi)部CPU113或者外部CPU202控制。
(實(shí)施方式4)圖4是本發(fā)明的實(shí)施方式4中的半導(dǎo)體裝置100的方框圖。在圖4中，對(duì)于與圖2相同的結(jié)構(gòu)要素，通過賦予相同的標(biāo)號(hào)，省略其說明。
本實(shí)施方式的半導(dǎo)體裝置100與本發(fā)明的實(shí)施方式2一樣，具有處理器部110、內(nèi)部接口部130、外部接口部140、多個(gè)處理電路121～126以及連接控制電路180。
在本實(shí)施方式的半導(dǎo)體裝置100中，外部接口部140具有第一接口單元141和第二接口單元142，在第一接口單元141中連接有外部CPU201，在第二接口單元142中連接有外部CPU202。
內(nèi)部接口部130具有與內(nèi)部CPU113連接的第三總線193、經(jīng)由第一接口單元141與外部CPU201連接的第一總線191、經(jīng)由第二接口單元142與外部CPU202連接的第二總線192。內(nèi)部接口部130還具有對(duì)將屬于第一處理組的處理電路121～124連接到第一總線191和第三總線193進(jìn)行選擇的選擇電路131～134，以及對(duì)將屬于第二處理組的處理電路125、126連接到第二總線192和第三總線193進(jìn)行選擇的選擇電路135、136。
在本實(shí)施方式的半導(dǎo)體裝置100中，在第三總線193中，內(nèi)部CPU113作為總線主控器工作，并且在處理電路121～126中，通過選擇電路131～136選擇了連接到第三總線193的處理電路作為總線受控器工作。而且，在第一總線191中，外部CPU201作為總線主控器工作，在處理電路121～124中，通過選擇電路131～134選擇了連接到第一總線191的處理電路作為總線受控器工作。而且，在第二總線192中，外部CPU201作為總線主控器工作，在處理電路125、126中，通過選擇電路135、136選擇了連接到第二總線192的處理電路作為總線受控器工作。
按照本實(shí)施方式的半導(dǎo)體裝置100，處理電路121～126按照各自的功能被分類為兩個(gè)處理組?；顒?dòng)畫面處理電路121、圖形處理電路122、靜止畫面處理電路123和聲音/音頻處理電路124屬于第一處理組，可通過內(nèi)部CPU113和外部CPU201進(jìn)行控制。視頻輸入輸出電路125和聲音/音頻輸入輸出電路126屬于與信號(hào)的輸入輸出有關(guān)的第二處理組，可通過內(nèi)部CPU113和外部CPU202進(jìn)行控制。
這樣，按照本實(shí)施方式的半導(dǎo)體裝置100，通過將處理電路121～126按照各自的功能分類為兩個(gè)處理組，可以更精細(xì)地執(zhí)行來自外部CPU的控制，從而可實(shí)現(xiàn)高效的處理。
(實(shí)施方式5)圖5是本發(fā)明的實(shí)施方式5中的半導(dǎo)體裝置100的方框圖。在圖5中，對(duì)于與圖2相同的結(jié)構(gòu)要素，通過賦予相同的標(biāo)號(hào)，省略其說明。
本實(shí)施方式的半導(dǎo)體裝置100具有處理器部110、內(nèi)部接口部130、外部接口部140、多個(gè)處理電路121～126以及連接控制電路180。
在本實(shí)施方式的半導(dǎo)體裝置100中，與本發(fā)明的實(shí)施方式2相同，外部接口部140具有第一接口單元141和第二接口單元142，在第一接口單元141上連接有外部CPU201，在第二接口單元142上連接有外部CPU202。
內(nèi)部接口部130具有協(xié)調(diào)電路153、與內(nèi)部CPU113連接的第三總線193、經(jīng)由第一接口單元141與外部CPU201連接的第一總線191、與協(xié)調(diào)電路153連接的第二總線192。協(xié)調(diào)電路153協(xié)調(diào)內(nèi)部CPU113和與第二接口單元142連接的外部CPU202，從而使其連接到第二總線192。內(nèi)部接口部130還具有對(duì)屬于第一處理組的處理電路121～124連接到第一總線191和第三總線193進(jìn)行選擇的選擇電路131～134。屬于第二處理組的處理電路125、126被直接連接到第二總線192。
在本實(shí)施方式的半導(dǎo)體裝置100中，在第三總線193中，內(nèi)部CPU113作為總線主控器工作，并且在處理電路121～124中，通過選擇電路131～134選擇了連接到第三總線193的處理電路作為總線受控器工作。而且，在第一總線191中，外部CPU201作為總線主控器工作，在處理電路121～124中，通過選擇電路131～134選擇了連接到第一總線191的處理電路作為總線受控器工作。而且，在第二總線192中，內(nèi)部CPU113和外部CPU201作為總線主控器工作，處理電路125、126作為總線受控器工作。
與本發(fā)明的實(shí)施方式4相比，在本實(shí)施方式的半導(dǎo)體裝置100中，將與數(shù)據(jù)的輸入輸出有關(guān)的第二處理組的處理電路直接連接到第二總線192，從內(nèi)部CPU113和外部CPU202經(jīng)由協(xié)調(diào)電路153進(jìn)行控制。其結(jié)果，內(nèi)部CPU113和外部CPU202在同時(shí)訪問第二總線192時(shí)，可以按照對(duì)各個(gè)CPU設(shè)定的優(yōu)先級(jí)優(yōu)先地進(jìn)行訪問。因此，內(nèi)部CPU113和外部CPU202可以避免在第二總線192中的沖突而控制視頻輸入輸出電路125、126。
(實(shí)施方式6)圖6是本發(fā)明的實(shí)施方式6中的半導(dǎo)體裝置100的方框圖。在圖6中，對(duì)于與圖1相同的結(jié)構(gòu)要素，通過賦予相同的標(biāo)號(hào)，省略其說明。
本實(shí)施方式的半導(dǎo)體裝置100具有處理器部110、內(nèi)部接口部130、外部接口部140、多個(gè)處理電路121～126以及連接控制電路180。
處理器部110具有第一內(nèi)部CPU111和第二內(nèi)部CPU112。
外部接口部140具有接口單元143，并且經(jīng)由接口單元143，可連接外部CPU201。
內(nèi)部接口部130具有協(xié)調(diào)電路154、與協(xié)調(diào)電路154連接的第一總線191、經(jīng)由接口單元143與外部CPU201連接的第二總線192、對(duì)各個(gè)處理電路121～126連接到第一總線191或者第二總線192進(jìn)行選擇的選擇電路131～136。協(xié)調(diào)電路154協(xié)調(diào)第一內(nèi)部CPU111和第二內(nèi)部CPU112，將其連接到第一總線191。
在本實(shí)施方式的半導(dǎo)體裝置100中，在第一總線191中，第一內(nèi)部CPU111和第二內(nèi)部CPU112作為總線主控器工作，并且在處理電路121～126中，通過選擇電路131～136選擇了連接到第一總線191的處理電路作為總線受控器工作。而且，在第二總線192中，外部CPU201作為總線主控器工作，在處理電路121～126中，通過選擇電路131～136選擇了連接到第二總線192的處理電路作為總線受控器工作。
在第一內(nèi)部CPU111和第二內(nèi)部CPU112同時(shí)訪問了第一總線191時(shí)，協(xié)調(diào)電路154使來自優(yōu)先級(jí)高的CPU的訪問優(yōu)先，使來自優(yōu)先級(jí)低的CPU的訪問待機(jī)，直到來自優(yōu)先級(jí)高的CPU的訪問結(jié)束。
因此，按照本實(shí)施方式的半導(dǎo)體裝置100，通過切換選擇電路131～136的連接，可以將各個(gè)處理電路121～126連接到第一總線191或者第二總線192，與第一總線191連接的處理電路可由第一內(nèi)部CPU111和第二內(nèi)部CPU112控制，連接到第二總線192的處理電路可進(jìn)一步經(jīng)由接口單元143，由外部CPU201進(jìn)行控制。
而且，在本實(shí)施方式的半導(dǎo)體裝置100中，第一內(nèi)部CPU111和第二內(nèi)部CPU112可通過設(shè)定改變工作頻率?？稍谧畲蠊ぷ黝l率(nMHz)、其2分頻(n/2MHz)、4分頻(n/4MHz)、8分頻(n/8MHz)、16分頻(n/16MHz)的各頻率下工作。由于處理量少的CPU與處理量多的CPU的處理的步調(diào)一致，所以可以較低地設(shè)定動(dòng)作頻率。通過考慮更細(xì)致地設(shè)定各CPU的動(dòng)作頻率，可以降低半導(dǎo)體裝置100的消耗電力。
(實(shí)施方式7)圖7是本發(fā)明的實(shí)施方式7中的半導(dǎo)體裝置100的方框圖。在圖7中，對(duì)于與圖6相同的結(jié)構(gòu)要素，通過賦予相同的標(biāo)號(hào)，省略其說明。
本實(shí)施方式的半導(dǎo)體裝置100具有處理器部110、內(nèi)部接口部130、外部接口部140、多個(gè)處理電路121～126以及連接控制電路180。
在本實(shí)施方式的半導(dǎo)體裝置100中，內(nèi)部接口部130取代本發(fā)明的實(shí)施方式6的協(xié)調(diào)電路154而使用切換電路161。其結(jié)果，第一內(nèi)部CPU111和第二內(nèi)部CPU112通過切換電路161的切換，其中一個(gè)CPU被連接到第一總線191。連接控制電路180按照第一內(nèi)部CPU111或者第二內(nèi)部CPU112的命令控制切換電路161。
而且，切換電路161相當(dāng)于切換部。
在本實(shí)施方式的半導(dǎo)體裝置100中，在第一總線191中，在第一內(nèi)部CPU111和第二內(nèi)部CPU112內(nèi)通過切換電路161切換而與第一總線191連接著的CPU作為總線主控器工作，并且在處理電路121～126中，通過選擇電路131～136選擇了連接到第一總線191的處理電路作為總線受控器工作。而且，在第二總線192中，外部CPU201作為總線主控器工作，在處理電路121～126中，通過選擇電路131～136選擇了連接到第二總線192的處理電路作為總線受控器工作。
因此，按照本實(shí)施方式的半導(dǎo)體裝置100，通過切換選擇電路131～136的連接，可以將各個(gè)處理電路121～126與第一總線191或者第二總線192連接，被連接到第一總線191的處理電路可通過第一內(nèi)部CPU111和第二內(nèi)部CPU112進(jìn)行控制，被連接到第二總線192的處理電路還可經(jīng)由接口單元143，通過外部CPU201進(jìn)行控制。
而且，在本實(shí)施方式的半導(dǎo)體裝置100中，可以不按優(yōu)先級(jí)實(shí)施第一內(nèi)部CPU111和第二內(nèi)部CPU112對(duì)第一總線191的連接控制。
(實(shí)施方式8)圖8是本發(fā)明的實(shí)施方式8中的半導(dǎo)體裝置100的方框圖。在圖8中，對(duì)于與圖6相同的結(jié)構(gòu)要素，通過賦予相同的標(biāo)號(hào)，省略其說明。
本實(shí)施方式的半導(dǎo)體裝置100具有處理器部110、內(nèi)部接口部130、外部接口部140、以及多個(gè)處理電路121～126。
在本實(shí)施方式的半導(dǎo)體裝置100中，內(nèi)部接口部130具有第一協(xié)調(diào)電路151和與其連接的第一總線191、以及第二協(xié)調(diào)電路152和與其連接的第二總線192。第一協(xié)調(diào)電路151協(xié)調(diào)第一內(nèi)部CPU111和外部CPU201，從而使其連接到第一總線191。第二協(xié)調(diào)電路152協(xié)調(diào)第二內(nèi)部CPU112和外部CPU201，從而使其連接到第二總線192。
而且，第一協(xié)調(diào)電路151相當(dāng)于第一協(xié)調(diào)部，第二協(xié)調(diào)電路152相當(dāng)于第二協(xié)調(diào)部。
在第一總線191上串聯(lián)連接有屬于第一處理組的處理電路121～124，在第二總線192上串聯(lián)連接有屬于第二處理組的處理電路125、126。
在本實(shí)施方式的半導(dǎo)體裝置100中，在第一總線191中，第一內(nèi)部CPU111和外部CPU201作為總線主控器工作，并且處理電路121～124作為總線受控器工作。而且，在第二總線192中，第二內(nèi)部CPU112和外部CPU201作為總線主控器工作，處理電路125、126作為總線受控器工作。
因此，按照本實(shí)施方式的半導(dǎo)體裝置100，處理電路121～124可通過第一內(nèi)部CPU111和外部CPU201進(jìn)行控制，視頻輸入輸出電路125、126可通過第二內(nèi)部CPU112和外部CPU201進(jìn)行控制。
本實(shí)施方式的半導(dǎo)體裝置100是明確地區(qū)分了內(nèi)部CPU的控制和處理分擔(dān)的結(jié)構(gòu)，與本發(fā)明的實(shí)施方式7相比，舍棄了選擇電路131～136和連接控制電路180，因此，具有可縮小電路規(guī)模的特征。
(實(shí)施方式9)圖9是本發(fā)明的實(shí)施方式9中的半導(dǎo)體裝置100的方框圖。在圖9中，對(duì)于與圖6相同的結(jié)構(gòu)要素，通過賦予相同的標(biāo)號(hào)，省略其說明。
本實(shí)施方式的半導(dǎo)體裝置100具有處理器部110、內(nèi)部接口部130、外部接口部140、多個(gè)處理電路121～126以及連接控制電路180。
在本實(shí)施方式的半導(dǎo)體裝置100中，內(nèi)部接口部130具有與第一內(nèi)部CPU111連接的第一總線191、與第二內(nèi)部CPU112連接的第二總線192、具有通過接口單元143與外部CPU201連接的第三總線193。內(nèi)部接口部130還具有對(duì)屬于第一處理組的處理電路121～124對(duì)于第一總線191和第三總線193的連接進(jìn)行選擇的選擇電路131～134，以及對(duì)屬于第二處理組的處理電路125、126對(duì)于第二總線192和第三總線193的連接進(jìn)行選擇的選擇電路135、136。
在本實(shí)施方式的半導(dǎo)體裝置100中，在第一總線191中，第一內(nèi)部CPU111作為總線主控器工作，并且在處理電路121～124中，通過選擇電路131～134選擇了連接到第一總線191的處理電路作為總線受控器工作。而且，在第二總線192中，第二內(nèi)部CPU112作為總線主控器工作，在處理電路125、126中，通過選擇電路135、136選擇了連接到第二總線192的處理電路作為總線受控器工作。而且，在第三總線193中，外部CPU201作為總線主控器工作，在處理電路121～126中，通過選擇電路131～136選擇了連接到第三總線193的處理電路作為總線受控器工作。
在本實(shí)施方式的半導(dǎo)體裝置100中，第一內(nèi)部CPU111專門負(fù)責(zé)屬于第一處理組的處理電路121～124的控制和處理，第二內(nèi)部CPU112專門負(fù)責(zé)屬于第二處理組的處理電路125、126的控制和處理。而且，外部CPU201可控制第一處理組和第二處理組的所有處理電路121～126。
(實(shí)施方式10)圖10是本發(fā)明的實(shí)施方式10中的半導(dǎo)體裝置100的方框圖。在圖10中，對(duì)于與圖9相同的結(jié)構(gòu)要素，通過賦予相同的標(biāo)號(hào)，省略其說明。
本實(shí)施方式的半導(dǎo)體裝置100具有處理器部110、內(nèi)部接口部130、外部接口部140、多個(gè)處理電路121～126以及連接控制電路180。
本實(shí)施方式的半導(dǎo)體裝置100，可視為圖9所示的本發(fā)明的實(shí)施方式9的半導(dǎo)體裝置100的變形。即，本實(shí)施方式的內(nèi)部接口部130構(gòu)成為舍棄圖9中的選擇電路131和選擇電路134，并且活動(dòng)畫面處理電路121和聲音/音頻處理電路124始終與第一總線191連接。
即，在本實(shí)施方式的半導(dǎo)體裝置100中，活動(dòng)畫面處理電路121和聲音/音頻處理電路124始終作為第一總線191的總線主控器接受第一內(nèi)部CPU111的控制，并且圖形處理電路122和靜止畫面處理電路123可從第一內(nèi)部CPU111和外部CPU201進(jìn)行控制。
這樣，通過使不需要接受外部CPU的控制的處理電路不通過選擇電路而直接與總線連接，可以省略選擇電路，可實(shí)現(xiàn)重視功能的小型半導(dǎo)體裝置100。
(實(shí)施方式11)圖11是本發(fā)明的實(shí)施方式11中的半導(dǎo)體裝置100的方框圖。在圖11中，對(duì)于與圖9相同的結(jié)構(gòu)要素，通過賦予相同的標(biāo)號(hào)，省略其說明。
本實(shí)施方式的半導(dǎo)體裝置100具有處理器部110、內(nèi)部接口部130、外部接口部140、多個(gè)處理電路121～126以及連接控制電路180。
在本實(shí)施方式的半導(dǎo)體裝置100，可視為圖9所示的實(shí)施方式9的半導(dǎo)體裝置100的再一個(gè)變形。即，本實(shí)施方式的內(nèi)部接口部130舍棄圖9中的選擇電路134，并設(shè)置第四總線194，從而靜止畫面處理電路123和聲音/音頻處理電路124連接到第四總線194，第四總線194通過選擇電路133的選擇，被連接到第一總線191或者第三總線193。
這樣，將處理量比較少的靜止畫面處理電路123和聲音/音頻處理電路124連接到第四總線194，并通過共用選擇電路133，可以省略圖9的選擇電路134。其結(jié)果，可以縮小電路規(guī)模。
(實(shí)施方式12)圖12是本發(fā)明的實(shí)施方式12中的半導(dǎo)體裝置100的方框圖。在圖12中，對(duì)于與圖1相同的結(jié)構(gòu)要素，通過賦予相同的標(biāo)號(hào)，省略其說明。
本實(shí)施方式的半導(dǎo)體裝置100具有處理器部110、內(nèi)部接口部130、外部接口部140、多個(gè)處理電路121～126以及連接控制電路180。
處理器部110具有第一內(nèi)部CPU111和第二內(nèi)部CPU112。
外部接口部140具有第一接口單元141和第二接口單元142，在第一接口單元141上連接有外部CPU201，在第二接口單元142上連接有外部CPU202。
內(nèi)部接口部130具有與第一內(nèi)部CPU111連接的第一總線191，經(jīng)由第一接口單元141與外部CPU201連接的第二總線192，與第二內(nèi)部CPU112連接的第三總線193和經(jīng)由第二接口單元142與外部CPU202連接的第四總線194。
內(nèi)部接口部130還具有對(duì)將屬于第一處理組的處理電路121～124連接到第一總線191和第二總線192進(jìn)行選擇的選擇電路131～134，對(duì)將屬于第二處理組的處理電路125、126連接到第三總線193和第四總線194進(jìn)行選擇的選擇電路135、136。
在本實(shí)施方式的半導(dǎo)體裝置100中，在第一總線191中，第一內(nèi)部CPU111作為總線主控器工作，并且在處理電路121～124中，通過選擇電路131～134選擇了連接到第一總線191的處理電路作為總線受控器工作。
在第二總線192中，外部CPU201作為總線主控器工作，在處理電路121～124中，通過選擇電路131～134選擇了連接到第一總線191的處理電路作為總線受控器工作。
在第三總線193中，第二內(nèi)部CPU112作為總線主控器工作，在處理電路125、126中，通過選擇電路135、136選擇了連接到第二總線192的處理電路作為總線受控器工作。
進(jìn)而，在第四總線194中，外部CPU202作為總線主控器工作，在處理電路125、126中，通過選擇電路135、136選擇了連接到第二總線192的處理電路作為總線受控器工作。
這樣，在本實(shí)施方式的半導(dǎo)體裝置100中，將處理電路按照其功能分割為第一處理組和第二處理組，并且，分配專門控制各個(gè)處理組的內(nèi)部CPU和外部CPU。其結(jié)果，本實(shí)施方式的半導(dǎo)體裝置100可以高速地執(zhí)行高度的圖像處理。
(實(shí)施方式13)圖13是本發(fā)明的實(shí)施方式13中的攜帶電話300的方框圖。
本實(shí)施方式的攜帶電話300具有半導(dǎo)體裝置310、應(yīng)用處理LSI320、無線處理LSI330、基帶處理LSI340、照相機(jī)350、話筒360、顯示器(LCD)370、揚(yáng)聲器380、存儲(chǔ)器391、存儲(chǔ)器392以及存儲(chǔ)器393。
半導(dǎo)體裝置310可以是本實(shí)施方式的實(shí)施方式1到12中敘述的任意一種半導(dǎo)體裝置100。
以下，在本實(shí)施方式的半導(dǎo)體裝置310中，以使用了本發(fā)明的實(shí)施方式9的半導(dǎo)體裝置100(圖9)的情況為例，詳細(xì)說明本實(shí)施方式的攜帶電話300的動(dòng)作。
在本實(shí)施方式的攜帶電話300中，圖9所示的外部CPU201被裝載在應(yīng)用處理LSI320內(nèi)部。
無線處理LSI330進(jìn)行高頻信號(hào)的模擬處理，基帶處理LSI340進(jìn)行數(shù)字的無線通信處理。
應(yīng)用處理LSI320進(jìn)行除了視頻/音頻處理以外的應(yīng)用的處理、外部輸入輸出設(shè)備的控制等。
半導(dǎo)體裝置100進(jìn)行在應(yīng)用處理LSI320中為高負(fù)載的音頻/視頻的數(shù)據(jù)處理、與照相機(jī)350和LCD370的數(shù)據(jù)發(fā)送接收以及與話筒360和揚(yáng)聲器380進(jìn)行數(shù)據(jù)發(fā)送接收。
本實(shí)施方式的攜帶電話300是附帶照相機(jī)的攜帶電話。以下，參照?qǐng)D9和圖13，對(duì)于使本實(shí)施方式的攜帶電話300的動(dòng)作作為電視電話起作用的情況進(jìn)行說明。
在電視電話執(zhí)行時(shí)，由于需要聲音的壓縮擴(kuò)展處理、活動(dòng)畫面的壓縮擴(kuò)展處理、視頻數(shù)據(jù)的輸入輸出處理、聲音數(shù)據(jù)的輸入輸出處理，所以起動(dòng)半導(dǎo)體裝置100的活動(dòng)畫面處理電路121、聲音/音頻處理電路124、視頻輸入輸出電路125和聲音/音頻輸入輸出電路126。
在撥打電視電話時(shí)，壓縮并復(fù)用了對(duì)方的視頻和聲音的比特流在無線處理LSI330、基帶處理LSI340、應(yīng)用處理LSI320中被處理，從位于應(yīng)用處理LSI320的CPU(相當(dāng)于圖9的外部CPU201)被發(fā)送到半導(dǎo)體裝置100。
在由半導(dǎo)體裝置100加密了接收的比特流的情況下，通過第一內(nèi)部CPU111進(jìn)行解讀處理。
接著，由于被解讀的比特流或者原來沒有被解密的比特流為聲音的比特流和活動(dòng)畫面的比特流已被復(fù)用的狀態(tài)，所以第一內(nèi)部CPU111進(jìn)行至聲音比特流和活動(dòng)畫面比特流的分離處理。
分離處理后，在聲音/音頻處理電路124中進(jìn)行聲音比特流的擴(kuò)展處理，在活動(dòng)畫面處理電路121中進(jìn)行活動(dòng)畫面比特流的擴(kuò)展處理。這時(shí)，第一內(nèi)部CPU111對(duì)連接控制電路180發(fā)出用于控制選擇電路131和選擇電路134的命令。連接控制電路180接受來自第一內(nèi)部CPU111的命令，進(jìn)行控制以便選擇電路131和選擇電路134選擇第一總線191。這樣，聲音/音頻處理電路124和活動(dòng)畫面處理電路121的控制可由第一內(nèi)部CPU111執(zhí)行。
通過活動(dòng)畫面處理電路121擴(kuò)展的活動(dòng)畫面數(shù)據(jù)和通過聲音/音頻處理電路124擴(kuò)展的聲音數(shù)據(jù)，通過視頻輸入輸出電路125和聲音/音頻輸入輸出電路126進(jìn)行后濾波處理。進(jìn)而，活動(dòng)畫面說明根據(jù)需要被實(shí)施旋轉(zhuǎn)處理和擴(kuò)大/縮小處理，而且，在顯示時(shí)，被實(shí)施幀框圖像、背景等與圖像的合成處理，并被輸出到顯示器370。聲音數(shù)據(jù)被輸出到揚(yáng)聲器380。
這時(shí)，選擇電路135和選擇電路136為選擇第二總線192的設(shè)定，視頻輸入輸出電路125和聲音/音頻輸入輸出電路126的控制由第二內(nèi)部CPU112進(jìn)行。通過擴(kuò)展處理產(chǎn)生的聲音數(shù)據(jù)和活動(dòng)畫面數(shù)據(jù)的交接的定時(shí)處理，通過第一內(nèi)部CPU111和第二內(nèi)部CPU112間的通信來進(jìn)行。第二內(nèi)部CPU112進(jìn)行控制，使得聲音數(shù)據(jù)的輸出和活動(dòng)數(shù)據(jù)的輸出的定時(shí)同步。
接著，對(duì)自身臺(tái)的視頻和聲音的數(shù)據(jù)處理進(jìn)行說明。
自身臺(tái)的視頻和聲音的數(shù)據(jù)，活動(dòng)畫面數(shù)據(jù)被從照相機(jī)350輸出到視頻輸入輸出電路125，聲音數(shù)據(jù)被從話筒360輸出到聲音/音頻輸入輸出電路126。將活動(dòng)畫面數(shù)據(jù)和聲音數(shù)據(jù)取入到半導(dǎo)體裝置100以及對(duì)于取入的活動(dòng)畫面數(shù)據(jù)和聲音數(shù)據(jù)的濾波處理分別由視頻輸入輸出電路125和聲音/音頻輸入輸出電路126進(jìn)行。
這時(shí)，如前所述，由于選擇電路135和選擇電路136為選擇第二總線192的設(shè)定，所以視頻輸入輸出電路125和聲音/音頻輸入輸出電路126的控制由第二內(nèi)部CPU112進(jìn)行。
接著，完成了取入和濾波處理的活動(dòng)畫面數(shù)據(jù)和聲音數(shù)據(jù)，分別在活動(dòng)畫面處理電路121和聲音/音頻處理電路124進(jìn)行壓縮處理。
這時(shí)，選擇電路131和選擇電路134為選擇第一總線191的設(shè)定。因此，活動(dòng)畫面處理電路121和聲音/音頻處理電路124的控制由第一內(nèi)部CPU111進(jìn)行。進(jìn)行壓縮處理的活動(dòng)畫面數(shù)據(jù)和聲音數(shù)據(jù)的交接的定時(shí)處理通過第一內(nèi)部CPU111和第二內(nèi)部CPU112之間的通信來進(jìn)行。
通過活動(dòng)畫面處理電路121和聲音/音頻處理電路124被壓縮的活動(dòng)畫面比特流和聲音比特流，通過第一內(nèi)部CPU111被復(fù)用為一個(gè)比特流。進(jìn)而，在需要對(duì)被復(fù)用的比特流進(jìn)行解密時(shí)，通過第一內(nèi)部CPU111實(shí)施加密處理。
被加密的比特流或者不需要加密的情況下，被加密的比特流被發(fā)送到外部CPU201(應(yīng)用處理LSI320內(nèi)置的CPU)，經(jīng)由應(yīng)用處理LSI320、基帶處理LSI340、無線處理LSI330的處理，從攜帶電話300被發(fā)送到對(duì)方的攜帶電話。
以上，是電視電話功能執(zhí)行時(shí)半導(dǎo)體裝置100內(nèi)部的處理的說明。
在上述的電視電話功能執(zhí)行時(shí)，在外部CPU201的性能中存在余裕時(shí)，外部CPU201也可以負(fù)責(zé)第一內(nèi)部CPU111和第二內(nèi)部CPU112負(fù)責(zé)的處理電路的控制和數(shù)據(jù)處理的一部分。例如，外部CPU201還可以進(jìn)行聲音數(shù)據(jù)的壓縮擴(kuò)展處理、與聲音數(shù)據(jù)的輸入輸出有關(guān)的控制、比特流的加密處理和解讀處理。這時(shí)，也可以是選擇電路134和選擇電路136分別將聲音/音頻處理電路124和聲音/音頻輸入輸出電路126連接到第三總線193，外部CPU201進(jìn)行聲音/音頻處理電路124和聲音/音頻輸入輸出電路126的控制。
這時(shí)，跨過各CPU間的數(shù)據(jù)的交接的定時(shí)處理，可根據(jù)需要，通過外部CPU201和第一內(nèi)部CPU111間的通信，或者外部CPU201和第二內(nèi)部CPU112間的通信來執(zhí)行。
這樣，在將第一內(nèi)部CPU111和第二內(nèi)部CPU112負(fù)責(zé)的處理電路的控制和數(shù)據(jù)處理的一部分由外部CPU201負(fù)責(zé)的情況下，第一內(nèi)部CPU111和第二內(nèi)部CPU112的處理負(fù)載比外部CPU201未負(fù)責(zé)時(shí)輕。其結(jié)果，第一內(nèi)部CPU111和第二內(nèi)部CPU112可使其工作頻率降低為最佳值。
例如，在本實(shí)施方式的攜帶電話300中，本來第一內(nèi)部CPU111和第二內(nèi)部CPU112以工作頻率n/2MHz共同工作，但是在外部CPU201負(fù)責(zé)一部分的情況下，有時(shí)即使第一內(nèi)部CPU111將工作頻率降低為n/8MHz，第二內(nèi)部CPU112將工作頻率降低為n/4MHz，各自的處理也來得及。這樣，通過降低第一內(nèi)部CPU111和第二內(nèi)部CPU112的工作頻率，可以減少半導(dǎo)體裝置100的消耗電力。
而且，在上述的說明中，即使在執(zhí)行相同的電視電話功能時(shí)，也可以與外部CPU201的處理性能匹配，在外部CPU201和第一內(nèi)部CPU111和第二內(nèi)部CPU112中分擔(dān)半導(dǎo)體裝置100內(nèi)部的處理電路121～126的控制負(fù)載，以便通過切換選擇電路134的設(shè)定，產(chǎn)生外部CPU201進(jìn)行聲音/音頻處理電路124的控制的情況和第一內(nèi)部CPU111進(jìn)行聲音/音頻處理電路124的控制的情況。因此，如果使用本實(shí)施方式的半導(dǎo)體裝置100，則可以構(gòu)筑包含外部CPU201和半導(dǎo)體裝置100的富有靈活性的攜帶電話300。
而且，在本實(shí)施方式的攜帶電話300中執(zhí)行電視電話功能時(shí)，接收的對(duì)方圖像不是從照相機(jī)輸入的自然圖像，而是字符等圖形構(gòu)成的人工圖像，從而產(chǎn)生了執(zhí)行被稱為所謂的黃油(butter)電視電話功能的功能的需要的情況下，攜帶電話300處理上述的電視電話的執(zhí)行時(shí)使用的處理電路，還起動(dòng)圖形處理電路122。這時(shí)，圖形處理電路122的控制可以由外部CPU201和第一內(nèi)部CPU111內(nèi)的任意一個(gè)CPU執(zhí)行。在外部CPU201的處理性能和程序存儲(chǔ)器區(qū)域(存儲(chǔ)器392的一部分區(qū)域)中有余裕時(shí)，選擇電路132設(shè)定為將圖形處理電路122與第三總線193連接，由外部CPU201進(jìn)行圖形處理電路122的控制。在不是這樣的情況下，在第一內(nèi)部CPU111側(cè)安裝必要的程序，選擇電路132設(shè)定為將圖形處理電路122連接到第一總線191，由第一內(nèi)部CPU111進(jìn)行圖形處理電路122的控制。
接著，說明在本實(shí)施方式的攜帶電話300中執(zhí)行視頻照相機(jī)功能的情況。
在執(zhí)行視頻照相機(jī)時(shí)，由于需聲音的壓縮處理、活動(dòng)畫面的壓縮處理、視頻數(shù)據(jù)的輸入輸出處理、聲音數(shù)據(jù)的輸入處理，所以需要起動(dòng)活動(dòng)畫面處理電路121、聲音/音頻處理電路124、視頻輸入輸出電路125、聲音/音頻輸入輸出電路126。
在執(zhí)行視頻照相機(jī)時(shí)，假設(shè)處理的活動(dòng)畫面的初次和幀率比上述執(zhí)行電視電話時(shí)大。例如，指出相對(duì)于在執(zhí)行電視電話時(shí)，處理的活動(dòng)畫面為QCIF(176×144像素)尺寸，幀率15fps，在執(zhí)行視頻照相機(jī)時(shí)，處理的活動(dòng)畫面為VGA(640×480像素)尺寸，幀率為30fps的情況。這時(shí)，由于CPU進(jìn)行的與活動(dòng)畫面有關(guān)的處理電路的控制和數(shù)據(jù)處理的負(fù)載變高，所以與聲音的壓縮處理有關(guān)的處理由外部CPU201進(jìn)行，除此之外的處理由第一內(nèi)部CPU111和第二內(nèi)部CPU112進(jìn)行。
以下，說明本實(shí)施方式的攜帶電話300中的執(zhí)行視頻照相機(jī)功能時(shí)的處理流程。
拍攝的視頻和聲音數(shù)據(jù)，活動(dòng)畫面數(shù)據(jù)從照相機(jī)350被輸入到視頻輸入輸出電路125，聲音數(shù)據(jù)從話筒360被輸入到聲音/音頻輸入輸出電路126。
將活動(dòng)畫面數(shù)據(jù)取入到半導(dǎo)體裝置100內(nèi)部，以及由視頻輸入輸出電路125進(jìn)行對(duì)于取入的活動(dòng)畫面數(shù)據(jù)的濾波處理。將聲音數(shù)據(jù)取入到半導(dǎo)體裝置100內(nèi)部，以及由聲音/音頻輸入輸出電路126進(jìn)行對(duì)于取入的聲音數(shù)據(jù)的濾波處理。
這里，選擇電路135和選擇電路136設(shè)定為選擇第二總線192，由第二內(nèi)部CPU112進(jìn)行視頻輸入輸出電路125和聲音/音頻輸入輸出電路126的控制。而且，視頻輸入輸出電路125根據(jù)需要，對(duì)取入的活動(dòng)圖像數(shù)據(jù)實(shí)施旋轉(zhuǎn)處理和擴(kuò)大/縮小處理，進(jìn)而在顯示時(shí)，實(shí)施與圖標(biāo)圖像、幀框圖像、背景等圖像的合成處理，將處理后的活動(dòng)圖像數(shù)據(jù)輸出到視頻顯示器370。聲音/音頻輸入輸出電路126將聲音數(shù)據(jù)輸出到揚(yáng)聲器380。
接著，完成了取入和濾波處理的活動(dòng)圖像數(shù)據(jù)和聲音數(shù)據(jù)分別在活動(dòng)畫面處理電路121和聲音/音頻處理電路124中進(jìn)行壓縮處理。
這里，選擇電路131選擇將活動(dòng)畫面處理電路121連接到第一總線191，由第一內(nèi)部CPU111進(jìn)行活動(dòng)畫面處理電路121的控制。選擇電路134為選擇將聲音/音頻處理電路124連接到第三總線193，由外部CPU201進(jìn)行聲音/音頻處理電路124的控制。進(jìn)行壓縮處理的活動(dòng)圖像數(shù)據(jù)和聲音數(shù)據(jù)的交接的定時(shí)處理，通過第一內(nèi)部CPU111和第二內(nèi)部CPU112間的通信、外部CPU201和第二內(nèi)部CPU112間的通信來進(jìn)行。
通過活動(dòng)畫面處理電路121壓縮的活動(dòng)圖像比特流和通過聲音/音頻處理電路124壓縮的聲音比特流被發(fā)送到外部CPU201，通過外部CPU201進(jìn)行復(fù)用的處理，成為一個(gè)比特流。
進(jìn)而，對(duì)于被復(fù)用的比特流，在需要加密的情況下，由外部CPU201實(shí)施加密處理。
被加密的比特流或者不需要加密的情況下，進(jìn)行了復(fù)用處理的比特流被發(fā)送到存儲(chǔ)器392并存儲(chǔ)。
進(jìn)而，說明在執(zhí)行視頻照相機(jī)中，使數(shù)字靜止照相機(jī)功能動(dòng)作的情況下，即在活動(dòng)圖像拍攝中，在某個(gè)瞬間進(jìn)行靜止畫面拍攝的情況。
這時(shí)，為了靜止畫面壓縮處理，需要進(jìn)一步起動(dòng)靜止畫面處理電路123。第一內(nèi)部CPU111由于與活動(dòng)畫面處理電路121有關(guān)的控制而負(fù)載高，所以由外部CPU201進(jìn)行靜止畫面處理電路123的控制。因此，選擇電路133將靜止畫面處理電路123連接到第三總線193。
與靜止畫面有關(guān)的處理流程如下。除了如上所述的執(zhí)行視頻照相機(jī)時(shí)的處理流程，在靜止畫面處理電路123中，對(duì)由視頻輸入輸出電路125完成了輸入處理的圖像進(jìn)行壓縮處理。產(chǎn)生的靜止畫面比特流被發(fā)送到外部CPU201，在需要加密的情況下，由外部CPU201進(jìn)行加密處理。被加密的靜止畫面比特流或者不需要加密的情況下，加密前的靜止畫面比特流被發(fā)送到存儲(chǔ)器392并存儲(chǔ)。
但是，在單獨(dú)執(zhí)行數(shù)字靜止照相機(jī)功能的情況下，選擇電路133將靜止畫面處理電路123連接到第一總線191，并由第一內(nèi)部CPU111進(jìn)行靜止畫面處理電路123的控制。
這樣，按照本實(shí)施方式的攜帶電話300，可以通過切換選擇電路133的設(shè)定，將靜止畫面處理電路123直接與外部CPU201連接并進(jìn)行控制，分散處理電路121～126的控制中的負(fù)載。因此，與僅通過第一內(nèi)部CPU111和第二內(nèi)部CPU112控制處理電路121～126的情況相比，可以實(shí)現(xiàn)使視頻照相機(jī)功能和數(shù)字靜止照相機(jī)功能同時(shí)工作的應(yīng)用的高功能化，或者，可以實(shí)現(xiàn)使視頻照相機(jī)功能和數(shù)字靜止照相機(jī)功能同時(shí)工作的情況下的視頻照相機(jī)功能的圖像尺寸的增大、幀率的增加的應(yīng)用的高功能化。
而且，在上述的說明中，聲音/音頻處理電路124的控制，在執(zhí)行電視電話時(shí)，由第一內(nèi)部CPU111進(jìn)行，在執(zhí)行視頻照相機(jī)時(shí)，由外部CPU201進(jìn)行。這樣，對(duì)于每個(gè)執(zhí)行的應(yīng)用，通過切換選擇電路131～136的設(shè)定，在外部CPU201、第一內(nèi)部CPU111以及第二內(nèi)部CPU112間改變處理電路121～126的控制的擔(dān)當(dāng)，可以使伴隨控制的負(fù)載的分散在CPU間最佳化。
而且，在執(zhí)行其它的活動(dòng)畫面/靜止畫面再現(xiàn)功能、活動(dòng)畫面/靜止畫面編輯功能等應(yīng)用中，與上述的說明一樣，外部CPU201或者第一內(nèi)部CPU111、第二內(nèi)部CPU112從處理電路121～126中，起動(dòng)執(zhí)行各個(gè)應(yīng)用時(shí)所需要的處理電路并進(jìn)行控制。
在以上的說明中，在本實(shí)施方式的攜帶電話300中，半導(dǎo)體裝置310使用在本發(fā)明的實(shí)施方式9中說明的圖9的半導(dǎo)體裝置100。
而且，在上述說明中，設(shè)第一內(nèi)部CPU111或者外部CPU201進(jìn)行對(duì)于比特流的加密和解讀的處理，但是，加密和解讀的處理也可以另外設(shè)置處理部件來處理。而且，加密和解讀的處理也可以不由第一內(nèi)部CPU111或者外部CPU201，而由第二內(nèi)部CPU112處理。
而且，在上述說明中，設(shè)第一內(nèi)部CPU111或者外部CPU201進(jìn)行對(duì)于比特流的復(fù)用和分離的處理，但是，復(fù)用和分離處理也可以另外設(shè)置處理部件來處理。而且，加密和解讀的處理也可以不由第一內(nèi)部CPU111或者外部CPU201，而由第二內(nèi)部CPU112處理。
而且，在上述說明中，設(shè)視頻輸入輸出電路125進(jìn)行對(duì)于被輸入的視頻數(shù)據(jù)和輸出的視頻數(shù)據(jù)的濾波處理、旋轉(zhuǎn)處理、擴(kuò)大/縮小處理、圖像合成處理，但是，也可以另外設(shè)置處理部件來處理。而且，也可以由第一內(nèi)部CPU111或者第二內(nèi)部CPU112處理。
而且，在上述說明中，以在本實(shí)施方式的半導(dǎo)體裝置310中利用了本發(fā)明的實(shí)施方式9的半導(dǎo)體裝置100(圖9)的情況為例，說明了本實(shí)施方式的攜帶電話300的動(dòng)作，但是在半導(dǎo)體裝置310中也可以利用在本發(fā)明的其它實(shí)施方式中說明的半導(dǎo)體裝置100。
例如，在本實(shí)施方式的半導(dǎo)體裝置310中，利用了本發(fā)明的實(shí)施方式8的半導(dǎo)體裝置100(圖8)的情況下，處理電路121～124始終連接到第一總線191，所以，從外部CPU201和第一內(nèi)部CPU111對(duì)各處理電路121～124的訪問，通過第一協(xié)調(diào)電路151進(jìn)行基于優(yōu)先級(jí)的控制。而且，處理電路125、126始終連接到第二總線192，所以從外部CPU201和第二內(nèi)部CPU112對(duì)處理電路125、126的訪問，通過第二協(xié)調(diào)電路152進(jìn)行基于優(yōu)先級(jí)的控制。
而且，在本實(shí)施方式的半導(dǎo)體裝置310中，例如在利用了圖9所示的半導(dǎo)體裝置100的情況下，也可以在連接控制電路180的內(nèi)部準(zhǔn)備信號(hào)標(biāo)寄存器，為了外部CPU201和第一內(nèi)部CPU111和第二內(nèi)部CPU112訪問信號(hào)標(biāo)寄存器，從而獲得信號(hào)標(biāo)的CPU被連接，連接控制電路180進(jìn)行選擇電路131～136的設(shè)定。
而且，在本實(shí)施方式的攜帶電話300中，應(yīng)用處理LSI320具有兩個(gè)可控制半導(dǎo)體裝置310的CPU的情況下，在本實(shí)施方式的半導(dǎo)體裝置310中，可以使用本發(fā)明的實(shí)施方式12的半導(dǎo)體裝置100(圖12)。這時(shí)，外部CPU201與第一內(nèi)部CPU111分擔(dān)處理電路121～124中的處理，外部CPU202與第二內(nèi)部CPU112分擔(dān)處理電路125、126中的處理。其結(jié)果，由于可以進(jìn)一步減輕第一內(nèi)部CPU111和第二內(nèi)部CPU112的處理的負(fù)擔(dān)，所以可以實(shí)現(xiàn)更高度的應(yīng)用處理。
而且，在圖13所示的攜帶電話300中，也可以是刪除應(yīng)用處理LSI320和存儲(chǔ)器392，半導(dǎo)體裝置310與基帶處理LSI340連接的簡(jiǎn)易型的結(jié)構(gòu)。這時(shí)，新的基帶處理LSI340也可以設(shè)計(jì)為具有本實(shí)施方式的應(yīng)用處理LSI320所具有的大部分功能。而且，在上述的簡(jiǎn)易型的結(jié)構(gòu)中，對(duì)于半導(dǎo)體裝置310的外部CPU為基帶處理LSI340內(nèi)部的CPU。
在以上的本發(fā)明的實(shí)施方式的說明中，半導(dǎo)體裝置100在任意一個(gè)實(shí)施方式中都具有活動(dòng)畫面處理電路121、圖形處理電路122、靜止畫面處理電路123、聲音/音頻處理電路124、視頻輸入輸出電路125、和聲音/音頻輸入輸出電路126。
但是，本發(fā)明的半導(dǎo)體裝置100裝載的處理電路的組合不限于上述的組合。也可以不具有聲音/音頻處理電路124，聲音或者音頻的壓縮擴(kuò)展處理由第一內(nèi)部CPU111、第二內(nèi)部CPU112或者外部CPU201處理。
而且，也可以活動(dòng)畫面處理電路121、靜止畫面處理電路123和聲音/音頻處理電路124各自不進(jìn)行壓縮擴(kuò)展處理，而僅進(jìn)行壓縮處理或者僅進(jìn)行擴(kuò)展處理。
而且，也可以視頻輸入輸出電路125和聲音/音頻輸入輸出電路126各自不進(jìn)行視頻數(shù)據(jù)和聲音或者音頻數(shù)據(jù)的輸入處理和輸出處理兩者，僅進(jìn)行輸入處理或者僅進(jìn)行輸出處理。
如以上說明的那樣，本發(fā)明的要旨是提供可與外部CPU形成靈活的系統(tǒng)結(jié)構(gòu)，高性能、高功能并且低消耗電力工作的半導(dǎo)體裝置以及利用該裝置的攜帶電話，只要不超出本發(fā)明的要旨，則可進(jìn)行各種變更。
按照本發(fā)明，可以提供可與外部CPU形成靈活的系統(tǒng)結(jié)構(gòu)，高性能、高功能并且低消耗電力工作的半導(dǎo)體裝置以及利用該裝置的攜帶電話。
本發(fā)明在產(chǎn)業(yè)上的可利用性在于，本發(fā)明的半導(dǎo)體裝置例如可利用在攜帶電話、數(shù)字視頻照相機(jī)、DVD錄像機(jī)等需要媒體處理的設(shè)備及其應(yīng)用領(lǐng)域中。
權(quán)利要求
1.一種半導(dǎo)體裝置，具有處理器部；與所述處理器部連接的內(nèi)部接口部；與所述處理器部和所述內(nèi)部接口部連接的外部接口部；以及與所述內(nèi)部接口部連接的多個(gè)數(shù)據(jù)處理部，所述處理器部具有內(nèi)部CPU，所述外部接口部與外部CPU連接，所述多個(gè)數(shù)據(jù)處理部的每一個(gè)可以經(jīng)由所述內(nèi)部接口部從所述內(nèi)部CPU和所述外部CPU的任意一個(gè)CPU進(jìn)行控制。
2.如權(quán)利要求1所述的半導(dǎo)體裝置，所述內(nèi)部接口部具有與所述處理器部連接的第一總線；與所述外部接口部連接的第二總線；以及與所述第一總線和所述第二總線連接，并與所述多個(gè)數(shù)據(jù)處理部以1對(duì)1對(duì)應(yīng)方式連接的多個(gè)選擇部，所述多個(gè)選擇部的每一個(gè)對(duì)所述多個(gè)數(shù)據(jù)處理部的每一個(gè)與所述第一總線和所述第二總線中的哪一個(gè)連接進(jìn)行選擇，所述多個(gè)數(shù)據(jù)處理部的每一個(gè)可以經(jīng)由通過所述選擇部選擇的總線，從所述內(nèi)部CPU、所述外部CPU的任意一個(gè)CPU進(jìn)行控制。
3.如權(quán)利要求1所述的半導(dǎo)體裝置，所述外部接口部具有多個(gè)接口單元，所述多個(gè)接口單元與多個(gè)外部CPU以1對(duì)1對(duì)應(yīng)方式連接，所述多個(gè)數(shù)據(jù)處理部的每一個(gè)可以從所述內(nèi)部CPU和所述多個(gè)外部CPU的任意一個(gè)CPU進(jìn)行控制。
4.如權(quán)利要求3所述的半導(dǎo)體裝置，所述多個(gè)接口單元各自包括與外部CPU以1對(duì)1對(duì)應(yīng)方式連接的第一接口單元和第二接口單元，所述內(nèi)部接口部具有與所述第一接口單元和所述處理器部連接的第一協(xié)調(diào)部；與所述第二接口單元和所述處理器部連接的第二協(xié)調(diào)部；與所述第一協(xié)調(diào)部連接的第一總線；與所述第二協(xié)調(diào)部連接的第二總線；以及與所述第一總線和所述第二總線連接，并與所述多個(gè)數(shù)據(jù)處理部連接的多個(gè)選擇部，所述第一協(xié)調(diào)部協(xié)調(diào)所述內(nèi)部CPU和與所述第一接口單元連接的外部CPU，從而連接到所述第一總線，所述第二協(xié)調(diào)部協(xié)調(diào)所述內(nèi)部CPU和與所述第二接口單元連接的外部CPU，從而連接到所述第二總線，所述多個(gè)選擇部的每一個(gè)與所述多個(gè)數(shù)據(jù)處理部的每一個(gè)連接，從而對(duì)所述多個(gè)數(shù)據(jù)處理部的每一個(gè)與所述第一總線和所述第二總線的哪一個(gè)連接進(jìn)行選擇，所述多個(gè)數(shù)據(jù)處理部的每一個(gè)可以經(jīng)由通過所述多個(gè)選擇部選擇的總線和所述第一協(xié)調(diào)部或者所述第二協(xié)調(diào)部，從所述內(nèi)部CPU和與所述外部接口部連接的多個(gè)外部CPU的任意一個(gè)CPU進(jìn)行控制。
5.如權(quán)利要求3所述的半導(dǎo)體裝置，所述多個(gè)接口單元各自包括與外部CPU以1對(duì)1對(duì)應(yīng)方式連接的第一接口單元和第二接口單元，所述內(nèi)部接口部具有與所述第一接口單元連接的第一總線；與所述第二接口單元連接的第二總線；與所述處理器部連接的第三總線；與所述第一總線和第三總線連接的多個(gè)第一選擇部；以及與所述第二總線和第三總線連接的多個(gè)第二選擇部，所述多個(gè)數(shù)據(jù)處理部包含屬于第一處理組的至少一個(gè)以上的數(shù)據(jù)處理部，以及屬于第二處理組的至少一個(gè)以上的數(shù)據(jù)處理部，屬于所述第一處理組的所述至少一個(gè)以上的數(shù)據(jù)處理部與所述多個(gè)第一選擇部以1對(duì)1對(duì)應(yīng)方式連接，屬于所述第二處理組的所述至少一個(gè)以上的數(shù)據(jù)處理部與所述多個(gè)第二選擇部以1對(duì)1對(duì)應(yīng)方式連接，所述多個(gè)第一選擇部對(duì)所述第一處理組的各個(gè)數(shù)據(jù)處理部與所述第一總線和所述第三總線的哪一個(gè)連接進(jìn)行選擇，所述多個(gè)第二選擇部對(duì)所述第二處理組的各個(gè)數(shù)據(jù)處理部與所述第二總線和所述第三總線的哪一個(gè)連接進(jìn)行選擇，所述第一處理組的各個(gè)數(shù)據(jù)處理部可以經(jīng)由通過所述多個(gè)第一選擇部選擇的總線，從所述內(nèi)部CPU和與所述第一接口單元連接的外部CPU的任意一個(gè)CPU進(jìn)行控制，所述第二處理組的各個(gè)數(shù)據(jù)處理部可以經(jīng)由通過所述多個(gè)第二選擇部選擇的總線，從所述內(nèi)部CPU和與所述第二接口單元連接的外部CPU的任意一個(gè)CPU進(jìn)行控制。
6.如權(quán)利要求3所述的半導(dǎo)體裝置，所述多個(gè)接口單元各自包括與外部CPU以1對(duì)1對(duì)應(yīng)方式連接的第一接口單元和第二接口單元，所述內(nèi)部接口部具有與所述處理器部和所述第二接口單元連接的協(xié)調(diào)部；與所述第一接口單元連接的第一總線；與所述協(xié)調(diào)部連接的第二總線；與所述處理器部連接的第三總線；以及與所述第一總線和第三總線連接的多個(gè)選擇部，所述多個(gè)數(shù)據(jù)處理部包含屬于第一處理組的至少一個(gè)以上的數(shù)據(jù)處理部，以及屬于第二處理組的至少一個(gè)以上的數(shù)據(jù)處理部，屬于所述第一處理組的所述至少一個(gè)以上的數(shù)據(jù)處理部與所述多個(gè)選擇部以1對(duì)1對(duì)應(yīng)方式連接，屬于所述第二處理組的所述至少一個(gè)以上的數(shù)據(jù)處理部與所述第二總線連接，所述多個(gè)選擇部的每一個(gè)對(duì)所述第一處理組的各個(gè)數(shù)據(jù)處理部與所述第一總線和所述第三總線的哪一個(gè)連接進(jìn)行選擇，所述協(xié)調(diào)部協(xié)調(diào)與所述第二接口連接的外部CPU和所述內(nèi)部CPU，從而與所述第二總線連接，所述第一處理組的各個(gè)數(shù)據(jù)處理部可以經(jīng)由通過所述多個(gè)選擇部選擇的總線，從所述內(nèi)部CPU和與所述第一接口單元連接的外部CPU的任意一個(gè)CPU進(jìn)行控制，所述第二處理組的各個(gè)數(shù)據(jù)處理部可以經(jīng)由所述協(xié)調(diào)部和所述第二總線，從所述內(nèi)部CPU和與所述第二接口單元連接的外部CPU的任意一個(gè)CPU進(jìn)行控制。
7.如權(quán)利要求1所述的半導(dǎo)體裝置，所述處理器部具有多個(gè)內(nèi)部CPU，所述多個(gè)數(shù)據(jù)處理部的每一個(gè)可以從所述多個(gè)內(nèi)部CPU和所述外部CPU的任意一個(gè)CPU進(jìn)行控制。
8.如權(quán)利要求7所述的半導(dǎo)體裝置，所述多個(gè)內(nèi)部CPU包括第一內(nèi)部CPU和第二內(nèi)部CPU，所述內(nèi)部接口部具有與所述第一內(nèi)部CPU和所述第二內(nèi)部CPU連接的協(xié)調(diào)部；與所述協(xié)調(diào)部連接的第一總線；與所述外部接口部連接的第二總線；以及與所述第一總線和第二總線連接，并與所述多個(gè)數(shù)據(jù)處理部的每一個(gè)以1對(duì)1對(duì)應(yīng)方式連接的多個(gè)選擇部，所述多個(gè)選擇部的每一個(gè)對(duì)所述多個(gè)數(shù)據(jù)處理部的每一個(gè)與所述第一總線和所述第二總線的哪一個(gè)連接進(jìn)行選擇，所述協(xié)調(diào)部協(xié)調(diào)所述第一內(nèi)部CPU和所述第二內(nèi)部CPU，從而連接到所述第一總線，所述多個(gè)數(shù)據(jù)處理部的每一個(gè)可以經(jīng)由通過所述多個(gè)選擇部選擇的總線，從所述第一內(nèi)部CPU和所述第二內(nèi)部CPU和外部CPU的任意一個(gè)CPU進(jìn)行控制。
9.如權(quán)利要求7所述的半導(dǎo)體裝置，所述多個(gè)內(nèi)部CPU包括第一內(nèi)部CPU和第二內(nèi)部CPU，所述內(nèi)部接口部具有與所述第一內(nèi)部CPU和所述第二內(nèi)部CPU連接的切換部；與所述切換部連接的第一總線；與所述外部接口部連接的第二總線；以及與所述第一總線和第二總線連接，并與所述多個(gè)數(shù)據(jù)處理部的每一個(gè)以1對(duì)1對(duì)應(yīng)方式連接的多個(gè)選擇部，所述多個(gè)選擇部的每一個(gè)對(duì)所述多個(gè)數(shù)據(jù)處理部的每一個(gè)與所述第一總線和所述第二總線的哪一個(gè)連接進(jìn)行選擇，所述切換部切換所述第一內(nèi)部CPU和所述第二內(nèi)部CPU，從而連接到所述第一總線，所述多個(gè)數(shù)據(jù)處理部的每一個(gè)可以經(jīng)由通過所述多個(gè)選擇部選擇的總線，從所述第一內(nèi)部CPU和所述第二內(nèi)部CPU和外部CPU的任意一個(gè)CPU進(jìn)行控制。
10.如權(quán)利要求7所述的半導(dǎo)體裝置，所述多個(gè)內(nèi)部CPU包括第一內(nèi)部CPU和第二內(nèi)部CPU，所述內(nèi)部接口部具有與所述第一內(nèi)部CPU和所述外部接口部連接的第一協(xié)調(diào)部；與所述第二內(nèi)部CPU和所述外部接口部連接的第二協(xié)調(diào)部；與所述第一協(xié)調(diào)部連接的第一總線；以及與所述第二協(xié)調(diào)部連接的第二總線，所述多個(gè)數(shù)據(jù)處理部包括屬于第一處理組的至少一個(gè)以上的數(shù)據(jù)處理部，以及屬于第二處理組的至少一個(gè)以上的數(shù)據(jù)處理部，屬于所述第一處理組的所述至少一個(gè)以上的數(shù)據(jù)處理部與所述第一總線連接，屬于所述第二處理組的所述至少一個(gè)以上的數(shù)據(jù)處理部與所述第二總線連接，所述第一協(xié)調(diào)部協(xié)調(diào)所述第一內(nèi)部CPU和與所述外部接口部連接的外部CPU，從而與所述第一總線連接，所述第二協(xié)調(diào)部協(xié)調(diào)所述第二內(nèi)部CPU和與所述外部接口部連接的外部CPU，從而與所述第二總線連接，所述第一處理組的各個(gè)數(shù)據(jù)處理部可以經(jīng)由所述第一協(xié)調(diào)部和所述第一總線，從所述第一內(nèi)部CPU和所述外部CPU的任意一個(gè)CPU進(jìn)行控制，所述第二處理組的各個(gè)數(shù)據(jù)處理部可以經(jīng)由所述第二協(xié)調(diào)部和所述第二總線，從所述第二內(nèi)部CPU和所述外部CPU的任意一個(gè)CPU進(jìn)行控制。
11.如權(quán)利要求7所述的半導(dǎo)體裝置，所述多個(gè)內(nèi)部CPU包括第一內(nèi)部CPU和第二內(nèi)部CPU，所述內(nèi)部接口部具有與所述第一內(nèi)部CPU連接的第一總線；與所述第二內(nèi)部CPU連接的第二總線；與所述外部接口部連接的第三總線；與所述第一總線和所述第三總線連接的多個(gè)第一選擇部；以及與所述第二總線和所述第三總線連接的多個(gè)第二選擇部，所述多個(gè)數(shù)據(jù)處理部包括屬于第一處理組的至少一個(gè)以上的數(shù)據(jù)處理部，以及屬于第二處理組的至少一個(gè)以上的數(shù)據(jù)處理部，屬于所述第一處理組的所述至少一個(gè)以上的數(shù)據(jù)處理部與所述多個(gè)第一選擇部以1對(duì)1對(duì)應(yīng)方式連接，屬于所述第二處理組的所述至少一個(gè)以上的數(shù)據(jù)處理部與所述多個(gè)第二選擇部以1對(duì)1對(duì)應(yīng)方式連接，所述多個(gè)第一選擇部對(duì)所述第一處理組的各個(gè)數(shù)據(jù)處理部與所述第一總線和所述第三總線的哪一個(gè)連接進(jìn)行選擇，所述多個(gè)第二選擇部對(duì)所述第二處理組的各個(gè)數(shù)據(jù)處理部與所述第二總線和所述第三總線的哪一個(gè)連接進(jìn)行選擇，所述第一處理組的各個(gè)數(shù)據(jù)處理部可以經(jīng)由所述多個(gè)第一選擇部選擇的總線，從所述第一內(nèi)部CPU和與所述外部接口連接的外部CPU的任意一個(gè)CPU進(jìn)行控制，所述第二處理組的各個(gè)數(shù)據(jù)處理部可以經(jīng)由所述多個(gè)第二選擇部選擇的總線，從所述第二內(nèi)部CPU和與所述外部接口連接的外部CPU的任意一個(gè)CPU進(jìn)行控制。
12.如權(quán)利要求1所述的半導(dǎo)體裝置，所述處理器部具有多個(gè)內(nèi)部CPU，所述外部接口部具有多個(gè)接口單元，所述多個(gè)接口單元與多個(gè)外部CPU以1對(duì)1對(duì)應(yīng)方式進(jìn)行連接，所述多個(gè)數(shù)據(jù)處理部的每一個(gè)可以從所述多個(gè)內(nèi)部CPU和所述多個(gè)外部CPU的任意一個(gè)CPU進(jìn)行控制。
13.如權(quán)利要求12所述的半導(dǎo)體裝置，所述多個(gè)內(nèi)部CPU包括第一內(nèi)部CPU和第二內(nèi)部CPU，所述多個(gè)接口單元各自具有與外部CPU以1對(duì)1對(duì)應(yīng)方式連接的第一接口單元和第二接口單元，所述內(nèi)部接口部具有與所述第一內(nèi)部CPU連接的第一總線；與所述第一接口單元連接的第二總線；與所述第二內(nèi)部CPU連接的第三總線；與所述第二接口單元連接的第四總線；與所述第一總線和所述第二總線連接的多個(gè)第一選擇部；以及與所述第三總線和所述第四總線連接的多個(gè)第二選擇部，所述多個(gè)數(shù)據(jù)處理部包括屬于第一處理組的至少一個(gè)以上的數(shù)據(jù)處理部，以及屬于第二處理組的至少一個(gè)以上的數(shù)據(jù)處理部，屬于所述第一處理組的所述至少一個(gè)以上的數(shù)據(jù)處理部與所述多個(gè)第一選擇部以1對(duì)1對(duì)應(yīng)方式連接，屬于所述第二處理組的所述至少一個(gè)以上的數(shù)據(jù)處理部與所述多個(gè)第二選擇部以1對(duì)1對(duì)應(yīng)方式連接，所述多個(gè)第一選擇部對(duì)所述第一處理組的各個(gè)數(shù)據(jù)處理部與所述第一總線和所述第二總線的哪一個(gè)連接進(jìn)行選擇，所述多個(gè)第二選擇部對(duì)所述第二處理組的各個(gè)數(shù)據(jù)處理部與所述第三總線和所述第四總線的哪一個(gè)連接進(jìn)行選擇，所述第一處理組的各個(gè)數(shù)據(jù)處理部可以經(jīng)由通過所述多個(gè)第一選擇部選擇的總線，從所述第一內(nèi)部CPU和與所述第一接口單元連接的外部CPU的任意一個(gè)CPU進(jìn)行控制，所述第二處理組的各個(gè)數(shù)據(jù)處理部可以經(jīng)由通過所述多個(gè)第二選擇部選擇的總線，從所述第二內(nèi)部CPU和與所述第二接口單元連接的外部CPU的任意一個(gè)CPU進(jìn)行控制。
14.如權(quán)利要求1所述的半導(dǎo)體裝置，所述處理器部具有的內(nèi)部CPU與連接到所述外部接口部的外部CPU并行地動(dòng)作。
15.如權(quán)利要求7所述的半導(dǎo)體裝置，所述處理器部具有的多個(gè)內(nèi)部CPU動(dòng)作頻率可變。
16.如權(quán)利要求1所述的半導(dǎo)體裝置，所述多個(gè)數(shù)據(jù)處理部包括活動(dòng)畫面處理電路、圖形處理電路、靜止畫面處理電路、聲音/音頻處理電路、視頻輸入輸出電路以及聲音/音頻輸入輸出電路中的至少兩個(gè)以上。
17.一種攜帶電話，具有權(quán)利要求1所述的半導(dǎo)體裝置；應(yīng)用處理LSI；無線處理LSI；以及基帶處理LSI，所述半導(dǎo)體裝置用所述應(yīng)用處理LSI執(zhí)行高負(fù)載的視頻數(shù)據(jù)處理和音頻數(shù)據(jù)處理。
18.如權(quán)利要求17所述的攜帶電話，所述應(yīng)用處理LSI至少具有一個(gè)以上的CPU，所述至少一個(gè)以上的CPU分擔(dān)所述半導(dǎo)體裝置具有的CPU的處理。
全文摘要
半導(dǎo)體裝置(100)包括具有內(nèi)部CPU(113)的處理器部(110)、內(nèi)部接口部(130)、經(jīng)由接口單元(143)連接外部CPU(201)的外部接口部(140)、多個(gè)處理電路(121～126)以及連接控制電路(180)。內(nèi)部接口部(130)具有與內(nèi)部CPU(113)連接的第一總線(191)、經(jīng)由接口單元(143)與外部CPU(201)連接的第二總線(192)、對(duì)多個(gè)處理電路(121～126)的每一個(gè)連接到第一總線(191)或第二總線(192)進(jìn)行選擇的選擇電路(131～136)。選擇電路(131～136)的選擇，由連接控制電路(180)按照內(nèi)部CPU(113)或者外部CPU(201)的命令進(jìn)行控制。各個(gè)處理電路(121～126)可由內(nèi)部CPU(113)或者外部CPU(201)進(jìn)行控制。
文檔編號(hào)G06F15/76GK1898663SQ20058000133
公開日2007年1月17日 申請(qǐng)日期2005年3月28日 優(yōu)先權(quán)日2004年4月1日
發(fā)明者星野將史, 東島勝義, 西田要一 申請(qǐng)人:松下電器產(chǎn)業(yè)株式會(huì)社