專利名稱：一種基于risc微控制器的串行通信口的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及屬于半導(dǎo)體集成電路設(shè)計(jì)領(lǐng)域的微控制器(MCU)領(lǐng)域，特別涉及一種基于RISC微控制器的串行通信口。
背景技術(shù)：
隨著深亞微米CMOS集成電路生產(chǎn)工藝的不斷進(jìn)步，目前技術(shù)上已經(jīng)可以把復(fù)雜的微控制器(MCU)內(nèi)核集成在一塊芯片上，同時(shí)留有足夠的硅片面積用于實(shí)現(xiàn)復(fù)雜的存儲(chǔ)器和外設(shè)邏輯，過去用于高端32位和64位CPU的設(shè)計(jì)方法和構(gòu)架現(xiàn)在已經(jīng)能夠有效的用于低價(jià)8位微控制器系統(tǒng)。利用這些功能強(qiáng)大而且便宜的微控制器，全系統(tǒng)的集成度不斷提高。而集成度的提高，使得將通信接口電路設(shè)計(jì)在芯片內(nèi)部成為一種可能。
近年來，串行通信接口電路的芯片獲得了廣泛的普及。雖然現(xiàn)在串行通信接口的種類很多，業(yè)界也紛紛推出出現(xiàn)了各種各樣的串行通信接口和串行通信協(xié)議，比如美國國家半導(dǎo)體公司的Micro Wire，Intel等公司的USB總線，蘋果公司的IEEE-19394，博世公司的CAN總線，摩托羅拉公司的SPI接口，飛利浦公司的IIC協(xié)議，美國電子工業(yè)協(xié)會(huì)推薦標(biāo)準(zhǔn)RS-232、RS-422、RS-485等等，都是用來實(shí)現(xiàn)與串行通信功能相關(guān)的技術(shù)和規(guī)范；但是，大多數(shù)的業(yè)界公司都將各種串行通信接口，單獨(dú)的設(shè)計(jì)成芯片。對(duì)于微控制器應(yīng)該集成串行通信接口很多不同的看法，但是基本上是基于以下幾個(gè)方面考慮(1)微控制器本身的構(gòu)架，能否實(shí)現(xiàn)串行通信接口的可能，即微控制器構(gòu)架是否具有可擴(kuò)展性和操作簡易性；(2)微控制器本身電路和串行通信模塊電路復(fù)雜程度的相對(duì)比較，這方面主要是基于芯片成本的考慮；(3)增加串行通信模塊的微控制器，是否具備比較完善的可測(cè)行設(shè)計(jì)，因?yàn)橥ㄐ烹娐返臏y(cè)試相對(duì)比較復(fù)雜。(4)增加串行通信模塊的微控制器，對(duì)于電路功耗情況的具體影響。綜合這些因素的考慮，本微控制器采用合理的設(shè)計(jì)，將各種串行通信接口集成在芯片內(nèi)部，大大提升了微控制器的通信接口功能，同時(shí)其成本和功耗相對(duì)增加很少。
將串行通信接口集成在芯片內(nèi)部，從生產(chǎn)價(jià)格和應(yīng)用功能上來說，有一定的優(yōu)勢(shì)。集成的通信接口電路包括系統(tǒng)之間的遠(yuǎn)距離串行通信和系統(tǒng)內(nèi)部近距離的串行擴(kuò)展，這就大大節(jié)省了外接通信接口的芯片成本。同時(shí)，每種串行通信接口都具備各種通信接口，包括主控、從動(dòng)，同步、異步，設(shè)置不同的傳輸數(shù)據(jù)速度等等，具有相當(dāng)強(qiáng)兼容性，使得其應(yīng)用的范圍更加的廣泛。當(dāng)然，這種微控制器構(gòu)架下的通信接口本身的特點(diǎn)也決定了它無可避免的缺陷比如對(duì)于單獨(dú)應(yīng)用微控制器核的領(lǐng)域或者單獨(dú)應(yīng)用串行通信接口的領(lǐng)域，可能會(huì)造成一定資源的浪費(fèi)。
現(xiàn)在有很多公司生產(chǎn)的微控制器產(chǎn)品都帶有一定的串行通信接口，如Microchip、Motorola、NEC、Hitachi、Atmel、Holtek等。雖然這些公司的產(chǎn)品都具備一定的串行通信接口，但是大多數(shù)的這些產(chǎn)品當(dāng)中沒有整合應(yīng)用頻繁的串行通信接口，基本上都是單獨(dú)設(shè)計(jì)各自公司的串行通信接口，使得應(yīng)用的范圍相對(duì)來說較小。
本產(chǎn)品通過合理的設(shè)計(jì)，整合SPI、IIC、RS-232等串行通信接口的優(yōu)缺點(diǎn)，通過微控制器的設(shè)置，實(shí)現(xiàn)兼容多種類型、多種模式的串行通信接口。同時(shí)發(fā)揮微控制器本身的優(yōu)勢(shì)，采用微控制器的中斷和微控制器的工作模式，實(shí)現(xiàn)了串行通信接口操作簡易方便，以及設(shè)計(jì)并且實(shí)現(xiàn)串行通信口的低功耗的通信接口。
實(shí)用新型內(nèi)容本實(shí)用新型要解決的技術(shù)問題是提供一種基于微控制器的串行通信接口通信接口，通過設(shè)置微控制器的通信接口，可以實(shí)現(xiàn)的大部分的串行通信接口的通信接口，并且具備良好的可擴(kuò)展性和移植性。
本實(shí)用新型是通過以下技術(shù)方案實(shí)現(xiàn)的一種基于RISC微控制器的串行通信口，包括用于同步串行通信的高速同步串行通信接口；用于同步異步發(fā)送接收的高速同步異步接收發(fā)送通信接口；通過總線與所述通信接口相連的CPU，控制所述通信接口的通信模式和通信狀態(tài)；通過總線與所述通信接口相連的輸入輸出端口，所述通信接口復(fù)用所述輸入輸出端口與外圍電路進(jìn)行通信。
所述高速同步串行通信接口包括高速串行外圍通信接口控制電路、高速芯片間通信接口控制電路、控制寄存器、狀態(tài)機(jī)、移位寄存器、緩沖寄存器和狀態(tài)寄存器，所述控制寄存器擇一地選擇所述高速串行外圍通信接口控制電路或所述高速芯片間通信接口控制電路，所述狀態(tài)機(jī)根據(jù)所述高速串行外圍通信接口控制電路的控制信號(hào)或所述高速芯片間通信接口控制電路的控制信號(hào)、所述控制寄存器的輸出信號(hào)以及所述CPU的控制總線信號(hào)控制所述狀態(tài)寄存器和所述移位寄存器，所述狀態(tài)寄存器根據(jù)所述狀態(tài)機(jī)的控制信號(hào)存放傳輸數(shù)據(jù)的狀態(tài)，CPU通過數(shù)據(jù)總線向所述緩沖寄存器寫入或讀取數(shù)據(jù)，所述緩沖寄存器將數(shù)據(jù)移入或移出移位寄存器，所述移位寄存器與所述輸入輸出端口交換數(shù)據(jù)，當(dāng)移位完畢或檢測(cè)起始位結(jié)束位串行通信模塊向CPU發(fā)送中斷請(qǐng)求信號(hào)以及激活標(biāo)志信號(hào)。
在高速串行外圍通信接口控制電路中，時(shí)鐘選擇、主從選擇和邊沿選擇依次與所述移位寄存器相連，所述時(shí)鐘選擇從多種內(nèi)部時(shí)鐘中選擇一種送入主從選擇，外部時(shí)鐘與主從選擇相連，主從選擇根據(jù)工作模式從內(nèi)部時(shí)鐘和外部時(shí)鐘中選出一種送入邊沿選擇，邊沿選擇決定發(fā)送或接收的時(shí)鐘沿。
在高速芯片間通信接口控制電路中，所述移位寄存器分別與時(shí)鐘選擇和匹配檢測(cè)相連，位檢測(cè)判斷從輸入輸出端口接收數(shù)據(jù)的起始位和結(jié)束位，所述時(shí)鐘選擇從所述輸入輸出端口接收外部時(shí)鐘信號(hào)，所述移位寄存器將從所述輸入輸出端口接收到的地址送入匹配檢測(cè)，地址寄存器值進(jìn)入匹配檢測(cè)。
所述高速同步異步接收發(fā)送通信接口包括控制寄存器、發(fā)送控制模塊、接收控制模塊、發(fā)送狀態(tài)機(jī)、接收狀態(tài)機(jī)、發(fā)送寄存器、接收寄存器、發(fā)送移位寄存器和接收移位寄存器，CPU通過所述控制寄存器來確定所述高速同步異步接收發(fā)送通信接口工作模式，所述發(fā)送狀態(tài)機(jī)根據(jù)控制寄存器的控制信號(hào)、發(fā)送控制模塊的控制信號(hào)和CPU的控制信號(hào)決定工作狀態(tài)，并將發(fā)送寄存器的內(nèi)容寫入發(fā)送移位寄存器，發(fā)送模塊向CPU發(fā)送中斷請(qǐng)求信號(hào)以及激活標(biāo)志信號(hào)，所述接收狀態(tài)機(jī)根據(jù)控制寄存器的控制信號(hào)、接收控制模塊的控制信號(hào)和CPU的控制信號(hào)決定工作狀態(tài)，并輸入所述接收移位寄存器的內(nèi)容到接收緩沖寄存器，接收模塊向發(fā)送CPU中斷請(qǐng)求信號(hào)以及激活標(biāo)志信號(hào)，所述發(fā)送移位寄存器和接收移位寄存器與所述輸入輸出端口交換數(shù)據(jù)。
所述控制寄存器包括發(fā)送控制寄存器和接收控制寄存器，所述控制寄存器和所述波特率發(fā)生器相連，決定發(fā)送或接收數(shù)據(jù)的速率。
所述高速同步異步接收發(fā)送通信接口還包括波特率發(fā)生器、同步異步選擇器、起始位結(jié)束位選擇器和主控從動(dòng)選擇，所述波特率發(fā)生器波特率輸出供移位寄存器使用的波特率移位時(shí)鐘和經(jīng)過同步異步選擇器的波特率輸出同步時(shí)鐘，所述同步異步選擇器輸出同步數(shù)據(jù)或異步數(shù)據(jù)，異步數(shù)據(jù)經(jīng)過起始位結(jié)束位選擇器并包含起始位結(jié)束位信息，將發(fā)送數(shù)據(jù)傳送至輸入輸出端口，所述主控從動(dòng)選擇根據(jù)主動(dòng)信號(hào)和從動(dòng)信號(hào)輸出主動(dòng)時(shí)鐘或輸入從動(dòng)時(shí)鐘。
或者，所述高速同步異步接收發(fā)送通信接口還包括波特率發(fā)生器、同步異步選擇器、起始位結(jié)束位選擇器、主控從動(dòng)選擇、分頻器和數(shù)據(jù)檢測(cè)，所述數(shù)據(jù)檢測(cè)對(duì)所述波特率發(fā)生器產(chǎn)生的時(shí)鐘信號(hào)進(jìn)行采樣，同步異步選擇器輸入同步數(shù)據(jù)和異步數(shù)據(jù)，輸入數(shù)據(jù)經(jīng)過同步異步選擇分離同步數(shù)據(jù)或異步數(shù)據(jù)，異步數(shù)據(jù)經(jīng)過起始位結(jié)束位選擇并包含起始位結(jié)束位信息，波特率發(fā)生器輸出的時(shí)鐘經(jīng)過分頻器后作為移位寄存器的主控時(shí)鐘和通信的傳輸時(shí)鐘。
所述高速同步串行通信接口包括IDLE控制電路，通過外部時(shí)鐘信號(hào)和內(nèi)部激活信號(hào)控制IDLE控制電路工作狀態(tài)。
所述高速同步異步接收發(fā)送通信接口包括IDLE控制電路，通過外部時(shí)鐘信號(hào)和內(nèi)部激活信號(hào)控制IDLE控制電路工作狀態(tài)。
本實(shí)用新型一種基于RISC微控制器的串行通信口，將接口電路作為子模塊電路，設(shè)計(jì)在芯片內(nèi)部，通過設(shè)置微控制器的寄存器，來實(shí)現(xiàn)通信模塊電路工作，通過通用輸入輸出端口達(dá)到通信的目的。通信模塊電路的工作相對(duì)獨(dú)立，操作方式簡易方便，在合理搭配外圍模塊資源后，可集成到各種嵌入式系統(tǒng)、單片系統(tǒng)(SOC)中，廣泛應(yīng)用于消費(fèi)電子、通信、衛(wèi)星定位和音頻、視頻等領(lǐng)域。


圖1是MCU和串行通信接口電路連接示意圖。
圖2是高速同步串行通信接口HSSP電路示意圖。
圖3是高速同步異步接收發(fā)送通信接口HSART電路示意圖。
圖4是高速串行外圍通信接口HSPI控制電路工作原理示意圖。
圖5是高速芯片間通信接口HIIC控制電路工作原理示意圖。
圖6是高速同步異步接收發(fā)送通信接口HSART發(fā)送器的示意圖。
圖7是高速同步異步接收發(fā)送通信接口HSART發(fā)送器的示意圖。
圖8是通信模塊激活微控制器原理示意圖。
具體實(shí)施方式
如圖1所示，高速同步串行通信接口HSSP和高速同步異步接收發(fā)送通信接口HSART是MCU內(nèi)部的兩個(gè)獨(dú)立的功能模塊電路，通過CPU設(shè)置使得高速同步串行通信接口HSSP和高速同步異步接收發(fā)送通信接口HSART和外部同時(shí)進(jìn)行數(shù)據(jù)通信。通過8位數(shù)據(jù)總線1和控制總線2，控制總線2包括時(shí)鐘信號(hào)、寄存器讀寫信號(hào)等，CPU對(duì)通信接口電路的相關(guān)寄存器進(jìn)行設(shè)置，使得高速同步串行通信接口HSSP和高速同步異步接收發(fā)送通信接口HSART模塊工作。在高速同步異步接收發(fā)送通信接口HSART工作過程中，將會(huì)產(chǎn)生相關(guān)的標(biāo)志信號(hào)3，包括中斷標(biāo)志信號(hào)、激活標(biāo)志信號(hào)等等，都將反饋給CPU的相關(guān)模塊；同樣，高速同步串行通信接口HSSP產(chǎn)生的標(biāo)志信號(hào)為4。CPU通過2和3對(duì)通用輸入輸出I/O口進(jìn)行輸入輸出設(shè)置，同時(shí)根據(jù)高速同步異步接收發(fā)送通信接口HSART和高速同步串行通信接口HSSP的控制寄存器設(shè)置，決定I/O口的通信端口類型。設(shè)置完畢的通信端口，在高速同步異步接收發(fā)送通信接口HSART和IO之間通過高速同步異步接收發(fā)送通信接口HSART的傳輸總線為5，進(jìn)行數(shù)據(jù)和時(shí)鐘傳輸，同樣高速同步串行通信接口HSSP的傳輸總線為6。所述高速同步串行通信接口HSSP包括高速串行外圍通信接口HSPI控制電路和高速芯片間通信接口HIIC控制電路。由于高速串行外圍通信接口HSPI控制電路在主控模式下，可以采用多種時(shí)鐘信號(hào)作為傳輸時(shí)鐘，本實(shí)用新型高速串行外圍通信接口HSPI控制電路除了通過CPU輸入的時(shí)鐘信號(hào)以外，還可以通過微控制器的定時(shí)器的定時(shí)輸出7作為傳輸時(shí)鐘。
如圖2所示，CPU通過數(shù)據(jù)總線1和控制總線2對(duì)HSSP模塊的控制寄存器進(jìn)行賦值，控制寄存器通過控制總線10、11選擇HSPI控制電路或HIIC控制電路中的一種的電路工作，HSPI和HIIC不能同時(shí)工作，同一時(shí)間只能選擇其中一種通信方式?？刂萍拇嫫鬏敵鲂盘?hào)10選擇HSPI的工作模式，包括主動(dòng)、從動(dòng)的選擇以及傳輸數(shù)據(jù)的速率。其中選擇速率包括了定時(shí)器的輸出7作為傳輸時(shí)鐘，以達(dá)到匹配外圍速度較慢的芯片通信的要求。選擇HSPI模式，通過HSPI的控制信號(hào)12指定狀態(tài)機(jī)工作在HSPI的通信方式，同時(shí)結(jié)合CPU的控制總線2和控制寄存器輸出信號(hào)15，使得狀態(tài)機(jī)開始工作。狀態(tài)機(jī)的工作通過狀態(tài)機(jī)輸出控制信號(hào)4決定了移位寄存器的工作，包括數(shù)據(jù)的串行發(fā)送、接收以及從緩沖寄存器讀取數(shù)據(jù)、寫入數(shù)據(jù)和通過6與輸入輸出端口進(jìn)行數(shù)據(jù)交換等等，狀態(tài)機(jī)的另一個(gè)作用就是通過4控制HSSP的狀態(tài)寄存器，這個(gè)狀態(tài)寄存器存放傳輸數(shù)據(jù)的狀態(tài)，而這些狀態(tài)都是通過狀態(tài)機(jī)的狀態(tài)提供的。同樣，HIIC的工作原理和HSPI的工作原理類似，控制寄存器輸出控制信號(hào)11選擇HIIC的工作模式，包括主動(dòng)、從動(dòng)和主從的選擇以及傳輸數(shù)據(jù)的速率。選擇HIIC模式，通過HIIC的控制信號(hào)12指定狀態(tài)機(jī)工作在HIIC的通信方式，傳輸數(shù)據(jù)原理和HSPI一樣。HSSP通過檢測(cè)狀態(tài)機(jī)的工作狀態(tài)，包括數(shù)據(jù)移位完畢和HIIC模式檢測(cè)起始位結(jié)束位，HSP向CPU發(fā)送中斷請(qǐng)求信號(hào)以及激活標(biāo)志信號(hào)。
如圖3所示，CPU通過數(shù)據(jù)總線1和控制總線2對(duì)HSART模塊的控制寄存器進(jìn)行賦值，這個(gè)控制寄存器包括發(fā)送控制寄存器和接收控制寄存器，兩者必須一起工作，合成為HSART控制寄存器。HSART控制寄存器通過HSART控制總線18選擇HSART控制使能HSART的發(fā)送或接收工作模式，在異步的模式下，發(fā)送和接收可以同時(shí)工作，也可以選取發(fā)送或者接收一種模式工作，在同步模式下，發(fā)送和接收在同一時(shí)間只能有一種通信方式可以工作。結(jié)合發(fā)送控制模塊的控制信號(hào)19和CPU控制信號(hào)2以及HSART控制寄存器的控制信號(hào)18，共同決定狀態(tài)機(jī)的工作狀態(tài)。發(fā)送狀態(tài)機(jī)的輸出控制信號(hào)20，一部分控制發(fā)送移位寄存器的工作的控制信號(hào)20，另一部分向CPU發(fā)送中斷請(qǐng)求和激活的標(biāo)志信號(hào)16。同樣，結(jié)合接收控制模塊的控制信號(hào)24和CPU控制信號(hào)2以及HSART控制寄存器的控制信號(hào)18，共同決定狀態(tài)機(jī)的工作狀態(tài)。狀態(tài)寄存器的輸出控制信號(hào)22，一部分控制發(fā)送移位寄存器的工作的控制信號(hào)23，另一部分向CPU發(fā)送中斷請(qǐng)求和激活的標(biāo)志信號(hào)17。16和17組成了圖1的3。發(fā)送的過程只需要CPU通過1和2向發(fā)送寄存器寫入發(fā)送的數(shù)據(jù)，啟動(dòng)發(fā)送模塊，數(shù)據(jù)將自動(dòng)通過25寫入移位寄存器，移位寄存器根據(jù)19和21的控制信號(hào)并通過27到輸入輸出端口，與外圍電路進(jìn)行通信。同樣，接收的過程只需要啟動(dòng)接收模塊，外圍電路的數(shù)據(jù)移入輸入輸出端口，通過28到接收移位寄存器，等待一個(gè)字節(jié)數(shù)據(jù)移動(dòng)完畢，通過26自動(dòng)將移位寄存器的數(shù)據(jù)移入接收寄存器，CPU通過1和2向接收寄存器讀取寫入接收的數(shù)據(jù)。
如圖4所示，采用主控模式，時(shí)鐘由內(nèi)部產(chǎn)生，有多種內(nèi)部時(shí)鐘37，可以通過選擇器選擇一種時(shí)鐘35，多種時(shí)鐘具有可擴(kuò)展性，以滿足不同的傳輸速率。采用從動(dòng)模式，時(shí)鐘由外部提供36。經(jīng)過主從選擇，決定時(shí)鐘信號(hào)34。主動(dòng)、從動(dòng)兩種模式的時(shí)鐘沿都可以選擇，即選擇上升沿接收、下降沿發(fā)送，還是選擇上升沿發(fā)送、下降沿接收，傳輸時(shí)鐘信號(hào)為33，同時(shí)33也是主動(dòng)模式下，向外圍電路發(fā)送的時(shí)鐘信號(hào)。發(fā)送和接收共用一個(gè)緩沖寄存器，當(dāng)發(fā)送時(shí)，CPU通過1和2向緩沖寄存器寫入數(shù)據(jù)，發(fā)送的數(shù)據(jù)經(jīng)過數(shù)據(jù)通道14將自動(dòng)移入移位寄存器。同樣，接收一個(gè)字節(jié)數(shù)據(jù)完畢，數(shù)據(jù)通過14將自動(dòng)從移位寄存器移入緩沖寄存器，CPU通過1和2將數(shù)據(jù)讀取。發(fā)送的數(shù)據(jù)從輸出端31移出，接收的數(shù)據(jù)從輸入端30移入。在從動(dòng)模式下，可以選擇片選信號(hào)32，支持HSPI通信的多從機(jī)模式。
如圖5所示，本實(shí)用新型HIIC主動(dòng)模式是通過設(shè)置端口輸入輸出特性來實(shí)現(xiàn)的，但具備很強(qiáng)的從動(dòng)通信功能。發(fā)送數(shù)據(jù)只需要通過1和2配合將數(shù)據(jù)寫入緩沖寄存器，緩沖寄存器通過數(shù)據(jù)通道14將數(shù)據(jù)移入移位寄存器，等待外部時(shí)鐘51，通過數(shù)據(jù)線50將移位寄存器的數(shù)據(jù)逐位發(fā)送。通過時(shí)鐘選擇將51進(jìn)行毛刺過濾，輸出較為穩(wěn)定的時(shí)鐘52。接收數(shù)據(jù)包括接收起始位、結(jié)束位、讀寫信號(hào)、地址、數(shù)據(jù)，接收的起始位、結(jié)束位將通過位檢測(cè)來判斷，接收的地址通過8位數(shù)據(jù)通道53進(jìn)入匹配檢測(cè)，地址寄存器通過8位數(shù)據(jù)通道54進(jìn)入匹配檢測(cè)，二者的地址在匹配檢測(cè)電路內(nèi)部做比較，接收數(shù)據(jù)將移入緩沖寄存器，通過數(shù)據(jù)總線到微控制器內(nèi)部。地址寄存器也是掛靠微控制器的數(shù)據(jù)總線和控制總線上的，CPU可以直接尋址該寄存器。
如圖6所示，HSART內(nèi)部有一個(gè)波特率發(fā)生器，波特率發(fā)生器是提供異步發(fā)送器的發(fā)送時(shí)鐘和同步主控發(fā)送器的發(fā)送時(shí)鐘。發(fā)送數(shù)據(jù)只需要通過1和2配合將數(shù)據(jù)寫入緩沖寄存器，緩沖寄存器通過8位數(shù)據(jù)通道25將數(shù)據(jù)移入移位寄存器，如果是異步發(fā)送，通過數(shù)據(jù)通道60經(jīng)過同步異步選擇器輸出異步數(shù)據(jù)61和同步數(shù)據(jù)63。由于異步發(fā)送一個(gè)字節(jié)數(shù)據(jù)包含起始位和結(jié)束位，所以經(jīng)過起始位結(jié)束位選擇器，先發(fā)送起始位后再將保持在同步異步選擇的發(fā)送數(shù)據(jù)63傳輸至輸入輸出端口，數(shù)據(jù)發(fā)送完畢，從起始位結(jié)束位選擇器發(fā)送一個(gè)結(jié)束位。同步發(fā)送相對(duì)來說較為簡單，逐位將發(fā)送的數(shù)據(jù)60通過同步異步選擇，輸出數(shù)據(jù)63到端口就完成數(shù)據(jù)發(fā)送。異步發(fā)送的時(shí)鐘由波特率直接產(chǎn)生62。同步發(fā)送器，數(shù)據(jù)通過選擇同步將數(shù)據(jù)直接傳輸至輸入輸出端口。同步發(fā)送的時(shí)鐘需要判斷主動(dòng)和從動(dòng)，內(nèi)部時(shí)鐘由波特率產(chǎn)生波特率輸出時(shí)鐘67和波特率移位時(shí)鐘62，62提供內(nèi)部移位寄存器使用，67經(jīng)過同步異步選擇器，輸出同步時(shí)鐘68，經(jīng)過主控從動(dòng)選擇輸出主控同步時(shí)鐘69到端口。從動(dòng)發(fā)送時(shí)鐘由外部提供外部時(shí)鐘64，經(jīng)過選擇從動(dòng)時(shí)鐘65和從動(dòng)同步時(shí)鐘66到移位寄存器。
如圖7所示，HSART內(nèi)部有一個(gè)波特率發(fā)生器，波特率發(fā)生器是提供異步接收器的接收時(shí)鐘和同步主控接收器的接收時(shí)鐘。接收需要波特率產(chǎn)生高頻時(shí)鐘70對(duì)端口數(shù)據(jù)71進(jìn)行采樣，通過數(shù)據(jù)檢測(cè)得到接收的輸入數(shù)據(jù)72。同步異步選擇對(duì)72信號(hào)進(jìn)行分離，如果是異步信號(hào)73還需要經(jīng)過起始位結(jié)束位選擇才能進(jìn)入移位寄存器，同步信號(hào)74直接進(jìn)入移位寄存器。移位寄存器通過數(shù)據(jù)通道26將數(shù)據(jù)移入接收寄存器，接收寄存器還包括了2級(jí)FIFO，同時(shí)可以接收多個(gè)數(shù)據(jù)。微控制器可以通過1和2將接收的數(shù)據(jù)讀取。70經(jīng)過分頻器產(chǎn)生時(shí)鐘信號(hào)低頻時(shí)鐘80，80作為移位寄存器主控的時(shí)鐘，同時(shí)通過同步異步選擇，產(chǎn)生同步時(shí)鐘信號(hào)79，如果為主控接收，將送出主控同步時(shí)鐘78，作為整個(gè)通信的傳輸時(shí)鐘。從動(dòng)接收從端口輸入時(shí)鐘75，經(jīng)過主控從動(dòng)選擇產(chǎn)生從動(dòng)時(shí)鐘76，同時(shí)經(jīng)過同步異步選擇產(chǎn)生從動(dòng)同步時(shí)鐘77作為移位寄存器的移位時(shí)鐘。
如圖8所示，從動(dòng)模式的串行通信，可以在IDLE模式下工作。采用外部時(shí)鐘，實(shí)現(xiàn)數(shù)據(jù)移位和狀態(tài)機(jī)的狀態(tài)轉(zhuǎn)移，從而實(shí)現(xiàn)數(shù)據(jù)發(fā)送或接收。通過數(shù)據(jù)接收、發(fā)送過程中產(chǎn)生的中斷響應(yīng)，可以改變芯片IDLE模式的控制信號(hào)，來實(shí)現(xiàn)激活I(lǐng)DLE模式，MCU進(jìn)入正常工作模式。晶振輸入時(shí)鐘90在睡眠模式下，被信號(hào)92所屏蔽，以致無法得到輸入到MCU內(nèi)部的時(shí)鐘信號(hào)91，實(shí)現(xiàn)了停止MCU內(nèi)部大部分模塊電路工作，達(dá)到低功耗的目的。從動(dòng)模式的串行通信在IDLE模式下工作，只有微控制器中通信模塊電路的使用外部時(shí)鐘的很小一部分電路參與工作，在功耗很低的情況下完成數(shù)據(jù)的通信。當(dāng)通信的過程中產(chǎn)生中斷信號(hào)93，經(jīng)過IDLE控制電路，將工作在IDLE模式的微控制器激活。
本實(shí)用新型一種基于RISC微控制器的串行通信口，將接口電路作為子模塊電路，設(shè)計(jì)在芯片內(nèi)部，通過設(shè)置微控制器的寄存器，來實(shí)現(xiàn)通信模塊電路工作，通過通用輸入輸出端口達(dá)到通信的目的。通信模塊電路的工作相對(duì)獨(dú)立，操作方式簡易方便。串行通信接口主要包括高速同步串行通信接口和高速同步異步接收發(fā)送通信接口。高速同步串行通信接口包括高速串行外圍通信接口和高速芯片間通信接口，高速同步異步接收發(fā)送通信接口包括高速同步接收發(fā)送通信接口和高速異步接收發(fā)送通信接口。每個(gè)通信接口都有幾種通信模式，基本上包含了目前微控制器的所有串行通信接口的基本類型。
此外，本實(shí)用新型的另一特征就是所有的串行通信接口都具備中斷請(qǐng)求的功能，并且根據(jù)低功耗設(shè)計(jì)方法，從動(dòng)的通信模式可以在微控制器處于IDLE模式下進(jìn)行傳輸數(shù)據(jù)，通信過程中的中斷有效可以激活處于IDLE模式的微控制器，使其進(jìn)入正常工作模式。本實(shí)用新型的基于微控制器的串行通信接口，合理搭配外圍模塊資源后，可集成到各種嵌入式系統(tǒng)、單片系統(tǒng)(SOC)中，廣泛應(yīng)用于消費(fèi)電子、通信、衛(wèi)星定位和音頻、視頻等領(lǐng)域。
權(quán)利要求1.一種基于RISC微控制器的串行通信口，其特征在于，包括用于同步串行通信的高速同步串行通信接口；用于同步異步發(fā)送接收的高速同步異步接收發(fā)送通信接口；通過總線與所述通信接口相連的CPU，控制所述通信接口的通信模式和通信狀態(tài)；通過總線與所述通信接口相連的輸入輸出端口，所述通信接口復(fù)用所述輸入輸出端口與外圍電路進(jìn)行通信。
2.如權(quán)利要求1所述的串行通信口，其特征在于，所述高速同步串行通信接口包括高速串行外圍通信接口控制電路、高速芯片間通信接口控制電路、控制寄存器、狀態(tài)機(jī)、移位寄存器、緩沖寄存器和狀態(tài)寄存器，所述控制寄存器擇一地選擇所述高速串行外圍通信接口控制電路或所述高速芯片間通信接口控制電路，所述狀態(tài)機(jī)根據(jù)所述高速串行外圍通信接口控制電路的控制信號(hào)或所述高速芯片間通信接口控制電路的控制信號(hào)、所述控制寄存器的輸出信號(hào)以及所述CPU的控制總線信號(hào)控制所述狀態(tài)寄存器和所述移位寄存器，所述狀態(tài)寄存器根據(jù)所述狀態(tài)機(jī)的控制信號(hào)存放傳輸數(shù)據(jù)的狀態(tài)，CPU通過數(shù)據(jù)總線向所述緩沖寄存器寫入或讀取數(shù)據(jù)，所述緩沖寄存器將數(shù)據(jù)移入或移出移位寄存器，所述移位寄存器與所述輸入輸出端口交換數(shù)據(jù)，當(dāng)移位完畢或檢測(cè)起始位結(jié)束位串行通信模塊向CPU發(fā)送中斷請(qǐng)求信號(hào)以及激活標(biāo)志信號(hào)。
3.如權(quán)利要求2所述的串行通信口，其特征在于，時(shí)鐘選擇、主從選擇和邊沿選擇依次與所述移位寄存器相連，所述時(shí)鐘選擇從多種內(nèi)部時(shí)鐘中選擇一種送入主從選擇，外部時(shí)鐘與主從選擇相連，主從選擇根據(jù)工作模式從內(nèi)部時(shí)鐘和外部時(shí)鐘中選出一種送入邊沿選擇，邊沿選擇決定發(fā)送或接收的時(shí)鐘沿。
4.如權(quán)利要求2所述的串行通信口，其特征在于，所述移位寄存器分別與時(shí)鐘選擇和匹配檢測(cè)相連，位檢測(cè)判斷從輸入輸出端口接收數(shù)據(jù)的起始位和結(jié)束位，所述時(shí)鐘選擇從所述輸入輸出端口接收外部時(shí)鐘信號(hào)，所述移位寄存器將從所述輸入輸出端口接收到的地址送入匹配檢測(cè)，地址寄存器值進(jìn)入匹配檢測(cè)。
5.如權(quán)利要求1所述的串行通信口，其特征在于，所述高速同步異步接收發(fā)送通信接口包括控制寄存器、發(fā)送控制模塊、接收控制模塊、發(fā)送狀態(tài)機(jī)、接收狀態(tài)機(jī)、發(fā)送寄存器、接收寄存器、發(fā)送移位寄存器和接收移位寄存器，CPU通過所述控制寄存器來確定所述高速同步異步接收發(fā)送通信接口工作模式，所述發(fā)送狀態(tài)機(jī)根據(jù)控制寄存器的控制信號(hào)、發(fā)送控制模塊的控制信號(hào)和CPU的控制信號(hào)決定工作狀態(tài)，并將發(fā)送寄存器的內(nèi)容寫入發(fā)送移位寄存器，發(fā)送模塊向CPU發(fā)送中斷請(qǐng)求信號(hào)以及激活標(biāo)志信號(hào)，所述接收狀態(tài)機(jī)根據(jù)控制寄存器的控制信號(hào)、接收控制模塊的控制信號(hào)和CPU的控制信號(hào)決定工作狀態(tài)，并輸入所述接收移位寄存器的內(nèi)容到接收緩沖寄存器，接收模塊向發(fā)送CPU中斷請(qǐng)求信號(hào)以及激活標(biāo)志信號(hào)，所述發(fā)送移位寄存器和接收移位寄存器與所述輸入輸出端口交換數(shù)據(jù)。
6.如權(quán)利要求5所述的串行通信口，其特征在于，所述控制寄存器包括發(fā)送控制寄存器和接收控制寄存器，所述控制寄存器和所述波特率發(fā)生器相連，決定發(fā)送或接收數(shù)據(jù)的速率。
7.如權(quán)利要求5所述的串行通信口，其特征在于，所述高速同步異步接收發(fā)送通信接口還包括波特率發(fā)生器、同步異步選擇器、起始位結(jié)束位選擇器和主控從動(dòng)選擇，所述波特率發(fā)生器波特率輸出供移位寄存器使用的波特率移位時(shí)鐘和經(jīng)過同步異步選擇器的波特率輸出同步時(shí)鐘，所述同步異步選擇器輸出同步數(shù)據(jù)或異步數(shù)據(jù)，異步數(shù)據(jù)經(jīng)過起始位結(jié)束位選擇器并包含起始位結(jié)束位信息，將發(fā)送數(shù)據(jù)傳送至輸入輸出端口，所述主控從動(dòng)選擇根據(jù)主動(dòng)信號(hào)和從動(dòng)信號(hào)輸出主動(dòng)時(shí)鐘或輸入從動(dòng)時(shí)鐘。
8.如權(quán)利要求5所述的串行通信口，其特征在于，所述高速同步異步接收發(fā)送通信接口還包括波特率發(fā)生器、同步異步選擇器、起始位結(jié)束位選擇器、主控從動(dòng)選擇、分頻器和數(shù)據(jù)檢測(cè)，所述數(shù)據(jù)檢測(cè)對(duì)所述波特率發(fā)生器產(chǎn)生的時(shí)鐘信號(hào)進(jìn)行采樣，同步異步選擇器輸入同步數(shù)據(jù)和異步數(shù)據(jù)，輸入數(shù)據(jù)經(jīng)過同步異步選擇分離同步數(shù)據(jù)或異步數(shù)據(jù)，異步數(shù)據(jù)經(jīng)過起始位結(jié)束位選擇并包含起始位結(jié)束位信息，波特率發(fā)生器輸出的時(shí)鐘經(jīng)過分頻器后作為移位寄存器的主控時(shí)鐘和通信的傳輸時(shí)鐘。
9.如權(quán)利要求1-8中任一所述的串行通信口，其特征在于，所述高速同步串行通信接口包括IDLE控制電路，通過外部時(shí)鐘信號(hào)和內(nèi)部激活信號(hào)控制IDLE控制電路工作狀態(tài)。
10.如權(quán)利要求1-8中任一所述的串行通信口，其特征在于，所述高速同步異步接收發(fā)送通信接口包括IDLE控制電路，通過外部時(shí)鐘信號(hào)和內(nèi)部激活信號(hào)控制IDLE控制電路工作狀態(tài)。
專利摘要本實(shí)用新型一種基于RISC微控制器的串行通信口，將接口電路作為子模塊電路，設(shè)計(jì)在芯片內(nèi)部，通過設(shè)置微控制器的寄存器，來實(shí)現(xiàn)通信模塊電路工作，通過通用輸入輸出端口達(dá)到通信的目的。通信模塊電路的工作相對(duì)獨(dú)立，操作方式簡易方便，在合理搭配外圍模塊資源后，可集成到各種嵌入式系統(tǒng)、單片系統(tǒng)(SOC)中，廣泛應(yīng)用于消費(fèi)電子、通信、衛(wèi)星定位和音頻、視頻等領(lǐng)域。
文檔編號(hào)G06F13/42GK2833703SQ20052004469
公開日2006年11月1日 申請(qǐng)日期2005年8月31日 優(yōu)先權(quán)日2005年8月31日
發(fā)明者潘松, 岳衛(wèi)杰, 劉桂蓉, 陳光勝 申請(qǐng)人:上海海爾集成電路有限公司