專利名稱：操作快閃存儲器芯片的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種操作與非(NAND)快閃存儲器芯片的方法，更具體而言，涉及一種用于操作在封裝體中疊放(stack)的多個NAND快閃存儲器芯片的方法。
背景技術(shù)：
快閃存儲器是一種非易失性存儲器，其中，即使在斷電時也可以存儲數(shù)據(jù)。所述快閃存儲器可以被電編程和擦除，并且不需要通過定期重寫數(shù)據(jù)的刷新功能。術(shù)語“編程”指的是向存儲單元中寫入數(shù)據(jù)的操作，而術(shù)語“擦除”指的是從存儲單元擦除數(shù)據(jù)的操作。
通常，所述快閃存儲器設(shè)備按照單元結(jié)構(gòu)和操作條件而被劃分為或非(NOR)快閃存儲器或NAND快閃存儲器。NOR快閃存儲器具有連接到地端子(VSS)的每個存儲器的源極，并且可以對任何特定地址編程和擦除。NOR快閃存儲器主要用于需要高速操作的應用領(lǐng)域。
相反，NAND快閃存儲器具有串聯(lián)連接以形成串的多個存儲單元。連接到單條字線的多個存儲單元形成一個頁面。NAND快閃存儲器主要用于高數(shù)據(jù)容量的應用領(lǐng)域。
所述快閃存儲器芯片采用位于快閃存儲器和主機系統(tǒng)之間的存儲器控制器，用于與主機系統(tǒng)交換數(shù)據(jù)。所述存儲器控制器管理在封裝體中疊放的快閃存儲器芯片和主機系統(tǒng)之間的交換數(shù)據(jù)。
圖1示出了在封裝體中疊放的NAND快閃存儲器芯片F(xiàn)1至F4。圖2a是用于將數(shù)據(jù)編程到NAND快閃存儲器芯片F(xiàn)1和F2中的時序圖。在圖2a中，“IOx”表示輸入信號，而“R/Bb”表示編程開始信號。圖2b是圖解將數(shù)據(jù)編程到NAND快閃存儲器芯片F(xiàn)1和F2中的傳統(tǒng)方法的流程圖。
在現(xiàn)有技術(shù)中，存儲器控制器(未示出)在驅(qū)動圖1所示的NAND快閃存儲器芯片F(xiàn)1至F4時一次選擇和驅(qū)動一個NAND快閃存儲器芯片。因此，當驅(qū)動兩個或多個NAND快閃存儲器芯片(例如F1和F2)時，在先前的NAND快閃存儲器芯片已經(jīng)結(jié)束編程命令之后，驅(qū)動隨后的NAND快閃存儲器芯片，如圖2b所示。
以下，將參照圖2b來說明將數(shù)據(jù)編程到在封裝體中疊放的兩個NAND快閃存儲器芯片中的傳統(tǒng)方法。
在步驟S11，編程命令和地址被施加到第一NAND快閃存儲器芯片F(xiàn)1以驅(qū)動所述NAND快閃存儲器芯片F(xiàn)1。然后在步驟S12查看編程時間，以在步驟S13中確定是否已經(jīng)完成了編程操作。作為確定的結(jié)果，如果還沒有完成編程操作，則處理返回步驟S12，其中，在等待所述編程操作結(jié)束后查看所述編程時間。
如果確定已經(jīng)完成了編程操作，則在步驟S14向第二NAND快閃存儲器芯片F(xiàn)2施加編程命令和地址以驅(qū)動第二NAND快閃存儲器芯片F(xiàn)2。然后在步驟S15查看編程時間以在步驟S16中確定是否完成了編程操作。作為確定的結(jié)果，處理返回步驟S15，其中，在等待所述編程操作結(jié)束后查看所述編程時間。
如果確定已經(jīng)完成了編程操作，則完成了在NAND快閃存儲器芯片F(xiàn)1和F2上的整個編程操作。
即，在現(xiàn)有技術(shù)中，當驅(qū)動在封裝體中疊放的兩個或多個NAND快閃存儲器芯片時，在完成一個NAND快閃存儲器芯片的操作后，驅(qū)動下一個NAND快閃存儲器芯片。
在這種傳統(tǒng)方法中，在NAND快閃存儲器芯片執(zhí)行編程操作后，下一個NAND快閃存儲器芯片執(zhí)行編程操作。因此，需要大量的編程(擦除或讀取)時間。

發(fā)明內(nèi)容
本發(fā)明的優(yōu)點在于它以下述方式減少了整體操作時間在不等待對其它NAND快閃存儲器芯片之一的先前啟動的操作完成的情況下操作在封裝體中與多個芯片疊放的NAND快閃存儲器。
按照本發(fā)明的一個方面，提供了一種操作快閃存儲器芯片的方法，包括步驟(a)依序向在封裝體中疊放的N個快閃存儲器芯片施加操作命令和地址；(b)查看第一快閃存儲器芯片的操作時間，作為查看結(jié)果，如果操作時間還沒有結(jié)束，則依序查看從第二快閃存儲器芯片等到第N快閃存儲器芯片的操作時間，并且然后再次查看第一快閃存儲器芯片的操作時間；(c)如果第一到第N快閃存儲器芯片之一的操作時間已經(jīng)結(jié)束，則確定是否其操作已經(jīng)完成的快閃存儲器芯片的頁面是最后頁面，以及(d)如果確定其操作已經(jīng)完成的快閃存儲器芯片的所述頁面是最后頁面，則查看下一個快閃存儲器芯片的操作時間，而如果確定其操作已經(jīng)被完成的所述快閃存儲器芯片的所述頁面不是最后頁面，則增加地址，向其操作已經(jīng)完成的所述快閃存儲器芯片施加操作命令和所述被增加的地址，并且然后查看下一快閃存儲器芯片的操作時間。
按照本發(fā)明的另一方面，提供了一種操作快閃存儲器芯片的方法，包括步驟(a)依序向在封裝體中疊放的N個快閃存儲器芯片施加操作命令和地址；(b)查看第一快閃存儲器芯片的操作時間，作為查看的結(jié)果，如果第一快閃存儲器芯片的操作時間還沒有結(jié)束，則查看第二快閃存儲器芯片的操作時間，并且作為查看的結(jié)果，如果第一快閃存儲器芯片的操作時間已經(jīng)結(jié)束，則確定是否第一快閃存儲器芯片的頁面是最后頁面；(c)作為確定的結(jié)果，如果第一快閃存儲器芯片的所述頁面是最后頁面，則查看第二快閃存儲器芯片的操作時間，并且作為確定的結(jié)果，如果第一快閃存儲器芯片的所述頁面不是最后頁面，則增加地址，向第一快閃存儲器芯片施加操作命令和所述被增加的地址，并且然后查看第二快閃存儲器芯片的操作時間；(d)如果通過依序執(zhí)行步驟(b)和(c)來查看第N快閃存儲器芯片的操作時間之后操作時間還沒有結(jié)束，則允許所述處理返回步驟(b)，而如果所述操作時間已經(jīng)結(jié)束，則確定是否第N快閃存儲器芯片的頁面是最后頁面；以及(e)作為確定的結(jié)果，如果第N快閃存儲器芯片的所述頁面是最后頁面，則允許所述處理返回步驟(b)，而如果第N快閃存儲器芯片的所述頁面不是最后頁面，則增加地址，向第N快閃存儲器芯片施加操作命令和所述被增加的地址，并且然后允許所述處理返回步驟(b)。
在一個實施例中，一種用于操作封裝的快閃存儲器設(shè)備的方法包括依序向垂直地被排列在封裝的快閃存儲器設(shè)備中的N個快閃存儲器芯片施加用于執(zhí)行操作的第一命令和與所述操作相關(guān)聯(lián)的第一地址。其后，確定是否第一快閃存儲器芯片已經(jīng)完成操作。如果確定第一快閃存儲器芯片還沒有完成所述操作，則查看是否第二快閃存儲器芯片已經(jīng)完成操作。如果確定第一快閃存儲器芯片已經(jīng)完成操作，則查看是否所完成的操作對應于第一快閃存儲器芯片的最后頁面。
所述方法還包括如果所完成的操作對應于第一快閃存儲器芯片的最后頁面，則查看是否第二快閃存儲器芯片已經(jīng)完成操作；而如果所完成的操作不對應于第一快閃存儲器芯片的最后頁面，則向第一快閃存儲器芯片施加用于執(zhí)行第二操作的第二命令和與所述第二操作相關(guān)聯(lián)的第二地址。
在另一實施例中，一種用于操作封裝的快閃存儲器模塊的方法包括向在封裝的快閃存儲器模塊中排列的多個快閃存儲器芯片的第一快閃存儲器芯片施加第一編程或擦除命令和與所述第一命令相關(guān)聯(lián)的第一地址；向在封裝的快閃存儲器模塊中排列的多個快閃存儲器芯片的第二快閃存儲器芯片施加第二編程或擦除命令和與所述第二命令相關(guān)聯(lián)的第二地址，所述第二命令在第一快閃存儲器芯片完成第一命令之前被施加到第二快閃存儲器芯片；以及確定是否第一快閃存儲器芯片已經(jīng)完成所述第一命令。如果確定第一快閃存儲器芯片還沒有完成所述第一命令，則查看是否第二快閃存儲器芯片已經(jīng)完成第二命令。如果確定第一快閃存儲器芯片已經(jīng)完成所述第一命令，則查看是否所完成的第一命令對應于第一快閃存儲器芯片的最后頁面。
所述多個快閃存儲器芯片是NAND芯片。所述方法還包括如果所完成的第一命令對應于第一快閃存儲器芯片的最后頁面，則查看是否第二快閃存儲器芯片已經(jīng)完成所述第二命令；而如果所完成的操作不對應于第一快閃存儲器芯片的最后頁面，則向第一快閃存儲器芯片施加第三編程或擦除命令和第二地址，其中所述多個快閃存儲器芯片至少是四個芯片。所述多個快閃存儲器芯片垂直地彼此疊放，其中，第三快閃存儲器芯片被提供在第一和第二快閃存儲器芯片之間。


圖1是示出NAND快閃存儲器芯片的圖；圖2A和2B是圖解圖1所示的NAND快閃存儲器芯片的編程方法的流程圖；圖3是圖解按照本發(fā)明的一個實施例的、同時操作在封裝體中疊放的多個NAND快閃存儲器芯片的方法的流程圖；圖4A和4B是圖解在圖3的操作方法中同時編程疊放的NAND快閃存儲器芯片的方法的流程圖；
圖5A和5B是圖解在圖3的操作方法中同時擦除疊放的NAND快閃存儲器芯片的方法的流程圖；和圖6是示出與現(xiàn)有技術(shù)相比的、按照本發(fā)明的一個實施例的、當編程操作被執(zhí)行時已經(jīng)改善的編程性能的表。
具體實施例方式
現(xiàn)在，參照附圖結(jié)合具體實施例來說明本發(fā)明。
圖3是圖解按照本發(fā)明的一個實施例的操作NAND快閃存儲器芯片的方法或處理100的流程圖，更具體而言，示出了在存儲器控制器(未示出)中執(zhí)行以便增加在封裝體中疊放的N個NAND快閃存儲器芯片的整體操作速度的算法。
參見圖3，在步驟S101到S103，依序向NAND快閃存儲器芯片F(xiàn)1至Fn的每個施加操作命令和地址。即，按照將驅(qū)動(例如編程或擦除)芯片的順序，分別向第一、第二、第三和第四芯片施加第一、第二、第三和第四命令和地址。所述操作命令和地址被施加到NAND快閃存儲器芯片，而不需要等待具有更早順序的芯片完成操作。例如，向第二芯片施加第二命令和第二地址而不需要等待第一芯片在第一地址上完成第一命令。
通過上述處理，如果結(jié)束了施加所述操作命令和地址的操作，則從已經(jīng)第一次接收到所述操作命令的第一NAND快閃存儲器芯片F(xiàn)1查看操作時間(步驟S104)。如果所述操作時間還沒有結(jié)束(例如第一芯片完成所述操作)，則查看第二NAND快閃存儲器芯片F(xiàn)2的操作時間(步驟S109)。另一方面，如果所述操作時間已經(jīng)結(jié)束，則確定是否其中已經(jīng)完成第一NAND快閃存儲器芯片F(xiàn)1的操作的頁面涉及最后頁面(步驟S106)。
如果確定其中第一NAND快閃存儲器芯片F(xiàn)1完成了操作的頁面是最后的頁面，則查看第二NAND快閃存儲器芯片F(xiàn)2的操作時間(步驟S109)。如果確定所述頁面不是所述第一芯片的最后頁面，則增加地址，并且再次向第一NAND快閃存儲器芯片F(xiàn)1施加操作命令和所述被增加的地址(步驟S108)。所述處理然后進行到其中查看第二NAND快閃存儲器芯片F(xiàn)2的操作時間的步驟S109。當增加地址時，可以依序?qū)⒌刂吩黾?1?；蛘撸梢允褂闷渌椒▉磉x擇地址，例如從正在等待被選擇的那些地址中隨機地選擇一個地址。
重復上述的操作，直到查看最后芯片(或第N NAND快閃存儲器芯片F(xiàn)n)的操作時間(步驟S114)。如果所述最后第N NAND快閃存儲器芯片F(xiàn)n的操作時間還沒有結(jié)束，則處理再次返回步驟S104，其中，查看第一NAND快閃存儲器芯片F(xiàn)1的操作時間。在這個實施例中，所述最后芯片是第四芯片，但是按照在封裝體中提供的芯片的數(shù)量可以在其它實施例中為第五芯片或第六芯片等。
如果確定所述第N NAND快閃存儲器芯片F(xiàn)n的操作時間已經(jīng)結(jié)束，則確定是否所完成的操作涉及第N NAND快閃存儲器芯片F(xiàn)n的最后頁面(步驟S116)。如果所完成的操作涉及第N NAND快閃存儲器芯片F(xiàn)n的最后頁面，則處理返回步驟S104，以查看第一NAND快閃存儲器芯片F(xiàn)1的操作時間。
另一方面，如果所完成的操作不涉及第N NAND快閃存儲器芯片F(xiàn)n的最后頁面，則向第N NAND快閃存儲器芯片F(xiàn)n施加操作命令和新地址(步驟S118)。在本實施例中，通過將先前的地址遞增例如1的給定整數(shù)來獲得所述新地址。所述處理然后進行到步驟S104，以查看第一NAND快閃存儲器芯片F(xiàn)1的操作時間。
重復上述的過程，直到完成了NAND快閃存儲器芯片F(xiàn)1至Fn的所有操作。雖然在附圖中未示出，但是如果確定所完成的操作對應于相應芯片的最后頁面(步驟S106、S111和S116)，則對于NAND快閃存儲器芯片F(xiàn)1至Fn的處理100停止。NAND快閃存儲器芯片F(xiàn)1至Fn的操作結(jié)束的時間可以依賴于頁面數(shù)量而不同。
圖4a和4b示出了當圖3所示的操作命令是編程命令時的編程操作。圖5a和5b示出了當圖3所示的操作命令是擦除命令時的擦除操作。
在圖4a和5b中，“IOx”指示輸入信號，而“R/Bb”指示編程或擦除開始信號。
圖4b和5b所示的編程操作和擦除操作的流程圖對應于圖3所示的操作。為了簡明而省略其說明。
圖6是示出了相對于傳統(tǒng)方法的、按照本發(fā)明的一個實施例的在執(zhí)行編程操作時已經(jīng)改善的編程性能的表。
參見圖6，在現(xiàn)有技術(shù)中，通常的頁面編程性能是10.4Mb/s，而高速緩沖存儲器編程性能是14.0Mb/s，而按照本實施例，通常的頁面編程的編程性能是16.5Mb/s，而高速緩沖存儲器編程性能是27.9Mb/s。因此，可以看出本實施例具有比傳統(tǒng)技術(shù)高60％的編程性能。
如上所述，按照本實施例，可以不等待在前的操作完成而操作在封裝體中疊放的NAND快閃存儲器芯片。因此，可以縮短在封裝體中疊放的幾個NAND快閃存儲器芯片的整體操作時間。
雖然已經(jīng)參照特定的實施例而進行了上述說明，但是應當明白，在不脫離本發(fā)明的精神和范圍的情況下，本領(lǐng)域技術(shù)人員可以進行本發(fā)明的改變和修改。
權(quán)利要求
1.一種操作封裝的快閃存儲器設(shè)備的方法，所述方法包括依序向垂直排列在封裝的快閃存儲器設(shè)備中的N個快閃存儲器芯片施加用于執(zhí)行操作的第一命令和與所述操作相關(guān)聯(lián)的第一地址；和其后，確定是否第一快閃存儲器芯片已經(jīng)完成了所述操作；如果確定第一快閃存儲器芯片還沒有完成所述操作，則查看是否第二快閃存儲器芯片已經(jīng)完成了所述操作；和如果確定第一快閃存儲器芯片已經(jīng)完成了所述操作，則查看是否所完成的操作對應于第一快閃存儲器芯片的最后頁面。
2.按照權(quán)利要求1的方法，還包括如果所完成的操作對應于第一快閃存儲器芯片的最后頁面，則查看是否第二快閃存儲器芯片已經(jīng)完成了所述操作；和如果所完成的操作不對應于第一快閃存儲器芯片的最后頁面，則向第一快閃存儲器芯片施加用于執(zhí)行第二操作的第二命令和與所述第二操作相關(guān)聯(lián)的第二地址。
3.按照權(quán)利要求2的方法，其中，第一和第二操作是相同類型的操作。
4.按照權(quán)利要求2的方法，其中，第二地址是通過將第一地址遞增給定的整數(shù)而獲得的地址，其中，所述快閃存儲器設(shè)備是與非型設(shè)備。
5.按照權(quán)利要求1的方法，還包括確定是否第二快閃存儲器芯片已經(jīng)完成了操作；如果確定第二快閃存儲器芯片還沒有完成所述操作，則查看是否第三快閃存儲器芯片已經(jīng)完成了操作；和如果確定第二快閃存儲器芯片已經(jīng)完成所述操作，則查看是否所完成的操作對應于第二快閃存儲器芯片的最后頁面，其中，順序執(zhí)行對應于對第一和第二快閃存儲器芯片的確定步驟的確定步驟，直到對第N快閃存儲器芯片執(zhí)行了確定步驟。
6.按照權(quán)利要求5的方法，其中，如果確定第N快閃存儲器芯片已經(jīng)完成了操作，則查看是否所完成的操作對應于第N快閃存儲器芯片的最后頁面，和其中，如果所完成的操作對應于第N快閃存儲器芯片的最后頁面，則對于第一到第N快閃存儲器芯片停止操作。
7.按照權(quán)利要求1的方法，其中，在第一快閃存儲器芯片完成第一命令之前，向第二快閃存儲器芯片施加第一命令和第一地址。
8.按照權(quán)利要求1的方法，其中，被施加到第一到第N快閃存儲器芯片的多個第一命令是編程命令、擦除命令或讀取命令。
9.按照權(quán)利要求1的方法，其中，被施加到第一到第N快閃存儲器芯片的第一命令不全是相同類型的命令。
10.按照權(quán)利要求1的方法，其中，第一和第二命令是不同類型的命令。
11.按照權(quán)利要求2的方法，其中，通過隨機地增加第一地址來獲得第二地址。
12.按照權(quán)利要求2的方法，其中，通過將第一地址增加1而獲得第二地址。
13.一種操作快閃存儲器芯片的方法，所述方法包括(a)依序向垂直疊放的N個快閃存儲器芯片施加操作命令和地址；(b)查看是否已經(jīng)完成對應于被施加到第一快閃存儲器芯片的操作命令的操作，作為查看的結(jié)果，如果第一快閃存儲器芯片的操作被確定為還沒有完成，則查看是否已經(jīng)完成對應于被施加到第二快閃存儲器芯片的操作命令的操作，并且作為查看的結(jié)果，如果對應于被施加到第一快閃存儲器芯片的操作命令的操作被確定為已經(jīng)完成，則確定已經(jīng)完成的操作是否對應于第一快閃存儲器芯片的最后頁面；(c)作為確定的結(jié)果，如果由第一快閃存儲器芯片完成的操作被確定為對應于第一快閃存儲器芯片的最后頁面，則查看是否已經(jīng)完成對應于被施加到第二快閃存儲器芯片的操作命令的操作，并且作為確定的結(jié)果，如果由第一快閃存儲器芯片完成的操作不對應于第一快閃存儲器的最后頁面，則向第一快閃存儲器芯片施加另一操作命令和另一地址，并且然后查看第二快閃存儲器芯片是否完成操作；(d)如果通過依序執(zhí)行步驟(b)和(c)而查看第N快閃存儲器芯片后還沒有完成操作，則允許所述處理返回步驟(b)，而如果已經(jīng)完成了所述操作，則確定是否所完成的操作對應于第N快閃存儲器芯片的最后頁面；以及(e)作為確定的結(jié)果，如果所完成的操作對應于第N快閃存儲器芯片的最后頁面，則返回步驟(b)，而如果所完成的操作不對應于第N快閃存儲器芯片的最后頁面，則向第N快閃存儲器芯片施加另一操作命令和另一地址，并且然后返回步驟(b)。
14.按照權(quán)利要求13的方法，其中，在確定所完成的操作是否對應于第N快閃存儲器芯片的最后頁面的步驟中，如果對于所有的N個快閃存儲器芯片的最后頁面完成了操作，則停止所有N個快閃存儲器芯片的操作。
15.按照權(quán)利要求13的方法，其中，在依序向N個快閃存儲器芯片施加操作命令和地址的步驟中，在結(jié)束先前已接收到操作命令的快閃存儲器芯片的操作之前，向接著將被驅(qū)動的快閃存儲器芯片施加操作命令和地址。
16.按照權(quán)利要求13的方法，其中，被施加到第一到第N快閃存儲器芯片的操作命令是編程操作命令、擦除操作命令或讀取操作命令。
17.按照權(quán)利要求13的方法，其中，在增加所述地址，并且然后向第一到第N快閃存儲器芯片施加所述操作命令和所述被增加的地址時，施加與先前已施加的操作命令不同種類的操作命令。
18.一種用于操作封裝的快閃存儲器模塊的方法，所述方法包括向在封裝的快閃存儲器模塊中排列的多個快閃存儲器芯片的第一快閃存儲器芯片施加第一編程或擦除命令以及與所述第一命令相關(guān)聯(lián)的第一地址；向在封裝的快閃存儲器模塊中排列的多個快閃存儲器芯片的第二快閃存儲器芯片施加第二編程或擦除命令以及與所述第二命令相關(guān)聯(lián)的第二地址，所述第二命令在第一快閃存儲器芯片完成第一命令之前被施加到第二快閃存儲器芯片；和確定是否所述第一快閃存儲器芯片已經(jīng)完成所述第一命令；如果確定第一快閃存儲器芯片還沒有完成所述第一命令，則查看是否第二快閃存儲器芯片已經(jīng)完成所述第二命令；和如果確定第一快閃存儲器芯片已經(jīng)完成所述第一命令，則查看是否所完成的第一命令對應于第一快閃存儲器芯片的最后頁面。
19.按照權(quán)利要求1的方法，其中，所述多個快閃存儲器芯片是垂直疊放的與非型芯片，所述方法還包括如果所完成的第一命令對應于第一快閃存儲器芯片的最后頁面，則查看是否第二快閃存儲器芯片已經(jīng)完成所述第二命令；和如果所完成的操作不對應于第一快閃存儲器芯片的最后頁面，則向第一快閃存儲器芯片施加第三編程或擦除命令和第二地址。
20.按照權(quán)利要求18的方法，其中，所述多個快閃存儲器芯片是與非型芯片，所述方法還包括如果所完成的第一命令對應于第一快閃存儲器芯片的最后頁面，則查看是否第二快閃存儲器芯片已經(jīng)完成所述第二命令；和如果所完成的操作不對應于第一快閃存儲器芯片的最后頁面，則向第一快閃存儲器芯片施加第三編程或擦除命令和第二地址，其中，所述多個快閃存儲器芯片至少是四個芯片。
21.按照權(quán)利要求20的方法，其中，所述多個快閃存儲器芯片被垂直地彼此疊放，其中，第三快閃存儲器芯片被提供在第一和第二快閃存儲器芯片之間。
全文摘要
一種用于操作封裝的快閃存儲器模塊的方法，包括向在封裝的快閃存儲器模塊中排列的多個快閃存儲器芯片的第一快閃存儲器芯片施加第一編程或擦除命令和與第一命令相關(guān)聯(lián)的第一地址；向在封裝的快閃存儲器模塊中排列的多個快閃存儲器芯片的第二快閃存儲器芯片施加第二編程或擦除命令和與第二命令相關(guān)聯(lián)的第二地址，第二命令在第一快閃存儲器芯片完成第一命令之前被施加到第二快閃存儲器芯片；以及確定是否第一快閃存儲器芯片已經(jīng)完成第一命令。如果確定第一快閃存儲器芯片還沒有完成第一命令，則查看是否第二快閃存儲器芯片已經(jīng)完成第二命令。如果確定第一快閃存儲器芯片已經(jīng)完成第一命令，則查看是否所完成的第一命令對應于第一快閃存儲器芯片的最后頁面。
文檔編號G06F12/00GK1933024SQ20051013688
公開日2007年3月21日 申請日期2005年12月27日 優(yōu)先權(quán)日2005年9月15日
發(fā)明者鄭畯燮, 楊中燮 申請人:海力士半導體有限公司