專利名稱：片上數(shù)據(jù)傳輸控制裝置和方法
技術(shù)領(lǐng)域：
本發(fā)明涉及片上數(shù)據(jù)傳輸；且更具體地涉及一種片上數(shù)據(jù)傳輸控制裝置和方法，其能夠通過抑制片上噪聲的發(fā)生而改進芯片器件的工作特征。如果在感測到經(jīng)由數(shù)據(jù)總線輸出的數(shù)據(jù)中的若干相位轉(zhuǎn)變的數(shù)據(jù)位之后，轉(zhuǎn)變數(shù)據(jù)的比率(“轉(zhuǎn)變比率(transitionrate)”)高于預置比率，則這通過反相待傳輸數(shù)據(jù)以及降低轉(zhuǎn)變比率得以實現(xiàn)。
背景技術(shù)：


圖1為電路圖，示出常規(guī)片上數(shù)據(jù)輸出裝置的配置。
特別的，圖1描述了常規(guī)片上數(shù)據(jù)輸出裝置的配置，該裝置采用一個外部輸入/輸出(I/O)和4位預接線(pre-patch)。在此結(jié)構(gòu)中，與外部通信所基本必須的I/O的數(shù)目為1并且存儲器核心10的工作速度比外部時鐘的工作頻率要慢得多。因此，為了與外部時鐘同步地輸出數(shù)據(jù)，一般片上數(shù)據(jù)輸出裝置通過使用4個內(nèi)部I/O驅(qū)動器(此后稱為“IOSA”)12的單個訪問來從存儲器核心10同時輸出4個內(nèi)部I/O數(shù)據(jù)。隨后，輸出的4個內(nèi)部I/O數(shù)據(jù)經(jīng)由全局輸入及輸出(GIO)線而寄存到管線(pipeline)或寄存器14中，并且然后借助于以給定方式例如利用訪問地址將其排序而通過I/O驅(qū)動器16串行輸出到外部。
在現(xiàn)有技術(shù)的數(shù)據(jù)輸出裝置中，第一數(shù)據(jù)的訪問比率與不應用預接線的情況相同，但是第二到第四數(shù)據(jù)的訪問比率為高比率，因為其僅受限于放置于輸出側(cè)上的管線或寄存器14，而不受存儲器核心10限制。
在此工作狀態(tài)下，如果待傳輸數(shù)據(jù)的數(shù)目通過預接線的數(shù)目而增大，則由單個訪問轉(zhuǎn)變的數(shù)據(jù)的數(shù)目增大。例如，如果具有x32外部I/O的器件采用4位預接線，則待傳輸數(shù)據(jù)的數(shù)目為128。同樣的，如果數(shù)據(jù)很多，則瞬時電流依賴于數(shù)據(jù)的轉(zhuǎn)變而變得增大很多。這引起片上噪聲并且又導致芯片的故障。

發(fā)明內(nèi)容
因此，本發(fā)明的主要目的是提供一種片上數(shù)據(jù)傳輸控制裝置和方法，其能夠通過最小化由數(shù)據(jù)轉(zhuǎn)變引起的噪聲的發(fā)生而改進芯片器件的工作特征，所述數(shù)據(jù)是通過現(xiàn)存片上數(shù)據(jù)輸出裝置的結(jié)構(gòu)的改進來傳輸?shù)摹?br> 附圖簡述本發(fā)明的以上的和其它目的及特征將根據(jù)以下結(jié)合附圖的優(yōu)選實施例的描述而變得明顯，其中圖1為電路圖，示出常規(guī)片上數(shù)據(jù)輸出裝置的配置；圖2為電路圖，表示根據(jù)本發(fā)明的第一實施例的片上數(shù)據(jù)傳輸控制裝置的配置；圖3為詳細電路圖，示出圖2中所描述的數(shù)據(jù)比較單元的配置；圖4為詳細電路圖，示出圖3中所描述的第一寄存器的配置；圖5為詳細電路圖，示出圖4中每個D-F/F的配置；圖6為詳細電路圖，示出圖3中所描述的第二寄存器的配置；圖7為詳細電路圖，示出圖6中每個D-F/F的配置；圖8為詳細電路圖，示出圖3中所描述的轉(zhuǎn)變計算器的配置；圖9為詳細電路圖，示出圖8中每個單元移位器(shifter)的配置；圖10為詳細電路圖，示出將圖8中所描述的轉(zhuǎn)變比率計算器擴展到8位情況下的配置；圖11為示圖，更詳細地示出圖2中的第一和第二數(shù)據(jù)反相單元之間的關(guān)系；圖12為詳細電路圖，示出圖11中所描述的第一和第二數(shù)據(jù)反相單元的每個的配置；圖13為工作真值表，示出如果8位數(shù)據(jù)被傳輸則內(nèi)部數(shù)據(jù)通過本發(fā)明的數(shù)據(jù)傳輸控制裝置輸出到GIO線上；圖14為時序圖，表示具有上述結(jié)構(gòu)的本發(fā)明的數(shù)據(jù)傳輸控制裝置的工作；圖15為電路圖，表示根據(jù)本發(fā)明的第二實施例的片上數(shù)據(jù)傳輸控制裝置的配置；圖16為電路圖，表示根據(jù)本發(fā)明的第三實施例的片上數(shù)據(jù)傳輸控制裝置的配置；以及圖17為電路圖，示出其中本發(fā)明的數(shù)據(jù)傳輸方法應用到數(shù)據(jù)輸入設(shè)備的一個實施例。
具體實施例根據(jù)本發(fā)明的一個方面，提供了片上數(shù)據(jù)傳輸控制裝置，包括數(shù)據(jù)比較單元，用于比較當前數(shù)據(jù)和先前數(shù)據(jù)，并且如果相位轉(zhuǎn)變的數(shù)據(jù)位的數(shù)目大于預置數(shù)目則發(fā)布反相旗標；第一數(shù)據(jù)反相單元，用于當反相旗標被激活時反相當前數(shù)據(jù)的相位并將反相數(shù)據(jù)提供到數(shù)據(jù)總線上；以及第二數(shù)據(jù)反相單元，用于當反相旗標被激活時反相經(jīng)由數(shù)據(jù)總線傳輸?shù)臄?shù)據(jù)的相位并輸出反相數(shù)據(jù)。
根據(jù)本發(fā)明的另一方面，提供了片上數(shù)據(jù)傳輸控制裝置，包括數(shù)據(jù)比較單元，用于比較當前數(shù)據(jù)和先前數(shù)據(jù)，并且如果相位轉(zhuǎn)變的數(shù)據(jù)位的數(shù)目大于預置數(shù)目則發(fā)布反相旗標；數(shù)據(jù)反相單元，用于當反相旗標被激活時反相當前數(shù)據(jù)的相位并將反相數(shù)據(jù)提供到數(shù)據(jù)總線上；輸入和輸出(IO)驅(qū)動器，用于臨時存儲經(jīng)由數(shù)據(jù)總線傳輸?shù)臄?shù)據(jù)并將存儲數(shù)據(jù)提供到外部IO線上；以及旗標IO驅(qū)動器，用于臨時存儲反相旗標并將存儲數(shù)據(jù)輸出到外部。
根據(jù)本發(fā)明的另一方面，提供了片上數(shù)據(jù)傳輸控制方法，包括以下步驟(a)比較當前數(shù)據(jù)和先前數(shù)據(jù)，并且如果相位轉(zhuǎn)變的數(shù)據(jù)位的數(shù)目大于預置數(shù)目則發(fā)布反相旗標；(b)當反相旗標被激活時反相當前數(shù)據(jù)的相位并將反相數(shù)據(jù)發(fā)送到數(shù)據(jù)總線上；以及(c)當反相旗標被激活時反相經(jīng)由數(shù)據(jù)總線發(fā)送的當前數(shù)據(jù)的相位并輸出反相數(shù)據(jù)。
根據(jù)本發(fā)明的另一方面，提供了片上數(shù)據(jù)傳輸控制方法，包括以下步驟(a)比較當前數(shù)據(jù)和先前數(shù)據(jù)，并且如果相位轉(zhuǎn)變的數(shù)據(jù)位的數(shù)目大于預置數(shù)目則發(fā)布反相旗標；以及(b)當反相旗標被激活時反相當前數(shù)據(jù)的相位并將反相數(shù)據(jù)和反相旗標輸出到外部。
在以下將參考附圖詳細說明本發(fā)明的優(yōu)選實施例。
圖2為示出根據(jù)本發(fā)明的片上數(shù)據(jù)傳輸控制裝置的配置的電路圖。
在圖2中，對與圖1中執(zhí)行相同功能的組成元件給予相同的參考號，且為了簡潔在這里忽略其細節(jié)。
本發(fā)明的片上數(shù)據(jù)傳輸控制裝置包括數(shù)據(jù)比較單元20，以及第一和第二數(shù)據(jù)反相單元30和40。
特別地，數(shù)據(jù)比較單元20將當前數(shù)據(jù)的狀態(tài)和由IOSA 12提供的先前數(shù)據(jù)的狀態(tài)相比較，并且如果相位轉(zhuǎn)變的數(shù)據(jù)的比率大于預置比率，則輸出反相旗標IF。也就是說，數(shù)據(jù)比較單元20臨時存儲先前輸出的數(shù)據(jù)(在以下稱為“第(n-1)個數(shù)據(jù)”)，然后將其與當前輸出的數(shù)據(jù)(在以下稱為“第n個數(shù)據(jù)”)相比較。例如，如果具有不同狀態(tài)即不同相位的數(shù)據(jù)位的數(shù)目大于預置數(shù)目，則其產(chǎn)生反相旗標IF。
當反相旗標IF被激活時第一反相單元30反相來自IOSA 12的第n個數(shù)據(jù)的相位，并將反相的第n個數(shù)據(jù)輸出到GIO線上。
當反相旗標IF被激活時第二反相單元40再次反相經(jīng)由GIO線傳輸?shù)姆聪嗟牡趎個數(shù)據(jù)的相位，以將具有與來自存儲器核心10的數(shù)據(jù)相同相位的原始的第n個數(shù)據(jù)提供到管線或寄存器14。
圖3示出表示圖2中數(shù)據(jù)比較單元20的詳細配置的電路圖。
圖3的數(shù)據(jù)比較單元20包括第一和第二寄存器22和24、狀態(tài)改變傳感器26以及轉(zhuǎn)變比率計算器28。
特別地，第一寄存器22響應于移位時鐘信號Shift_ctrl1和初始化信號init而臨時存儲并然后輸出來自IOSA 12的第(n-1)個數(shù)據(jù)。
第二寄存器24響應于移位時鐘信號Shift_ctrl2而臨時存儲來自IOSA12的第n個數(shù)據(jù)。
狀態(tài)改變傳感器26將存儲于第一寄存器22中的第(n-1)個數(shù)據(jù)與存儲于第二寄存器24中的第n個數(shù)據(jù)相比較。在比較中，如果第n個數(shù)據(jù)的相位不同于第(n-1)個數(shù)據(jù)的相位，則其在高電平激活對應于每個相位改變數(shù)據(jù)位的狀態(tài)感測信號并將該狀態(tài)感測信號提供給轉(zhuǎn)變比率計算器28；且如若不然，其在低電平激活對應于具有相同相位的每個數(shù)據(jù)位的狀態(tài)感測信號并將該狀態(tài)感測信號提供給轉(zhuǎn)變計算器28。此狀態(tài)改變傳感器26包括多個、例如四個異或門XOR1到XOR4，所述異或門數(shù)目對應于經(jīng)由GIO線傳輸?shù)臄?shù)據(jù)位的數(shù)目，用于依次輸入來自第一和第二寄存器22和24的數(shù)據(jù)位，并且如果對應的兩個數(shù)據(jù)位的狀態(tài)彼此不同則輸出對應于這些數(shù)據(jù)位的高電平的狀態(tài)感測信號。
其后，轉(zhuǎn)變比率計算器28基于來自狀態(tài)改變傳感器26的狀態(tài)感測信號來檢查是否有任何內(nèi)部數(shù)據(jù)位的相位轉(zhuǎn)變發(fā)生。在檢查過程中，如果相位轉(zhuǎn)變的數(shù)據(jù)位的數(shù)目大于預置數(shù)目，即如果轉(zhuǎn)變比率高于預置比率，則其產(chǎn)生反相旗標IF。
圖4為更詳細地示出圖3中第一寄存器22的結(jié)構(gòu)的配置圖，而圖5呈現(xiàn)了圖4中所描述的每個D-F/F的詳細電路圖。
首先，第一寄存器22響應于移位時鐘信號Shift_ctrl1而鎖存并輸出內(nèi)部數(shù)據(jù)IO<0>至IO<3>。更具體的，第一寄存器22提供有具有如圖5所示的鎖存結(jié)構(gòu)的四個D觸發(fā)器D-F/Fl至D-F/F4；并且響應于移位時鐘信號Shift_ctrl1，其通過其用于來自GIO線的內(nèi)部數(shù)據(jù)IO<0>至IO<3>的鎖存和寄存的D端口來輸入所述內(nèi)部數(shù)據(jù)，并經(jīng)由Q端口同時輸出數(shù)據(jù)OUT<0>至OUT<3>。此時，每個D-F/F由初始化信號init來初始化。
圖6為具體地示出圖3中所描述的第二寄存器24的結(jié)構(gòu)的配置圖，而圖7為圖6中的每個D-F/F的詳細電路圖。
第二寄存器24響應于移位時鐘信號Shift_ctrl2而鎖存并輸出內(nèi)部數(shù)據(jù)IO<0>至IO<3>。更具體的，第二寄存器24提供有具有如圖7所示的鎖存結(jié)構(gòu)的四個D觸發(fā)器D-F/F5至D-F/F8；并且響應于移位時鐘信號Shift_ctrl2，其通過其用于來自GIO線的內(nèi)部數(shù)據(jù)IO<0>至IO<3>的鎖存和寄存的D端口來輸入所述內(nèi)部數(shù)據(jù)，并經(jīng)由Q端口同時輸出數(shù)據(jù)OUT<0>至OUT<3>。
圖8為圖3中所描述的轉(zhuǎn)變比率計算器28的詳細電路圖。
如圖8所示的轉(zhuǎn)變計算器28包括三個單元移位器UNIT1至UNIT3、三個或門OR1至OR3以及兩個與門AD1和AD2。
第一單元移位器UNIT1接收第一和第二狀態(tài)感測信號A和B以便識別它們的狀態(tài)；并且如果這兩個信號A和B的狀態(tài)不同，則所述第一單元移位器將高電平信號移位并輸出到第一輸出端口Major并且將低電平信號移位并輸出到第二輸出端口Minor。
第二單元移位器UNIT2接收第三和第四狀態(tài)感測信號C和D以便識別它們的狀態(tài)；并且如果這兩個信號C和D的狀態(tài)不同，則所述第二單元移位器將高電平信號移位并輸出到第一輸出端口Major以及將低電平信號移位并輸出到第二輸出端口Minor。
第一或門OR1對來自第一單元移位器UNIT1的第一輸出端口Major的信號和來自第二單元移位器UNIT2的第一輸出端口Major的信號進行邏輯求和。
第二或門OR2將來自第一單元移位器UNIT1的第二輸出端口Minor的信號邏輯加到來自第二單元移位器UNIT2的第二輸出端口Minor的信號，并將或相加的結(jié)果輸出到第三單元移位器UNIT3。
第一與門AD1對來自第一單元移位器UNIT1的第一輸出端口Major的信號和來自第二單元移位器UNIT2的第一輸出端口Major的信號進行邏輯相乘，并將邏輯相乘的積輸出到第三單元移位器UNIT3。
第二與門AD2對來自第一單元移位器UNIT1的第二輸出端口Minor的信號和來自第二單元移位器UNIT2的第二輸出端口Minor的信號進行邏輯相乘，并將邏輯相乘的積輸出到第三或門OR3。
第三單元移位器UNIT3輸入來自第二或門OR2的輸出信號以及來自第一與門AD1的輸出信號以便識別它們的狀態(tài)；并且如果這兩個信號的狀態(tài)不同，則所述第三單元移位器將低電平信號移位并輸出到輸出端口Minor。
第三或門OR3對來自第三單元移位器UNIT3的第二輸出端口Minor的信號和來自第二與門AD2的信號進行邏輯求和，并產(chǎn)生反相旗標IF。
圖9為表示圖8中所描述的單元移位器UNIT1至UNIT3的每個的詳細配置圖。這些單元移位器UNIT1至UNIT3具有相同的組成元件；因此下面將只詳細說明其中的一個，例如UNIT1。
特別地，第一單元移位器UNIT1包括或門OR4，用于輸入第一和第二狀態(tài)感測信號A和B并且執(zhí)行信號的邏輯加操作；以及第三與門AD3，用于執(zhí)行以上兩個信號的邏輯乘操作。即，如果兩個狀態(tài)感測信號A和B的狀態(tài)彼此不同，則第一單元移位器UNIT1將高電平信號提供到第一輸出端口Major并且將低電平信號提供到第二輸出端口Minor，如圖9的真值表中所給出的。而如果兩個狀態(tài)感測信號A和B的狀態(tài)相同，則第一單元移位器UNIT1將具有與施加到其的信號電平相同的電平的信號輸出到第一和第二輸出端口Major和Minor。應注意在圖8中只指示了第二輸出端口Minor，因為來自該端口的輸出信號被用于第三單元移位器UNIT3。
現(xiàn)在將參考圖8和圖9簡要描述圖8中的轉(zhuǎn)變計算器28的工作。
如果到該處的輸入信號中的至少一個為高電平，即如果輸入中的至少一個的狀態(tài)轉(zhuǎn)變，則來自第一和第二單元移位器UNIT1和UNIT2的第一輸出端口Major的輸出為高電平信號。而如果到該處的所有輸入信號為高電平，即如果所有輸入的狀態(tài)轉(zhuǎn)變，則來自第二輸出端口Minor的輸出為高電平信號。
因此，如果來自第一和第二單元移位器UNIT1和UNIT2的第二輸出端口Minor的施加到該處的信號中的至少一個為高電平，則第二或門OR2的輸出信號具有高電平。此時，僅當?shù)皆撎幍乃行盘枮楦唠娖綍r，來自第一和第二單元移位器UNIT1和UNIT2的第二輸出端口Minor的信號具有高電平。因此，如果對應于兩個狀態(tài)感測信號A和B的兩個第n個數(shù)據(jù)的至少全部轉(zhuǎn)變、對應于兩個第n個狀態(tài)感測信號C和D的兩個數(shù)據(jù)的至少全部轉(zhuǎn)變或上述四個第n個數(shù)據(jù)全部轉(zhuǎn)變，則來自第二或門OR2的輸出信號具有高電平。
其后，如果對應于兩個狀態(tài)感測信號A和B的兩個第n個數(shù)據(jù)的至少一個轉(zhuǎn)變，并且對應于兩個狀態(tài)感測信號C和D的兩個第n個數(shù)據(jù)的至少一個轉(zhuǎn)變，則來自第一與門AD1的輸出信號變?yōu)檫壿嫺摺?br> 相應地，如早先所述，如果來自第二或門OR2的輸出為邏輯高信號并且來自第一與門AD1的輸出為邏輯高信號，即如果以上四個第n個數(shù)據(jù)中的至少三個轉(zhuǎn)變，則來自第三單元移位器UNIT3的輸出信號為邏輯高。
此外，如果來自第一和第二單元移位器UNIT1和UNIT2的第二輸出端口Minor的信號都為高電平，即如果四個第n個數(shù)據(jù)都轉(zhuǎn)變，則來自第二與門AD2的輸出信號為高電平。
因此，如果以上四個第n個數(shù)據(jù)中的至少三個轉(zhuǎn)變，則反相旗標IF在邏輯高被激活。
圖10為示出將圖8中所描述的轉(zhuǎn)變比率計算器28擴展到8位情況下的電路配置的電路圖。
圖10還采用與圖8相同的工作原理，在圖10中，設(shè)計為如果八個第n個數(shù)據(jù)中的至少五個轉(zhuǎn)變，則反相旗標IF在邏輯高被激活。
圖11為更具體地示出圖2中所描述的第一和第二數(shù)據(jù)反相單元30和40之間的關(guān)系的配置圖；第一數(shù)據(jù)反相單元30通過IOSA 12接收來自存儲器核心10的數(shù)據(jù)的差分數(shù)據(jù)IO和IOB，并且響應于反相旗標IF和數(shù)據(jù)輸出信號iosa out而選擇性地將兩個數(shù)據(jù)IO和IOB中的一個輸出到GIO線上。換句話說，在數(shù)據(jù)輸出信號iosa_out被激活的狀態(tài)下，如果反相旗標在邏輯低未激活，則第一數(shù)據(jù)反相單元30將數(shù)據(jù)IO按原狀輸出到GIO線上，并且如果反相旗標在邏輯高被激活，則將數(shù)據(jù)IOB輸出到GIO線上，由此輸出反相數(shù)據(jù)。
反相器IV1和IV2在特定時間內(nèi)緩沖GIO線上的數(shù)據(jù)，然后再次將該數(shù)據(jù)輸出到GIO線上；并且反相器IV3反相GIO線上的數(shù)據(jù)并將反相數(shù)據(jù)輸出到第二數(shù)據(jù)反相單元40。
第二數(shù)據(jù)反相單元40響應于反相旗標IF和數(shù)據(jù)輸出信號iosa_out而選擇性地輸出來自第一數(shù)據(jù)反相單元30的輸出信號或來自反相器IV3的輸出信號，使得通過由第一數(shù)據(jù)反相單元30來恢復來自相位反相數(shù)據(jù)的原始相位，來自存儲器核心10的原始數(shù)據(jù)能夠寄存在管線或寄存器14中。
當數(shù)據(jù)從IOSA 12傳輸?shù)紾IO線時，延遲電路50將反相旗標IF和數(shù)據(jù)輸出信號iosa_out延遲一時間段，以補償傳輸過程中的延遲。這樣延遲的反相旗標IF和數(shù)據(jù)輸出信號iosa_out然后被遞送到第二數(shù)據(jù)反相單元40。
圖12為電路圖，更詳細地示出圖11中所描述的第一和第二數(shù)據(jù)反相單元30和40的每個的配置。
根據(jù)反相旗標IF和數(shù)據(jù)輸出信號iosa_out，數(shù)據(jù)反相單元30和40的每個包括二輸入復用器MUX，以便于選擇性地輸出差分數(shù)據(jù)IO和IOB中的一個。
圖13為工作真值表，示出如果8位數(shù)據(jù)被傳輸，則內(nèi)部數(shù)據(jù)通過本發(fā)明的數(shù)據(jù)傳輸控制裝置被輸出到GIO線上的操作。
如圖13的真值表中，通過將第(n-1)個數(shù)據(jù)和第n個數(shù)據(jù)相比較，如果相位改變數(shù)據(jù)的數(shù)目小于5，則第n個數(shù)據(jù)按原狀被輸出到GIO線上。同時，如果相位改變數(shù)據(jù)的數(shù)目大于5，則反相旗標被激活且第n個數(shù)據(jù)的相位由第一數(shù)據(jù)反相單元30反相并輸出到GIO線上。
此后，在由第一數(shù)據(jù)反相單元30的相位反相之后，經(jīng)由GIO線傳輸?shù)臄?shù)據(jù)的相位在第二數(shù)據(jù)反相單元40中再次反相。結(jié)果，在通過GIO線的數(shù)據(jù)傳輸過程中，來自存儲器核心10的數(shù)據(jù)可按原狀被輸出，同時減小被反相的數(shù)據(jù)的數(shù)目。
圖14為表示具有上述結(jié)構(gòu)的本發(fā)明的數(shù)據(jù)傳輸控制裝置的工作的時序圖，其中將在以下參考圖14來簡短說明其工作。
第一，如果芯片選擇信號cs被激活，則選通信號iosa_stb、數(shù)據(jù)輸出信號iosa_out以及移位時鐘信號Shift_ctrl1和Shift_ctr12被激活。響應于芯片選擇信號cs，單元數(shù)據(jù)、即第(n-1)個數(shù)據(jù)從存儲器核心10中被選擇并通過GIO線傳輸?shù)絀OSA 12；并且IOSA 12與選通信號iosa_stb同步地輸出第n個數(shù)據(jù)IO和IOB。第(n-1)個數(shù)據(jù)通過與芯片選擇信號cs同步的移位時鐘信號Shift_ctrl1而寄存在第一寄存器22中，然后被驅(qū)動到狀態(tài)改變傳感器26。
接下來，單元數(shù)據(jù)、即第n個數(shù)據(jù)也通過芯片選擇信號cs從存儲器核心10中被選擇，并經(jīng)由本地輸入和輸出(LIO)線發(fā)送到IOSA 12；并且IOSA 12與選通信號iosa_stb同步地輸出第n個數(shù)據(jù)1O和IOB。第n個數(shù)據(jù)通過與芯片選擇信號cs同步的移位時鐘信號Shift_ctrl2而寄存在第二寄存器24中，然后被驅(qū)動到狀態(tài)改變傳感器26。
狀態(tài)改變傳感器26將通過第一寄存器22驅(qū)動到其的信號(n-1)reg與通過第二寄存器24驅(qū)動到其的信號(n)reg相比較，并將對應于每個數(shù)據(jù)的狀態(tài)感測信號輸出到轉(zhuǎn)變比率計算器28。轉(zhuǎn)變比率計算器28以和前述相同的方式將狀態(tài)感測信號移位，并且如果在待傳輸?shù)恼麄€數(shù)據(jù)中有大于預置數(shù)目的數(shù)據(jù)轉(zhuǎn)變，則使反相旗標IF被激活。
如果反相旗標被激活，則第n個數(shù)據(jù)的相位通過第一數(shù)據(jù)反相單元30反相并發(fā)送到GIO線上；并且經(jīng)由GIO線傳輸?shù)牡趎個數(shù)據(jù)在第二數(shù)據(jù)反相單元30中被再次反相，這允許來自存儲器核心10的原始數(shù)據(jù)被寄存于管線或寄存器14中。
圖15為電路圖，表示根據(jù)本發(fā)明的第二實施例的片上數(shù)據(jù)傳輸控制裝置的配置。
在此實施例中，盡管示出數(shù)據(jù)比較單元20只由轉(zhuǎn)變比率計算器28來實施，應注意其它組成元件與圖2中的組成元件相同。
在該實施例的情況下，盡管其不比較當前數(shù)據(jù)和先前數(shù)據(jù)，但如果當前數(shù)據(jù)中的高電平數(shù)據(jù)的數(shù)目大于預置數(shù)目，則激活反相旗標IF。在此情況下，由于高數(shù)據(jù)和低數(shù)據(jù)的轉(zhuǎn)變數(shù)目變得相等，片上噪聲可降低到現(xiàn)有技術(shù)的1/2以下。這是因為，對GIO線充電的電源VDD的消耗或?qū)IO線放電到地電平的地電壓VSS的放電總是僅在低于總的數(shù)據(jù)數(shù)目的1/2以下時發(fā)生。
圖16為電路圖，表示根據(jù)本發(fā)明的第三實施例的片上數(shù)據(jù)傳輸控制裝置的配置。
在此實施例中，該裝置包括用于存儲和輸出反相旗標IF的寄存器60和旗標驅(qū)動器70，而不是移除圖11中的第二數(shù)據(jù)反相單元40。也就是說，為了降低在內(nèi)部GIO線上待轉(zhuǎn)變數(shù)據(jù)的數(shù)目以及在外部IO線上待轉(zhuǎn)變數(shù)據(jù)的數(shù)目(未示出)，在第一數(shù)據(jù)反相單元30中反相的數(shù)據(jù)立即被輸出到外部IO線上，而在數(shù)據(jù)傳輸控制裝置中沒有另外的反相。
圖17為電路圖，示出其中本發(fā)明的數(shù)據(jù)傳輸方法應用到數(shù)據(jù)輸入設(shè)備的一個實施例。
根據(jù)本發(fā)明的傳輸數(shù)據(jù)轉(zhuǎn)變方法還可以應用于將通過IO緩沖80接收的數(shù)據(jù)存儲到存儲器核心10中的情形中。即，如圖2所示，將待輸入的當前數(shù)據(jù)和先前數(shù)據(jù)的狀態(tài)在數(shù)據(jù)比較單元20中相比較以獲知相位轉(zhuǎn)變的當前數(shù)據(jù)的數(shù)目；并且如果相位轉(zhuǎn)變的當前數(shù)據(jù)的數(shù)目大于預置數(shù)目，則輸出反相旗標IF。如果反相旗標IF被激活，則第一反相單元30將通過IO緩沖80提供的當前輸入數(shù)據(jù)反相并且通過GIO線發(fā)送反相數(shù)據(jù)。同時，第二反相單元40再次反相通過GIO線傳輸?shù)妮斎霐?shù)據(jù)并將反相數(shù)據(jù)發(fā)送到IOSA 12。
進一步地，通過如以上第二實施例中僅使用轉(zhuǎn)變計算器28來實施數(shù)據(jù)比較器20，當具有特定相位(例如高電平)的數(shù)據(jù)的數(shù)目大于預置數(shù)目時，到第一和第二數(shù)據(jù)反相單元30和40的輸入數(shù)據(jù)的每個的相位可通過發(fā)布反相旗標IF反相。
如上所述，在使用多步預接線結(jié)構(gòu)以改進存儲器器件的工作速度的情況下，通過降低經(jīng)由GIO線而輸入和輸出的數(shù)據(jù)的轉(zhuǎn)變數(shù)目，本發(fā)明的片上數(shù)據(jù)傳輸控制裝置可減少當待傳輸數(shù)據(jù)的數(shù)目增大時大量發(fā)生的片上噪聲。
本應用包含了與2004年12月30日提交到韓國專利局的韓國專利申請No.KR 2004-116669相關(guān)的主題，其全部內(nèi)容在此引入作為參考。
盡管已結(jié)合特定實施例和附圖描述了本發(fā)明，對本領(lǐng)域的技術(shù)人員將明顯的是在不背離以下權(quán)利要求中所限定的精神和范圍的情況下可進行各種變化和修改。
權(quán)利要求
1.一種片上數(shù)據(jù)傳輸控制裝置，包括數(shù)據(jù)比較單元，用于比較當前數(shù)據(jù)和先前數(shù)據(jù)，并且如果相位轉(zhuǎn)變的數(shù)據(jù)位的數(shù)目大于預置數(shù)目則發(fā)布反相旗標；第一數(shù)據(jù)反相單元，用于當所述反相旗標被激活時反相所述當前數(shù)據(jù)的相位以由此將反相數(shù)據(jù)提供到數(shù)據(jù)總線上；以及第二數(shù)據(jù)反相單元，用于當所述反相旗標被激活時反相經(jīng)由所述數(shù)據(jù)總線傳輸?shù)臄?shù)據(jù)的相位以由此輸出反相數(shù)據(jù)。
2.如權(quán)利要求1所述的裝置，進一步包括延遲電路，其用于將所述反相旗標延遲預置時間并將延遲的反相旗標傳遞到所述第二數(shù)據(jù)反相單元，以便通過所述第一數(shù)據(jù)比較單元和所述第一數(shù)據(jù)反相單元的工作來補償數(shù)據(jù)傳輸延遲。
3.如權(quán)利要求2所述的裝置，其中所述數(shù)據(jù)補償單元包括第一寄存器，用于響應于第一和第二控制信號而鎖存所述先前數(shù)據(jù)；第二寄存器，用于響應于第三控制信號而鎖存所述當前數(shù)據(jù)；狀態(tài)改變傳感器，用于比較鎖存于所述第一和所述第二寄存器中的兩個數(shù)據(jù)且當所述兩個數(shù)據(jù)的相位彼此不同時激活狀態(tài)感測信號；以及轉(zhuǎn)變比率計算器，用于基于所述狀態(tài)感測信號計算相位改變數(shù)據(jù)的數(shù)目，并且如果所述經(jīng)計算數(shù)目大于所述預置數(shù)目則發(fā)布所述反相旗標。
4.如權(quán)利要求3所述的裝置，其中所述狀態(tài)改變傳感器包括多個異或門，所述異或門用于輸入所述當前數(shù)據(jù)和所述先前數(shù)據(jù)并且如果所述兩個數(shù)據(jù)的相位彼此不同則激活所述狀態(tài)感測信號。
5.如權(quán)利要求1所述的裝置，其中所述第一數(shù)據(jù)反相單元輸入所述當前數(shù)據(jù)的差分數(shù)據(jù)，并且基于所述反相旗標是否被激活而選擇性地輸出所述差分數(shù)據(jù)之一。
6.如權(quán)利要求1所述的裝置，其中所述第二數(shù)據(jù)反相單元根據(jù)所述反相旗標是否被激活而選擇性地輸出經(jīng)由所述數(shù)據(jù)總線傳輸?shù)臄?shù)據(jù)和所述反相數(shù)據(jù)之一。
7.如權(quán)利要求2所述的裝置，其中所述數(shù)據(jù)比較單元計算所述當前數(shù)據(jù)中具有特定相位的數(shù)據(jù)位的數(shù)目，并且如果所述經(jīng)計算數(shù)目大于所述預置數(shù)目則發(fā)布所述反相旗標。
8.一種片上數(shù)據(jù)傳輸控制裝置，包括數(shù)據(jù)比較單元，用于比較當前數(shù)據(jù)和先前數(shù)據(jù)，并且如果相位轉(zhuǎn)變的數(shù)據(jù)位的數(shù)目大于預置數(shù)目則發(fā)布反相旗標；數(shù)據(jù)反相單元，用于當所述反相旗標被激活時反相所述當前數(shù)據(jù)的相位并將反相數(shù)據(jù)提供到數(shù)據(jù)總線上；輸入及輸出(IO)驅(qū)動器，用于臨時存儲經(jīng)由所述數(shù)據(jù)總線傳輸?shù)臄?shù)據(jù)并將所述存儲數(shù)據(jù)提供到外部IO線上；以及旗標IO驅(qū)動器，用于臨時存儲所述反相旗標并將所述存儲數(shù)據(jù)輸出到外部。
9.如權(quán)利要求8所述的裝置，其中所述數(shù)據(jù)比較單元包括第一寄存器，用于響應于第一和第二控制信號而鎖存所述先前數(shù)據(jù)；第二寄存器，用于響應于第三控制信號而鎖存所述當前數(shù)據(jù)；狀態(tài)改變傳感器，用于比較鎖存于所述第一和所述第二寄存器中的兩個數(shù)據(jù)且當所述兩個數(shù)據(jù)的相位不同時激活狀態(tài)感測信號；以及轉(zhuǎn)變比率計算器，用于基于所述狀態(tài)感測信號計算相位改變數(shù)據(jù)的數(shù)目，并且如果所述經(jīng)計算數(shù)目大于所述預置數(shù)目則發(fā)布所述反相旗標。
10.如權(quán)利要求9所述的裝置，其中所述狀態(tài)改變傳感器包括多個異或門，所述異或門用于輸入所述當前數(shù)據(jù)和所述先前數(shù)據(jù)并且如果所述兩個數(shù)據(jù)的相位彼此不同則激活所述狀態(tài)感測信號。
11.如權(quán)利要求8所述的裝置，其中所述數(shù)據(jù)反相單元輸入所述當前數(shù)據(jù)的差分數(shù)據(jù)，并且基于所述反相旗標是否被激活而選擇性地輸出所述差分數(shù)據(jù)之一。
12.如權(quán)利要求8所述的裝置，其中所述數(shù)據(jù)比較單元計算所述當前數(shù)據(jù)中具有特定相位的數(shù)據(jù)位的數(shù)目，并且如果所述經(jīng)計算數(shù)目大于所述預置數(shù)目則發(fā)布所述反相旗標。
13.一種片上數(shù)據(jù)傳輸控制方法，包括以下步驟(a)比較當前數(shù)據(jù)和先前數(shù)據(jù)，并且如果相位轉(zhuǎn)變的數(shù)據(jù)位的數(shù)目大于預置數(shù)目則發(fā)布反相旗標；(b)當所述反相旗標被激活時反相所述當前數(shù)據(jù)的相位并將反相數(shù)據(jù)發(fā)送到數(shù)據(jù)總線上；以及(c)當所述反相旗標被激活時反相經(jīng)由所述數(shù)據(jù)總線發(fā)送的所述當前數(shù)據(jù)的相位并輸出反相數(shù)據(jù)。
14.如權(quán)利要求13所述的方法，其中所述步驟(b)基于所述反相旗標是否被激活而選擇性地輸出所述當前數(shù)據(jù)的差分數(shù)據(jù)之一。
15.如權(quán)利要求13所述的方法，其中所述步驟(c)根據(jù)所述反相旗標是否被激活而選擇性地提供經(jīng)由所述數(shù)據(jù)總線發(fā)送的數(shù)據(jù)和所述反相數(shù)據(jù)之一。
16.一種片上數(shù)據(jù)傳輸控制方法，包括以下步驟(a)比較當前數(shù)據(jù)和先前數(shù)據(jù)，并且如果相位轉(zhuǎn)變的數(shù)據(jù)位的數(shù)目大于預置數(shù)目則發(fā)布反相旗標；以及(b)當所述反相旗標被激活時反相所述當前數(shù)據(jù)的相位并將反相數(shù)據(jù)和所述反相旗標輸出到外部。
全文摘要
該片上數(shù)據(jù)傳輸控制器包括數(shù)據(jù)比較單元，用于比較當前數(shù)據(jù)和先前數(shù)據(jù)，并且如果相位轉(zhuǎn)變的數(shù)據(jù)位的數(shù)目大于預置數(shù)目則發(fā)布反相旗標；第一數(shù)據(jù)反相單元，用于當反相旗標被激活時反相當前數(shù)據(jù)的相位并將反相數(shù)據(jù)提供到數(shù)據(jù)總線上；以及第二數(shù)據(jù)反相單元，用于當反相旗標被激活時反相經(jīng)由數(shù)據(jù)總線傳輸?shù)臄?shù)據(jù)的相位并輸出反相數(shù)據(jù)。通過該控制器，在使用多步預接線結(jié)構(gòu)以改進存儲器器件的工作速度的情況下，通過減小經(jīng)由GIO線輸入的數(shù)據(jù)的轉(zhuǎn)變數(shù)目，可降低當待傳輸數(shù)據(jù)的數(shù)目增大時大量發(fā)生的片上噪聲。
文檔編號G06F13/38GK1797381SQ200510131808
公開日2006年7月5日 申請日期2005年12月15日 優(yōu)先權(quán)日2004年12月30日
發(fā)明者李炯東, 張銀庭 申請人:海力士半導體有限公司