專利名稱：維持監(jiān)聽吞吐量時為處理器提供低功率模式的方法和裝置的制作方法
技術領域：
本公開內(nèi)容與在具有高速緩沖存儲器的數(shù)據(jù)處理系統(tǒng)中的功率管理領域相關。
背景技術：
一種在數(shù)據(jù)處理系統(tǒng)中用于降低功率消耗以及熱生成量的技術包括降低處理器的工作頻率。在很多系統(tǒng)中，存在一個高速緩沖存儲器來支持(support)所述處理器，并且，尤其是在多處理器系統(tǒng)中，為了保持高速緩沖存儲器的相關性，所述高速緩沖存儲器必須被監(jiān)聽。如果一個處理器正常地(例如，除了監(jiān)聽和查詢訪問)將對可高速緩存的存儲器空間的存儲器訪問呈現(xiàn)給所述高速緩沖存儲器，或者如果該高速緩沖存儲器相對于所述處理器正常地呈現(xiàn)對可高速緩存的存儲器空間的存儲器訪問的高速緩沖存儲器而言，是在包含的存儲器分級中較低級別處(離處理器更遠)的高速緩沖存儲器，則高速緩沖存儲器“支持”該處理器。
在處理器由高速緩沖存儲器支持、而該高速緩沖存儲器必須被監(jiān)聽以保持高速緩沖存儲器的相關性的系統(tǒng)中，處理器的工作頻率的降低可能以從系統(tǒng)總線增加等待時間到監(jiān)聽請求的方式，而降低系統(tǒng)性能。


在附圖中本發(fā)明被借助示例進行說明而不被限制。
圖1舉例說明了在維持監(jiān)聽吞吐量的同時為處理器提供低功率模式的裝置的實施例。
圖2舉例說明了在多處理器系統(tǒng)中、在維持監(jiān)聽吞吐量的同時用來提供低功率模式的多處理器裝置的實施例。
圖3舉例說明了在維持監(jiān)聽吞吐量的同時為處理器提供低功率模式的方法的實施例。
具體實施例方式
下面的說明描繪了在維持監(jiān)聽吞吐量的同時為處理器提供低功率模式的技術的實施例。在下面的描述中，為了提供對本發(fā)明的更加徹底的理解，可能闡述許多特定的細節(jié)，諸如組件和系統(tǒng)配置。然而，對于本領域的一個技術人員來說，應當理解，本發(fā)明可以在不需要這些特定細節(jié)的情況下被實現(xiàn)。另外，為了避免不必要地模糊本發(fā)明，并不詳細示出某些公知的結構、電路等等。
本發(fā)明的實施例包括用于在維持監(jiān)聽吞吐量的同時為處理器提供低功率模式的技術，并且其可以被應用于任何有高速緩沖存儲器支持的處理器，所述高速緩沖存儲器被監(jiān)聽以維持高速緩沖存儲器的相關性，而不管所述高速緩沖存儲器的任何其它屬性或與之相關的協(xié)議如何。例如，所述技術可以被應用于二級(“L2”)高速緩沖存儲器，其中所述處理器也由一級(“L1”)高速緩沖存儲器支持，而且該技術也可以被應用于在多處理器系統(tǒng)中的處理器和應用于多內(nèi)核處理器。
圖1舉例說明了在維持監(jiān)聽吞吐量的同時為處理器110提供低功率模式的裝置100的實施例。在該實施例中，裝置100是被裝配在單硅片上的集成電路。
處理器110可以是任何由高速緩沖存儲器支持的各種不同類型的處理器。例如，所述處理器可能是通用處理器，諸如來自英特爾公司的Pentium處理器家族，Itanium處理器家族，或者其他處理器家族的處理器，或者來自其他公司的其它處理器。
裝置100也包括支持處理器110的高速緩沖存儲器120，以及頻率控制器130。在該實施例中，高速緩沖存儲器120是任意尺寸的一級高速緩沖存儲器，它通過系統(tǒng)總線150與主存儲器140相連?？偩€代理160也通過系統(tǒng)總線150連接到主存儲器140。主存儲器140可能是任意類型的存儲器，諸如動態(tài)或靜態(tài)的隨機存取存儲器?？偩€代理160可能是另一種處理器，一種輸入/輸出設備，或任意其他的可以訪問主存儲器140的代理。在其他的實施例中，高速緩沖存儲器120和總線代理160可以通過不同的總線、通過系統(tǒng)或外圍控制器、通過點對點連接或以任意其它手段連接到主存儲器。
高速緩沖存儲器120可能包括高速緩沖存儲器控制器121和高速緩沖存儲器隊列122。高速緩沖存儲器控制器121控制對高速緩沖存儲器120的訪問。高速緩沖存儲器隊列121可能是隊列、緩沖器或任意其他用于暫時存儲將要被裝載到高速緩沖存儲器120中的數(shù)據(jù)或數(shù)據(jù)的地址的存儲器元件。高速緩沖存儲器120遵循高速緩沖存儲器協(xié)議，所述協(xié)議要求高速緩沖存儲器被監(jiān)聽來保持高速緩沖存儲器相關性。例如，高速緩沖存儲器120可能是反寫型高速緩沖存儲器，其必須被監(jiān)聽來判定總線代理160的存儲器訪問是否命中存儲在高速緩沖存儲器120中的行。
頻率控制器130控制處理器110和高速緩沖存儲器120的工作頻率來以兩種模式，即正常模式和低功率模式中的一種操作裝置100。在正常模式中，處理器110和高速緩沖存儲器120以相同的頻率運行，所述頻率是系統(tǒng)總線150的頻率的倍數(shù)。在低功率模式中，處理器110的工作頻率降低到系統(tǒng)總線頻率的較低倍數(shù)，但是高速緩沖存儲器120的工作頻率保持在系統(tǒng)總線頻率的較高倍數(shù)。因此，在低功率模式中，處理器110可能消耗較少的功率并且產(chǎn)生較低的熱量，但是可以保持監(jiān)聽吞吐量，因為高速緩沖存儲器120可能持續(xù)響應監(jiān)聽請求，而帶有的等待時間不大于裝置100處于正常模式中時的等待時間。
根據(jù)任意已知的功率管理協(xié)議或技術，頻率控制器130可以把裝置100從正常模式切換到低功率模式，反之亦然。例如，頻率控制器可以包括或響應功率管理邏輯、寄存器或信號，所述信號判定或表明因為處理器110不活動、不需要處理器110的最大性能、存在電源或熱學管理問題，或者因為其他的原因，可以進入低功率模式。處理器110的工作頻率可以通過時鐘調速、調整鎖相環(huán)，或任意其他已知的技術來改變。
在本發(fā)明的范圍內(nèi)頻率控制器130并不是必需的。例如，在另一實施例中，處理器可以被硬布線或者被配置為以比不具有頻率控制器的高速緩沖存儲器低的頻率持續(xù)工作?？蛇x擇地，頻率控制器可以被用來以比所述高速緩沖存儲器低的頻率來運行處理器，但不切換所述裝置到其他模式。
圖2舉例說明了用于在維持監(jiān)聽吞吐量的同時提供低功率模式的多處理器裝置200的實施例。多處理器裝置200可能是芯片多處理器，其中多處理器內(nèi)核被裝配在用于裝配集成電路的單硅片或其他基底上，或者在多芯片封裝、模塊、卡、底板等等上。
多處理器裝置200包括處理器210、處理器220、L1高速緩沖存儲器211、L1高速緩沖存儲器221、L2高速緩沖存儲器230以及頻率控制器240。L1高速緩沖存儲器211與處理器210相關聯(lián)，以及L1高速緩沖存儲器221與處理器220相關聯(lián)。處理器210以及220共享L2高速緩沖存儲器230。
L1高速緩沖存儲器與它們各自的處理器相關聯(lián)，因為每個處理器正常地(例如，除監(jiān)聽以及查詢訪問外)將對可高速緩存的存儲器空間的存儲器訪問呈現(xiàn)給它相關聯(lián)的高速緩沖存儲器。被關聯(lián)的高速緩沖存儲器互相分離并且相互不同，以及不同于任何其他的高速緩沖存儲器。典型地，一個被關聯(lián)的高速緩沖存儲器的位置與它相關聯(lián)的處理器在物理上臨近，比它離任何其他的處理器更近。在本發(fā)明的范圍內(nèi)，多處理器裝置200可以包括任意數(shù)目的附加處理器以及相關聯(lián)的L1高速緩沖存儲器。
L2高速緩沖存儲器230通過系統(tǒng)總線260與主存儲器250相耦合。L2高速緩沖存儲器可能包括高速緩沖存儲器控制器231以及高速緩沖存儲器隊列232。L2高速緩沖存儲器230遵循高速緩沖存儲器協(xié)議，所述協(xié)議要求其被監(jiān)聽以保持高速緩沖存儲器相關性。然而，L2高速緩沖存儲器230的監(jiān)聽不需要監(jiān)聽L1高速緩沖存儲器211或L1高速緩沖存儲器221，因為L2高速緩沖存儲器230被設計為包括在L1高速緩沖存儲器211或L1高速緩沖存儲器221中發(fā)現(xiàn)的所有的地址引用。盡管仍然需要L1高速緩沖存儲器211或L1高速緩沖存儲器221服務于某些監(jiān)聽，L2高速緩沖存儲器230可能包括狀態(tài)信息，以便它能夠預測L1高速緩沖存儲器的監(jiān)聽響應或過濾出所有的監(jiān)聽，那些絕對必須由L1高速緩沖存儲器提供服務的監(jiān)聽除外。因此，可以最小化對于L1高速緩沖存儲器的監(jiān)聽。
頻率控制器240控制處理器210和220，L1高速緩沖存儲器211和221，以及L2高速緩沖存儲器230的工作頻率，來以任意的正常模式或多個低功率模式操作多處理器裝置200。在所有這些模式中，L1高速緩沖存儲器211以與處理器210相同的頻率運行，并且L1高速緩沖存儲器221以與處理器220相同的頻率運行。
在正常模式下，處理器210和220，L1高速緩沖存儲器211和221，以及高速緩沖存儲器230以相同的頻率運行，所述頻率是系統(tǒng)總線260的頻率的倍數(shù)。在一種低功率模式中，處理器210和L1高速緩沖存儲器211的工作頻率被降低到系統(tǒng)總線頻率的較低的倍數(shù)，但是處理器220和L1高速緩沖存儲器221以及L2高速緩沖存儲器230的工作頻率保持為系統(tǒng)總線頻率的較高的倍數(shù)。在另一種低功率模式下，處理器220以及L1高速緩沖存儲器221的工作頻率被降低到系統(tǒng)總線頻率的較低倍數(shù)，但是處理器210，L1高速緩沖存儲器221，以及L2高速緩沖存儲器230的工作頻率保持在系統(tǒng)總線頻率的較高的倍數(shù)。在另一種低功率模式下，處理器210和220以及L1高速緩沖存儲器211和221的工作頻率被降低到系統(tǒng)總線頻率的較低倍數(shù)，但是高速緩沖存儲器120的工作頻率保持在系統(tǒng)總線頻率的較高的倍數(shù)。其他模式也可能是在本發(fā)明的范圍內(nèi)，例如，處理器210和220的工作頻率可以都被降低，但是降低到系統(tǒng)總線頻率的不同倍數(shù)。
圖3是流程圖，舉例說明了在維持監(jiān)聽吞吐量的同時為處理器提供低功率模式的方法的實施例。在方框310，處理器以正常模式運行，其中處理器和支持處理器的高速緩沖存儲器以相同的頻率運行。在方框320，檢測到一個情況，該情況指示所述處理器要進入低功率模式。在方框330，降低處理器的工作頻率，但是不降低支持處理器的高速緩沖存儲器的工作頻率。在方框340，高速緩沖存儲器以其在正常模式時相同的等待時間來服務于監(jiān)聽請求。
根據(jù)本發(fā)明的實施例設計的裝置100、多處理器裝置200或任何其他的組件或組件的一部分，可以在多種階段被設計，從創(chuàng)造到仿真到制造。表示設計的數(shù)據(jù)可以多種方式表示所述設計。首先，正如在仿真中有用的那樣，所述硬件可以使用硬件描述語言或者其他的功能描述語言表示。此外或作為選擇，具有邏輯與/非晶體管門的電路級模型可以在設計過程的某些階段生成。而且，在某一階段，大多數(shù)的設計達到了一個水平，其中它們可以用表示各種設備的物理布局的數(shù)據(jù)來建模。在使用常規(guī)的半導體制造技術的情況下，表示設備布局模型的數(shù)據(jù)可能是指明在用來制造集成電路的不同掩膜層上的多個部件存在或缺失的數(shù)據(jù)。
在所述設計的任何表示中，所述數(shù)據(jù)可以被存儲在任何形式的機器可讀介質中。已調制的或其它被生成來傳輸這種信息的光或電波、存儲器、或者磁或光存儲介質，諸如盤，可以是機器可讀介質。這些介質中的任何一種可以“運載”或“指示”所述設計，或者其它被用在本發(fā)明實施例中的信息，諸如在錯誤恢復例程中的指令。當指示或運載所述信息的電的載波被傳輸，到執(zhí)行電信號的拷貝、緩沖或重新傳輸?shù)某潭葧r，制做一個新的拷貝。因此，通信提供商或網(wǎng)絡提供商的動作可以是制作一個包含本發(fā)明技術的產(chǎn)品，例如載波的副本。
因此，公開了用于在清洗某一高速緩沖存儲器時使用臟行(dirty line)提示陣列的技術。盡管已經(jīng)描述了某幾個實施例，并且在附圖中示出，應當理解這些實施例僅僅是對廣義發(fā)明的舉例說明，而不作為限制，并且本發(fā)明不被限定到所示和描述的特定結構和安排，因為對于那些本領域的技術人員而言可能在學習本公開內(nèi)容的基礎上出現(xiàn)各種其它的修改。例如，處理器的工作頻率可能被降低到不是總線頻率倍數(shù)的頻率，或者可能被一直降低到零(即，處理器沒有被時鐘控制)。在諸如這樣的、快速發(fā)展并且不容易預見到進一步的進展的技術領域中，所公開的實施例可能在安排上和在使能技術進步的制造的細節(jié)上很容易地修改，而不脫離本公開內(nèi)容的原理或附加權利要求的范圍。
權利要求
1.一種裝置，包括第一高速緩沖存儲器；第一處理器；以及用來在低功率模式中操作所述裝置的頻率控制器，其中第一高速緩沖存儲器以第一頻率運行，第一處理器以第二頻率運行，其中第一頻率比第二頻率高。
2.權利要求1的裝置，進一步包括通過系統(tǒng)總線耦合到第一高速緩沖存儲器的存儲器，其中所述系統(tǒng)總線以不高于第二頻率的第三頻率運行。
3.權利要求1的裝置，其中所述頻率控制器也用來在正常模式中運行所述裝置，其中第一高速緩沖存儲器和第一處理器以第一頻率運行；通過把所述裝置從正常模式切換到低功率模式來減少所述裝置的功率消耗。
4.權利要求3的裝置，進一步包括第二處理器，其中第一處理器和第二處理器共享第一高速緩沖存儲器；在低功率模式以及在正常模式下，第二處理器以第一頻率運行；并且第一高速緩沖存儲器，第一處理器，第二處理器，以及所述頻率控制器被包括在單芯片上。
5.權利要求1的裝置，進一步包括第二高速緩沖存儲器，其中在存儲器分級中第二高速緩沖存儲器比第一高速緩沖存儲器更靠近第一處理器，并且在低功率模式中，第二高速緩沖存儲器以第二頻率運行。
6.權利要求5的裝置，進一步包括通過系統(tǒng)總線耦合到第一高速緩沖存儲器的存儲器，其中所述系統(tǒng)總線以不高于第二頻率的第三頻率運行；并且第一高速緩沖存儲器響應在系統(tǒng)總線上的監(jiān)聽請求，而并不將該監(jiān)聽請求傳送到第二高速緩沖存儲器。
7.權利要求1的裝置，其中第一處理器，第一高速緩沖存儲器，以及頻率控制器被包括在單芯片上。
8.權利要求7的裝置，進一步包括位于所述單芯片上的第二處理器，其中第一處理器和第二處理器共享第一高速緩沖存儲器；并且在低功率模式中，第二處理器以第一頻率運行。
9.權利要求8的裝置，進一步包括位于所述單芯片上的第二高速緩沖存儲器和第三高速緩沖存儲器，其中在存儲器分級中，第二高速緩沖存儲器比第一高速緩沖存儲器更靠近第一處理器，并且在低功率模式中以第二頻率運行；以及在存儲器分級中，第三高速緩沖存儲器比第一高速緩沖存儲器更靠近第二處理器，并且在低功率模式中以第一頻率運行。
10.一種方法，包括判定處理器要進入低功率模式；降低所述處理器的工作頻率，而不降低支持該處理器的高速緩沖存儲器的工作頻率。
11.權利要求10的方法，進一步包括在低功率模式中以與不在低功率模式中相同的等待時間來服務于對所述高速緩沖存儲器的監(jiān)聽請求。
12.權利要求11的方法，進一步包括在正常模式中運行所述處理器，其中該處理器和所述高速緩沖存儲器以相同的頻率運行。
13.一種系統(tǒng)，包括處理器；動態(tài)隨機存取存儲器；耦合到所述動態(tài)隨機存取存儲器以支持該處理器的高速緩沖存儲器；以及用來在低功率模式中操作所述處理器和所述高速緩沖存儲器的頻率控制器，其中所述高速緩沖存儲器以第一頻率運行，且所述處理器以第二頻率運行，其中該第一頻率比第二頻率高。
14.權利要求13的系統(tǒng)，其中所述高速緩沖存儲器通過系統(tǒng)總線耦合到動態(tài)隨機存取存儲器，所述系統(tǒng)總線以不高于第二頻率的第三頻率運行。
15.權利要求13的系統(tǒng)，其中所述處理器，所述高速緩沖存儲器，以及所述頻率控制器被包括在一個單獨的集成電路上。
16.權利要求13的系統(tǒng)，其中所述頻率控制器也用來在正常模式中運行所述處理器，其中所述高速緩沖存儲器和所述處理器以第一頻率運行；并且通過把所述處理器從正常模式切換到低功率模式來減少該處理器的功率消耗。
全文摘要
公開了一種在維持監(jiān)聽吞吐量的同時為處理器提供低功率模式的方法和裝置。在一個實施例中，一種裝置包括高速緩沖存儲器、處理器和頻率控制器。在低功率模式中，所述頻率控制器來操作所述裝置，其中所述高速緩沖存儲器的工作頻率高于所述處理器的工作頻率。
文檔編號G06F12/08GK1808340SQ20051012159
公開日2006年7月26日 申請日期2005年12月29日 優(yōu)先權日2004年12月29日
發(fā)明者Q·W·默雷爾, R·F·奧布萊內(nèi)斯, S·雅米爾, H·T·阮 申請人:英特爾公司