專利名稱：多處理器系統(tǒng)的處理器配置架構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是關(guān)于一種數(shù)據(jù)處理系統(tǒng)，特別是一種多處理器系統(tǒng)的處理器配置架構(gòu)。
背景技術(shù)：
供商業(yè)應(yīng)用程序使用的數(shù)據(jù)處理系統(tǒng)已經(jīng)有極快速度的進(jìn)展。起初，數(shù)據(jù)處理系統(tǒng)僅為單一處理器的系統(tǒng)架構(gòu)，但隨著科技的進(jìn)步，以及數(shù)據(jù)處理能力和操作速度上的需求增加，現(xiàn)在的數(shù)據(jù)處理系統(tǒng)已發(fā)展至更復(fù)雜的多處理器的系統(tǒng)架構(gòu)。
系統(tǒng)中處理器的數(shù)目與運(yùn)算性能成正比，然而用以安置處理器的主機(jī)板與安置主機(jī)板的機(jī)箱尺寸有限，并且隨著微小化、多功能等趨勢，勢必主機(jī)板和機(jī)箱的尺寸均會盡量縮小，然而系統(tǒng)所需的處理效能要強(qiáng)大。但為了使系統(tǒng)的效能維持于較佳的狀態(tài)下，各個部件的數(shù)量要配置得當(dāng)，因而如何于有限的空間下，設(shè)置較多數(shù)量的處理器一直以來都備受探討。
傳統(tǒng)上，多處理器系統(tǒng)多是采平面式配置多個處理器，然而受限于主機(jī)板的尺寸大小，因此能設(shè)置的處理器數(shù)量并不多。而后，為了更有效的運(yùn)用空間，發(fā)展出處理器適配卡，將處理器設(shè)置于處理器適配卡上，而處理器適配卡再垂直插置入主機(jī)板上的連接器插槽中。這種多處理器計(jì)算機(jī)系統(tǒng)架構(gòu)的好處是擴(kuò)充便利性高，在連接器足夠的情況下，使用者可以依需求來組裝雙處理器、四處理器甚至八處理器系統(tǒng)，與刀鋒服務(wù)器的高彈性雷同。
圖1即揭露一種應(yīng)用處理器適配卡的八處理器計(jì)算機(jī)系統(tǒng)。主機(jī)板10上設(shè)置了四個連接器41、42、43、44，供插設(shè)四張?zhí)幚砥鬟m配卡21、22、23、24，而處理器適配卡21、22、23、24上則分別具有雙處理器31、32、33、34。如先前所提到的，這種架構(gòu)的擴(kuò)充性高，當(dāng)僅安裝處理器適配卡21時，即為一雙處理器系統(tǒng)；僅安裝處理器適配卡21、22時，即為四處理器系統(tǒng)。
但這種架構(gòu)的核心問題，在于當(dāng)位于不同處理器適配卡上的兩個處理器要溝通時，必須要透過連接器來達(dá)成，而連接器卻會降低信號完整性；另外，控制計(jì)算機(jī)周邊裝置的橋接芯片組，如南橋或北橋芯片，需要與處理器頻繁的通訊，也會遭遇同樣的問題。由于處理器間的信號傳輸對多處理器系統(tǒng)而言是極其重要的，因此在多處理器計(jì)算機(jī)系統(tǒng)中，使用過多的連接器于處理器間、或處理器與芯片組間的聯(lián)系，反而會影響系統(tǒng)的整體性能。

發(fā)明內(nèi)容本發(fā)明的主要目的在于提供一種多處理器系統(tǒng)的處理器配置架構(gòu)，借以解決現(xiàn)有技術(shù)所揭露的問題。
因此，為達(dá)上述目的，本發(fā)明所揭露的多處理器系統(tǒng)的處理器配置架構(gòu)，包括第一電路板、第二電路板以及至少一適配卡。第一電路板包括至少一第一連接器、多個第一處理器與多個第一內(nèi)部總線，其中這些第一內(nèi)部總線供這些第一處理器彼此間的選擇性連接，并供這些第一處理器得以選擇性連接至第一連接器；第二電路板包括至少一第二連接器、多個第二處理器與多個第二內(nèi)部總線，其中這些第二內(nèi)部總線供第二處理器的以選擇性彼此相互連接，并供第二處理器得以選擇性連接至第二連接器；以及適配卡包含至少一第一管腳接口、至少一第二管腳接口以及至少一第三內(nèi)部總線，其中第三內(nèi)部總線用以連接第一管腳接口與第二管腳接口，并且第一管腳接口供連接第一連接器，而第二管腳接口則供連接第二連接器；其中，至少一第一處理器可透過第一內(nèi)部總線、第一連接器、適配卡、第二連接器以及第二內(nèi)部總線，而與至少一第二處理器相互連接。
另一個方面，在本發(fā)明提供一種適配卡，用以連接一第一電路板與一第二電路板，其包含至少一第一管腳接口、至少一第二管腳接口與至少一內(nèi)部總線。第一管腳接口用以連接位于該第一電路板上的至少一第一連接器；第二管腳接口則用以連接位于該第二電路板上的至少一第二連接器；以及內(nèi)部總線連接該第一管腳接口與該第二管腳接口。
在本發(fā)明的另一個方面為提供一種連接器，位于一電路板上，供以連接一適配卡，包含一殼體與復(fù)數(shù)管腳。殼體頂端具有一插槽，底端則固定于該電路板上；復(fù)數(shù)管腳則位于該插槽內(nèi)，與該電路板的電路電性連接，并供可插拔的電性連接該適配卡；其中，該插槽的實(shí)體架構(gòu)符合PCI-Express規(guī)格，這些管腳的定義符合高速傳輸(HyperTransport)規(guī)格。

圖1現(xiàn)有技術(shù)的多處理器系統(tǒng)的概要架構(gòu)圖。
圖2為根據(jù)本發(fā)明第一實(shí)施例的多處理器系統(tǒng)的處理器配置架構(gòu)的概要架構(gòu)圖。
圖3A為根據(jù)本發(fā)明第二實(shí)施例的多處理器系統(tǒng)的處理器配置架構(gòu)的概要架構(gòu)圖。
圖3B為根據(jù)本發(fā)明第三實(shí)施例的多處理器系統(tǒng)的處理器配置架構(gòu)的概要架構(gòu)圖。
圖4為根據(jù)本發(fā)明的多處理器系統(tǒng)的處理器配置架構(gòu)下多處理器間連結(jié)的一實(shí)施例的示意圖。
圖5為根據(jù)本發(fā)明的多處理器系統(tǒng)的處理器配置架構(gòu)下多處理器間連結(jié)的另一實(shí)施例的示意圖。
圖6為根據(jù)本發(fā)明的多處理器系統(tǒng)的處理器配置架構(gòu)下多處理器間連結(jié)的另一實(shí)施例的示意圖。
圖7為根據(jù)本發(fā)明的適配卡的一實(shí)例的概要架構(gòu)圖。
圖8A為根據(jù)本發(fā)明第四實(shí)施例的多處理器系統(tǒng)的處理器配置架構(gòu)的概要架構(gòu)圖。
圖8B為在圖8A中的導(dǎo)引件與連接器結(jié)合的剖面示意圖。
圖9為根據(jù)本發(fā)明第五實(shí)施例的多處理器系統(tǒng)的處理器配置架構(gòu)的概要架構(gòu)圖。
圖10為在圖9中的承載板的一實(shí)例的的概要架構(gòu)圖。
具體實(shí)施方式參照圖2，為根據(jù)本發(fā)明一實(shí)施例的多處理器系統(tǒng)的處理器配置架構(gòu)，主要包括有一第一電路板100、一第二電路板200以及與具有二個管腳接口(未標(biāo)示)的一適配卡300。
第一電路板100和第二電路板200均為單層或多層印刷電路板，二者約呈上下平行配置，其上分別具有數(shù)個第一、第二處理器110、210。實(shí)務(wù)上，這些處理器可分別安裝于電路板上的接受器，例如中央處理器插槽(CPU socket)(圖中未顯示)。
再者，第一電路板100和第二電路板200上分別設(shè)置有第一連接器120和第二連接器220，以致使適配卡300可透過其上的兩個連接接口，而分別與第一和第二連接器120、220相連結(jié)，進(jìn)而將第一電路板100和第二電路板200相互連結(jié)。第一連接器120和第二連接器220皆具有殼體(未標(biāo)示)，其頂端具有插槽(未標(biāo)示)，底端則固定于第一電路板100或第二電路板200上；上述插槽內(nèi)尚有復(fù)數(shù)管腳，與第一電路板100或第二電路板200的電路電性連接，并供可插拔式的電性連接適配卡(即，適配卡300的一種變化型式)進(jìn)行連結(jié)。適配卡300可以大致垂直的方式與第一電路板100和第二電路板200相互連結(jié)。于此，可以高速傳輸(HyperTransport；HT)規(guī)格定義適配卡的兩個連接接口，換言之，第一和第二連接器的管腳定義(Pin Definition)亦需符合HT規(guī)格。于此，第一連接器120和第二連接器220頂端的插槽形式可為PCI-Express插槽，或其它具有足夠管腳數(shù)量供定義HT規(guī)格的插槽接口。
于此，第一電路板100、第二電路板200以及適配卡300均配置有多個第一內(nèi)部總線和多個第二內(nèi)部總線(圖中未顯示)，以將設(shè)置于第一和第二電路板100、200上的第一和第二處理器110、210相互連結(jié)。換句話說，第一電路板100與第二電路板200上的各個處理器可分別透過內(nèi)部總線，而與同一電路板上的另一處理器形成通訊；而第一電路板100上的第一處理器110要與第二電路板200的第二處理器210溝通，則需透過適配卡300上的第三內(nèi)部總線(圖中未顯示)。這些內(nèi)部總線可為HT規(guī)格的總線，或者其它任何使用在處理器間通訊的總線類型。
第一電路板100和第二電路板200間亦可透過多個適配卡300來連接。請參閱圖3A，第一電路板100設(shè)置有二個第一連接器120，以分別與兩個適配卡300底側(cè)的連接端結(jié)合，而第二電路板200則設(shè)置有二個第二連接器220，以分別與兩個適配卡300頂側(cè)的連接端結(jié)合。
于第二實(shí)施例中，請參閱圖3B，單一適配卡300于頂、底側(cè)分別具有兩個連接端，以分別連接二個第一連接器120和二個第二連接器220，而將第一電路板100和第二電路板200相互連結(jié)。
根據(jù)本發(fā)明的多處理器配置架構(gòu)是呈現(xiàn)雙層式架構(gòu)，且適用于多種不同的處理器連接方式。參照圖4，本例簡單說明第一電路板100和第二電路板200上處理器的連接方式，該第三實(shí)施例中第一電路板100上具有四個第一處理器1100、1101、1102、1103，而第二電路板200上亦具有四個第二處理器2100、2101、2102、2103。
第一電路板100上的第一處理器1100、1101、1102、1103借由第一內(nèi)部總線130、131、132、133而彼此相連；其中，第一內(nèi)部總線130連接第一處理器1100、1101，第一內(nèi)部總線131連接第一處理器1100、1102；第一內(nèi)部總線132連接第一處理器1101、1103；第一內(nèi)部總線133連接第一處理器1102、1103。此外，經(jīng)由適配卡300上的二個第三內(nèi)部總線330、331，而使第一處理器1102、1103分別連接至第二電路板200上的第二處理器2100、2101。
第二電路板200上的第二處理器2100、2101、2102、2103亦借由第二內(nèi)部總線230、231、232、233而彼此相連；換句話說，第二內(nèi)部總線230連接第一處理器2100、2101，第二內(nèi)部總線231連接第一處理器2100、2102，第二內(nèi)部總線232連接第一處理器2101、2103，第二內(nèi)部總線233連接第一處理器2102、2103。于此，前述各處理器可為一中央處理器(central processing unit；CPU)；各個總線均具有一特定頻寬，以達(dá)成各個處理器通訊。其中，第一處理器1100連接有一外部總線140，而透過該外部總線140可與應(yīng)用系統(tǒng)的其它裝置通訊。上述內(nèi)、外部總線可為HT總線，或者其它任何使用在處理器間通訊的總線類型；任一處理器與連接器之間的連接，亦可以上述內(nèi)部總線達(dá)成。
再者，為了提升處理器間的通訊速度，以供指令執(zhí)行速度，這些處理器亦可采用交錯連接的方式，以縮短各個處理器至外部總線的通訊路由，如圖5、6所示。同一主機(jī)板上的交錯連接，可以多層線路布局技術(shù)予以實(shí)現(xiàn)，不同主機(jī)板上者則分別調(diào)整兩主機(jī)板上的線路布局而達(dá)成。參照圖5，第二電路板200上，第二處理器2100透過第二內(nèi)部總線240連接至第二處理器2103，第二處理器2101透過第二內(nèi)部總線241連接至第二處理器2102；此外，第二處理器2100、2101、2102、2103之間分別透過第二內(nèi)部總線231、233、232而依序相連。參照圖6，適配卡300上經(jīng)過第三內(nèi)部總線330、332、333，連接第一電路板100和第二電路板200上的處理器。
請參閱圖7，顯示根據(jù)本發(fā)明一實(shí)施例的適配卡300?？蔀橐桓咚賯鬏斂?，其以高速傳輸技術(shù)(HyperTransport technology)所制作而成；其上的內(nèi)部總線規(guī)格即為高速傳輸總線。適配卡300上具有第一管腳接口301、第二管腳接口302與多條連接線路303；第一管腳接口301與第二管腳接口302分別包含多個接地管腳(pin)、多個輸入管腳和多個輸出管腳(圖中均未顯示)所組成，其管腳定義(Pin Definition)符合HT規(guī)格，而連接線路303實(shí)質(zhì)上可形成一或多個第三內(nèi)部總線(例如高速總線)，即用以形成連接第一、第二管腳接口301、302的各管腳的線路布局。前述輸入管腳中包括有信息高速傳輸輸入管腳、頻率高速傳輸輸入管腳、控制信號高速傳輸輸入管腳、除錯(debug)信息輸入管腳以及邏輯測試輸入管腳；其中，信息高速傳輸輸入管腳用以輸入命令/地址/數(shù)據(jù)等信息，頻率高速傳輸輸入管腳用以輸入頻率，控制信號高速傳輸輸入管腳用以輸入控制信號，除錯信息輸入管腳用以輸入諸如除錯要求、除錯準(zhǔn)備等信息，而邏輯測試輸入管腳可用以輸入測試信息，如聯(lián)合測試協(xié)會(Joint TestAction Group；JTAG)信息。并且，輸出管腳中則包括有控制信號高速傳輸輸出管腳、信息高速傳輸輸出管腳、頻率高速傳輸輸出管腳、除錯信息輸出管腳、邏輯測試輸出管腳以及頻率輸出管腳；其中，控制信號高速傳輸輸出管腳用以輸出控制信號，信息高速傳輸輸出管腳用以輸出命令/地址/數(shù)據(jù)等信息，頻率高速傳輸輸出管腳用以輸出頻率，除錯信息輸出管腳用以輸出諸如除錯要求、除錯準(zhǔn)備等信息，邏輯測試輸出管腳可用以輸出測試信息，如聯(lián)合測試協(xié)會信息，而該頻率輸出管腳用以輸出處理器的頻率給處理器所屬的主板上其它部件。最后，一個或多個固定孔304可供輔助的固定件加以固定，提升適配卡300與第一、第二連接器120、220的連接強(qiáng)度。
對應(yīng)于使用HT規(guī)格的適配卡300，第一、第二連接器120、220亦需使用相同技術(shù)，亦即其插槽內(nèi)的管腳定義需符合HT規(guī)格。在本發(fā)明的一實(shí)施例中，可采用較為普遍的PCI-Express接收器(插槽)作為第一和第二連接器120、220，二者與適配卡300的管腳定義即需彼此對應(yīng)，并符合HT規(guī)格，唯第一、第二連接器120、220與適配卡300的實(shí)體架構(gòu)(Physical Structure)皆需符合PCI-Express規(guī)格。
再者，如圖8A、8B所示，為提升安裝便利性與精準(zhǔn)性，第一和第二連接器120、220分別可設(shè)置一導(dǎo)引件122、222，以輔助適配卡300可穩(wěn)固且輕易地與第一和第二連接器120、220連結(jié)。導(dǎo)引件122、222為具有罩狀的蓋體(圖中未顯示)，其底側(cè)具有開口A可套蓋于第一或第二連接器120、220上，而頂側(cè)的導(dǎo)引槽B呈漏斗狀與開口A相通，位置上對應(yīng)于第一、第二連接器120、220的插槽123、223，以便于導(dǎo)引適配卡300輕易的插入導(dǎo)引件122、222中，進(jìn)而插入第一、第二連接器120、220的插槽123、223中。
再者，如圖9所示，為減少適配卡300所承受的應(yīng)力，可使用一承載板400來承載第二電路板200，并且該承載板400的側(cè)邊可具有一個或多個固定件410，以將該承載板400固定于其它裝置如機(jī)殼上，不讓第二電路板200的重量由適配卡300或第一電路板100分擔(dān)；其中，配合第二電路板200下方的第二連接器220，可在承載板400設(shè)計(jì)有一個或多個孔洞420，以顯露出第二連接器220使其亦可與適配卡300連結(jié)，也就是說，承載板400具有與第二電路板200下方的第二連接器220相對應(yīng)的一個或多個孔洞420。舉例來說，當(dāng)該多處理器系統(tǒng)的處理器配置架構(gòu)設(shè)置于一機(jī)殼內(nèi)時，則可利用該固定件410將承載板400固定于機(jī)殼上，以支撐第二電路板200，進(jìn)而減少適配卡300所需承受的應(yīng)力。此外，當(dāng)多處理器系統(tǒng)的處理器配置架構(gòu)存在有多個第二電路板200時，亦可搭配使用多個承載板400來分別承載一、第二電路板100、200。
并且，該承載板400承載第二電路板的另一表面上設(shè)有一個或多個支撐件430，設(shè)置于孔洞420旁，用以加強(qiáng)適配卡300的強(qiáng)度，如圖10所示；舉例來說，當(dāng)適配卡300與自承載板400的孔洞420內(nèi)顯露出第二連接器200連結(jié)時，可利用插銷固定圖10支撐件430上的定位孔431與對應(yīng)的圖7適配卡300上的固定孔304，將適配卡300固定于支撐件430上，借以增強(qiáng)適配卡300的固定強(qiáng)度。
綜合上述，借由上述的實(shí)現(xiàn)多處理器的系統(tǒng)架構(gòu)，可提供一大型系統(tǒng)，即具有多個接受器以連接多個處理器的數(shù)據(jù)處理系統(tǒng)。其中，每一處理器中具有一路由邏輯單元，其包含有支持自一處理器至另一處理器的通訊路由所需的邏輯，借以控制處理器間的通訊。并且，采用這種系統(tǒng)架構(gòu)能夠順利實(shí)現(xiàn)多個處理器的系統(tǒng)，同時可表現(xiàn)出多個處理器的整體性能。
權(quán)利要求
1.一種多處理器系統(tǒng)，包括有一第一電路板，包括至少一第一連接器；復(fù)數(shù)個第一處理器；以及復(fù)數(shù)個第一內(nèi)部總線，選擇性用以將這些第一處理器中的至少二個該第一處理器彼此連接，以及用以將至少一該第一處理器連接至該第一連接器；一第二電路板，包括至少一第二連接器；復(fù)數(shù)個第二處理器；以及復(fù)數(shù)個第二內(nèi)部總線，選擇性用以將這些第二處理器中的至少二個該第二處理器彼此連接，以及用以將這些第二處理器中的至少一個該第二處理器連接至該第二連接器；以及至少一適配卡，包含至少一第一管腳接口，用以連接該第一連接器；至少一第二管腳接口，用以連接該第二連接器；以及至少一第三內(nèi)部總線，分別用以連接該第一管腳接口與該第二管腳接口；其中，至少一個該第一處理器透過該第一內(nèi)部總線、該第一連接器、該適配卡、該第二連接器與該第二內(nèi)部總線，而與至少一該第二處理器連接。
2.如權(quán)利要求1所述的多處理器系統(tǒng)，其特征在于該第一內(nèi)部總線、該第一連接器、該第二內(nèi)部總線、該第二連接器、該第一管腳接口、該第二管腳接口與該第三內(nèi)部總線符合高速傳輸(HyperTransport；HT)規(guī)格。
3.如權(quán)利要求1所述的多處理器系統(tǒng)，其特征在于該第一連接器與該第一管腳接口的實(shí)體架構(gòu)符合PCI-Express規(guī)格，且該第一連接器和該第一管腳接口的管腳定義(Pin Definition)符合高速傳輸規(guī)格。
4.如權(quán)利要求1所述的多處理器系統(tǒng)，其特征在于該第一連接器包含一殼體，其頂端具有一插槽，且該插槽的實(shí)體架構(gòu)符合PCI-Express規(guī)格，底端則用以固定于該第一電路板上；以及復(fù)數(shù)管腳，設(shè)置于該插槽內(nèi)，用以與該第一電路板的電路電性連接，以及用以可插拔式電性連接該第一管腳接口，其中這些管腳的管腳定義符合高速傳輸規(guī)格。
5.如權(quán)利要求1所述的多處理器系統(tǒng)，其特征在于該第二連接器與該第二管腳接口的實(shí)體架構(gòu)符合PCI-Express規(guī)格，且該第二連接器與該第二管腳接口的管腳定義符合高速傳輸規(guī)格。
6.如權(quán)利要求1所述的多處理器系統(tǒng)，其特征在于該第二連接器包含一殼體，其頂端具有一插槽，且該插槽的實(shí)體架構(gòu)符合PCI-Express規(guī)格，底端則用以固定于該第一電路板上；以及復(fù)數(shù)管腳，設(shè)置于該插槽內(nèi)，用以與該第一電路板的電路電性連接，以及用以可插拔式電性連接該第一管腳接口，其中這些管腳的管腳定義符合高速傳輸規(guī)格。
7.如權(quán)利要求1所述的多處理器系統(tǒng)，其特征在于該第一電路板上具有四個該第一處理器，該第二電路板上具有四個該第二處理器。
8.如權(quán)利要求1所述的多處理器系統(tǒng)，其特征在于該多處理器系統(tǒng)還包括一承載板，用以承載該第二電路板，其中該承載板具有至少一孔洞對應(yīng)于該第二連接器，以顯露出該第二連接器。
9.如權(quán)利要求8所述的多處理器系統(tǒng)，其特征在于該承載板還包括至少一固定件，以供固定該承載板于容置該多處理器系統(tǒng)的一機(jī)殼上。
10.如權(quán)利要求9所述的多處理器系統(tǒng)，其特征在于該承載板還包括至少一支撐件，固定在該承載板上且鄰近該孔洞之處，用以固著該適配卡。
11.如權(quán)利要求1所述的多處理器系統(tǒng)，其特征在于該多處理器系統(tǒng)還包含至少一導(dǎo)引件，具有一蓋體，其中該蓋體的底側(cè)具有一開口，用以套蓋于該第一連接器和該第二連接器其中一個上，以及該蓋體的頂側(cè)具有一導(dǎo)引槽，呈漏斗狀且與該開口相通，以導(dǎo)引該適配卡插入至該第一連接器和該第二連接器其中一個內(nèi)。
12.如權(quán)利要求1所述的多處理器系統(tǒng)，其特征在于該第一電路板還包括有一外部總線，連接至少一個該第一處理器，以執(zhí)行這些第一處理器對外通訊的接收和傳送。
13.如權(quán)利要求12所述的多處理器系統(tǒng)，其特征在于該外部總線為一高速傳輸總線。
14.如權(quán)利要求1所述的多處理器系統(tǒng)，其特征在于這些第一處理器與這些第二處理器為中央處理器。
15.一種適配卡，用以連接一第一電路板與一第二電路板，其中該第一和第二電路板上分別具有至少一第一連接器和至少一第二連接器，該適配卡包含至少一第一管腳接口，用以連接該第一連接器；至少一第二管腳接口，用以連接該第二連接器；以及至少一內(nèi)部總線，用以連接該第一管腳接口與該第二管腳接口。
16.如權(quán)利要求15所述的適配卡，其特征在于該第一管腳接口、該第二管腳接口與該內(nèi)部總線符合高速傳輸規(guī)格。
17.如權(quán)利要求15所述的適配卡，其特征在于該第一管腳接口與該第二管腳接口的實(shí)體架構(gòu)符合PCI-Express規(guī)格，且該第一與該第二管腳接口的管腳定義符合高速傳輸規(guī)格。
18.如權(quán)利要求15所述的適配卡，其特征在于該適配卡還包括復(fù)數(shù)個處理器分別設(shè)置在該第一電路板與該第二電路板上，且分別電性連結(jié)至該第一和該第二連接器。
19.一種連接器，位于一電路板上，供以連接一適配卡，包含一殼體，其頂端具有一插槽，且該插槽的實(shí)體架構(gòu)符合PCI-Express規(guī)格，底端則用以固定于該第一電路板上；以及復(fù)數(shù)管腳，設(shè)置于該插槽內(nèi)，用以與該第一電路板的電路電性連接，以及用以可插拔式電性連接該第一管腳接口，其中這些管腳的管腳定義符合高速傳輸規(guī)格。
20.如權(quán)利要求19所述的連接器，其特征在于該連接器更包含一導(dǎo)引件，具有一蓋體，其中該蓋體的底側(cè)具有一開口，用以套蓋于該連接器上，以及該蓋體的頂側(cè)具有一導(dǎo)引槽，呈漏斗狀、與該開口相通，且位置上對應(yīng)于該連接器的插槽，以導(dǎo)引該適配卡插入至該插槽內(nèi)。
21.如權(quán)利要求19所述的連接器，其特征在于該電路板上設(shè)有復(fù)數(shù)處理器電性連結(jié)至該連接器。
全文摘要
一種多處理器系統(tǒng)，包括有第一電路板、第二電路板與適配卡。第一和第二電路板上分別具有多個處理器、多個總線與多個連接器，并且適配卡能同時與第一和第二電路板上的連接器相連接，以使第一電路板上的處理器，可通過第一電路板上的總線與連接器、適配卡、第二電路板上的連接器與總線，連接至第二電路板上的處理器。
文檔編號G06F15/177GK1979460SQ20051011088
公開日2007年6月13日 申請日期2005年11月29日 優(yōu)先權(quán)日2005年11月29日
發(fā)明者楊善凱, 倪世軍, 沈劍, 丁蕾, 丁海鳴 申請人:泰安電腦科技(上海)有限公司, 泰安電腦科技股份有限公司