專利名稱：具多重操作電壓的閃存控制器及其使用方法
技術(shù)領(lǐng)域：
本發(fā)明關(guān)于一種閃存控制器，特別是關(guān)于一種具多重操作電壓的閃存控制器。
背景技術(shù)：
昔知的閃存儲存裝置，如SD記憶卡、MMC記憶卡、USB記憶卡、CF記憶卡、或MS記憶卡等，通常會利用一固定電壓位準(如3.3伏特)進行操作；然而，隨著移動通訊主機(如PDA及手機)在市場上的急速擴展，必須使用到較低的電壓位準(如1.8伏特)的操作電壓，以便節(jié)省電池電量的消耗。這種雙操作電壓的設(shè)計對智能式閃存控制器而言是一種挑戰(zhàn)，因為閃存控制器需扮演各種組合的主機(如計算機、PDA、或手機)間的無縫介面的角色，而且各種閃存元件設(shè)置于各種閃存儲存裝置中。
如圖1所示，其為昔知的閃存儲存裝置50的一方塊圖，其中閃存儲存裝置50包括一主機介面27、一雙操作電壓閃存控制器20、一閃存元件51、及一閃存介面24。而且，閃存儲存裝置50透過主機介面27連接至一主機裝置10，如下列表1及表1所示，主機裝置10與閃存儲存裝置50之間共有六種介面組合。
列表1(a)高操作電壓的主機與高操作電壓的閃存(b)低操作電壓的主機與高操作電壓的閃存(c)雙操作電壓的主機與高操作電壓的閃存(d)高操作電壓的主機與雙操作電壓的閃存(e)低操作電壓的主機與雙操作電壓的閃存
(f)雙操作電壓的主機與雙操作電壓的閃存 表1具高操作電壓的主機裝置10例如為個人計算機、個人數(shù)字助理(PDA)、或手機等利用單一固定電壓(通常為3.3伏特)進行操作的裝置；另外，低操作電壓的主機裝置10例如為個人數(shù)字助理(PDA)或手機等利用單一固定電壓(通常為1.8伏特)進行操作的裝置；雙操作電壓的主機裝置10例如為個人計算機、個人數(shù)字助理(PDA)、或手機等可以依據(jù)需要而利用3.3伏特的高電壓或1.8伏特的低電壓與閃存置50介面連接的裝置。
高操作電壓的閃存元件51利用單一固定電壓(通常為3.3伏特)進行操作，所以其通常稱為3.3V閃存；另外，雙操作電壓的閃存元件51可以依據(jù)需要而利用3.3伏特的高電壓或1.8伏特的低電壓進行操作，然而即使此種閃存可以在兩種電壓下操作，但為了達到低功率消耗，所以其通常會利用1.8伏特的低電壓進行操作，故其通常稱為1.8V閃存。
昔知的雙操作電壓的閃存控制器20包括一降壓式電壓調(diào)節(jié)器25，其提供1.8伏特的低電壓，以便作為閃存元件51及快閃輸入/輸出緩沖器23的電壓源，其利用適當?shù)卦O(shè)定跳線器以連結(jié)節(jié)點A41、B42、C43、D44、E45及F46，進而定義出前述的各種介面組合方式(除了介面組合(b)以外)。因此，對連接到高操作電壓的存儲器裝置的主機裝置而言，若主機裝置為低操作電壓的主機裝置10，則其僅能夠介面連接至具雙操作電壓的閃存元件51，但無法介面連接至其它高操作電壓的閃存。
節(jié)點A41、B42、及C43構(gòu)成一跳線組，其以節(jié)點B42為中心極的一單刀雙擲電源交換器，另外，節(jié)點D44、E45、及F46亦構(gòu)成一跳線組，其以節(jié)點E45為中心極的另一單刀雙擲電源交換器；當選擇A-B連結(jié)時，可以連接節(jié)點A41與B42，而當選擇B-C連結(jié)時，可以連接節(jié)點B42與C43，其中A-B連結(jié)與B-C連結(jié)僅能夠二者則一執(zhí)行；另外，當選擇D-E連結(jié)時，可以連接節(jié)點D44與E45，而當選擇E-F連結(jié)時，可以連接節(jié)點E45與F46，其中D-E連結(jié)與E-F連結(jié)僅能夠二者則一執(zhí)行。
由于雙操作電壓的閃存的可行性幾乎完全取決于半導(dǎo)體制程技術(shù)的先進程度，所以無法提供能夠同時介面連接任意類型的閃存元件(如雙操作電壓、高操作電壓或低操作電壓)的智能型雙操作電壓的閃存控制器。
如圖1所示，昔知的雙操作電壓的閃存控制器20包括一主機介面27、一主機輸入/輸出緩沖器21、一核心控制邏輯22、一快閃輸入/輸出緩沖器23、一降壓式電壓調(diào)節(jié)器25以及一閃存介面24。其中，閃存控制器20具有數(shù)個不同的介面墊部VCCIN_IOH 31、VCCIN_H32、VCCIN_K 35、VCCIN_IOF 36、VCCOUT_F 33、及VCCOUT_K 34，藉以提供電壓的輸入與輸出。介面墊部VCCIN_IOH 31連接至主機輸入/輸出緩沖器21的一電壓輸入端，其恒連接至主機裝置10的電壓輸出端(即電壓介面)；介面墊部VCCIN_H 32連接至降壓式電壓調(diào)節(jié)器25的一電壓輸入端；介面墊部VCCIN_K 35連接至核心控制邏輯22的一電壓輸入端；介面墊部VCCIN_IOF 36連接至快閃輸入/輸出緩沖器23的一電壓輸入端，其經(jīng)由電壓輸入端VCCIN_F 52連接至閃存元件51；介面墊部VCCOUT_F 33自降壓式電壓調(diào)節(jié)器25輸出1.8伏特電壓的一電壓輸出端，而所輸出的1.8伏特電壓可以用來操作閃存元件51；介面墊部VCCOUT_K 34自降壓式電壓調(diào)節(jié)25輸出1.8伏特電壓的一電壓輸出端，而所輸出的1.8伏特電壓可以用來操作核心控制邏輯22。
介面墊部VCCIN_F 52及VCCIN_IOF 36連接至三腳跳線組的節(jié)點B42，而三腳跳線組的另一節(jié)點A41連接至主機裝置10的電壓介面，三腳跳線組的另一節(jié)點C43連接至介面墊部VCCOUT_F 33，于此，二選一的A-B連結(jié)與B-C連結(jié)可以用來分別為閃存元件51選擇電壓來源，如主機裝置10的電壓介面或經(jīng)由介面墊部VCCOUT_F 33輸出的1.8伏特電壓。
另一三腳跳線組用來設(shè)定一雙操作電壓卡(圖未示)的操作模式，并用以正確地經(jīng)由節(jié)點E45反應(yīng)所安裝的閃存元件51的類型，節(jié)點D44連接至主機裝置10的電壓介面，節(jié)點F46接地，而所提供的二選一的D-E連結(jié)與E-F連結(jié)可以用來分別為閃存儲存裝置50選擇操作模式，如雙操作電壓或高操作電壓。其中，雙操作電壓指使用1.8伏特的閃存，而高操作電壓指使用3.3伏特的閃存；而跳線組節(jié)點D、E、F用以讓閃存控制器20于開機期間回復(fù)主機裝置10，以告知所使用的閃存元件51的類型，如1.8伏特(雙操作電壓)或3.3伏特(高操作電壓)。
圖2為一流程圖，其顯示于開機后，閃存控制器20回復(fù)主機裝置10的詢問的流程。于開機后，閃存控制器20會等待來自主機裝置10的一命令(步驟300)，接著，主機裝置10會傳送一電壓詢問命令(步驟301)至閃存儲存裝置50，然后，閃存控制器20會依據(jù)雙操作電壓卡選擇自此跳線組經(jīng)由節(jié)點E45將正確的電壓類型回復(fù)至主機裝置10(步驟302)。
承上所述，若所回復(fù)的是高操作電壓模式，則主機裝置10會判斷是否能夠支持此閃存儲存裝置50，若無法支持，則來自主機裝置10的電壓介面的電壓源會被關(guān)閉，且閃存儲存裝置50會無法啟動；另外，若所回復(fù)的是雙操作電壓模式，則主機裝置10會判斷是否能夠提供1.8伏特的電壓源至閃存儲存裝置50，若可以提供，則會判斷是否需要先關(guān)閉電壓源，然后再調(diào)整至1.8伏特的電壓源(步驟304)，相反地，若無法提供，則會維持原本的電壓源、并繼續(xù)初始的程序；此時，閃存儲存裝置50可以開始自主機裝置接受一識別命令(步驟305)；最后，開始從主機裝置10傳送資料(步驟306)。
如圖1所示，有2種有效的跳線組合可以選擇輸入至快閃輸入/輸出緩沖器23的電壓墊部VCCIN_IOF 36與閃存元件51的電壓墊部VCCIN_F 52的電壓源，如下表2與表3所示。
表2其中A-B連結(jié)連接跳線組的節(jié)點A與節(jié)點B；B-C連結(jié)連接跳線組的節(jié)點B與節(jié)點C；D-E連結(jié)連接跳線組的節(jié)點D與節(jié)點E；E-F連結(jié)連接跳線組的節(jié)點E與節(jié)點F；
G-H連結(jié)連接跳線組的節(jié)點G與節(jié)點H；以及H-I連結(jié)連接跳線組的節(jié)點H與節(jié)點I，其中「不允許」對應(yīng)至列表1所顯示的「介面組合(b)」。
表3由于昔知的閃存控制器僅具有單一降壓式電壓調(diào)節(jié)器，所以無法讓1.8伏特操作電壓的主機裝置與3.3伏特操作電壓的閃存介面連接，如表2與表3所示。
因此，如何提供一種具有(a)能夠讓單一主機以任意組合方式介面連接至數(shù)個具不同操作電壓的閃存元件、(b)能夠改善功率消耗效率、(c)能夠不需使用外部跳線選擇來配置電壓源、及(d)能夠簡化閃存控制器的電壓源介面引腳等特征的閃存控制器，正是當前的重要課題之一。

發(fā)明內(nèi)容
有鑒于上述課題，本發(fā)明的目的為提供一種閃存控制器，其包括一主機介面、一閃存介面、及一控制邏輯，其中控制邏輯耦接于主機介面與閃存介面之間、并處理復(fù)數(shù)個電壓；另外，依本發(fā)明的閃存控制器更包括一機構(gòu)，其讓一多重操作電壓主機介面連接至具高操作電壓或多重操作電壓的一閃存。
昔知技術(shù)相比，依本發(fā)明的閃存控制器具有下列優(yōu)點(1)利用一可程序電壓調(diào)節(jié)器及一電壓比較器讓單一主機以任意組合方式介面連接至數(shù)個具不同操作電壓的閃存元件；(2)利用閃存控制器整合可程序電壓調(diào)節(jié)器及電壓比較器的機制來改善功率消耗效率；(3)利用前述的整合方式，所以能夠不需使用外部跳線選擇來配置電壓源；及(4)利用省略冗余的電壓源介面引腳，以便簡化閃存控制器的電壓源介面引腳。


圖1為一方塊圖，顯示昔知的閃存儲存裝置的架構(gòu)；圖2為一流程圖，顯示閃存控制器于開機后回復(fù)主機裝置的訊問的流程；圖3為一方塊圖，顯示依本發(fā)明第一較佳實施例的雙操作電壓的閃存控制器；圖4為一流程圖，顯示依本發(fā)明第一較佳實施例的閃存控制器于開機后回復(fù)主機裝置的訊問的流程；圖5為一方塊圖，顯示依本發(fā)明第二較佳實施例的雙操作電壓的閃存控制器；圖6為一流程圖，顯示依本發(fā)明第二較佳實施例的閃存控制器于開機后回復(fù)主機裝置的訊問的流程；圖7為一流程圖，顯示設(shè)定適當?shù)碾妷呵袚Q及測試閃存的步驟的詳細流程；以及圖8為一方塊圖，顯示依本發(fā)明第三較佳實施例的閃存控制器。
元件符號說明100、200、300閃存控制器系統(tǒng)10、110、210主機裝置20、120、220閃存控制器21、121、221主機輸入/輸出緩沖器
22、122、222核心控制邏輯23、123、223快閃輸入/輸出緩沖器24、124、224閃存介面25、125、153、225電壓調(diào)節(jié)器27、127、227主機介面126、226電壓比較器300～306昔知閃存控制器于開機后回復(fù)主機裝置的訊問的流程步驟400～406本發(fā)明第一較佳實施例的閃存控制器于開機后回復(fù)主機裝置的訊問的流程步驟500～513本發(fā)明第二較佳實施例的閃存控制器于開機后回復(fù)主機裝置的訊問的流程步驟600～612設(shè)定適當?shù)碾妷呵袚Q及測試閃存的流程步驟VCCIN_IOH 31、VCCIN_H 32、VCCOUT_F 33、VCCOUT_K 34、VCCIN_K 35、VCCIN_IOF 36、VCCIN_F 52、VCCIN_IOH 131、VCCIN_H 132、VCCOUT_F 133、VCCOUT_K 134、VCCIN_K 135、VCCIN_IOF 136、VCCIN_F 152、VCCIN_IOH 231、VCCOUT_F 233、VCCIN_F 252介面墊部50、150、250閃存儲存裝置51、151、251閃存元件A41、B42、C43、D44、E45、F46、A141、B142、C143、D144、E145、F146、G147、H148、I149節(jié)點具體實施方式
以下將參照相關(guān)附圖，說明依本發(fā)明較佳實施例的具多重操作電壓的閃存控制器。
本發(fā)明關(guān)于一種閃存控制器，特別關(guān)于一種具多重操作電壓的閃存控制器。以下將依據(jù)專利申請案相關(guān)規(guī)定說明依本發(fā)明較佳實施例的閃存控制器，以便讓熟悉該項技藝者能夠據(jù)以實施本發(fā)明；以下所述僅為舉例性，而非為限制性者，任何未脫離本發(fā)明的精神與范疇，而對其進行的等效修改或變更，均應(yīng)包含于所述的權(quán)利要求范圍中。
依本發(fā)明較佳實施例的具多重操作電壓的閃存控制器應(yīng)具有下列特征(a)能夠讓單一主機以任意組合方式介面連接至數(shù)個具不同操作電壓的閃存元件；(b)能夠改善功率消耗效率；(c)能夠不需使用外部跳線選擇來配置電壓源；及(d)能夠簡化閃存控制器的電壓源介面引腳。
須注意者，下述實施例雖僅說明具多重操作電壓的閃存控制器，但熟悉該項技藝者皆應(yīng)了解本發(fā)明可以應(yīng)用在任意一種能夠提供多重操作電壓的環(huán)境；另外，雖然下述實施例僅討論特定的操作電壓值，但任何未脫離本發(fā)明的精神與范疇，而可以使用的各種操作電壓值皆應(yīng)包含于本發(fā)明中。
請參照圖3所示，其顯示依本發(fā)明第一較佳實施例的雙操作電壓的閃存控制器系統(tǒng)，其中，系統(tǒng)100包括一主機介面127、一雙操作電壓的閃存控制器120、一升壓式電壓調(diào)節(jié)器153以及三跳線組(分別包含節(jié)點A、B、C，節(jié)點D、E、F，以及節(jié)點G、H、I)；另外，系統(tǒng)100更包括一閃存元件151及一閃存介面124。
如圖3所示，本實施例增設(shè)有分離的升壓式電壓調(diào)節(jié)器153以及一跳線組(包含節(jié)點G147、節(jié)點H148及節(jié)點I149)，在本實施例中，如表1、表2與表3中的介面組合(b)亦可以被支持，因此能夠達成前述的目的(a)能夠讓具低操作電壓、具高操作電壓或具雙操作電壓的主機以任意組合方式介面連接至具具高操作電壓或具雙操作電壓的閃存元件。
當快閃記憶卡首次被制造出來時，其類型會被定為3.3伏特操作電壓或雙操作電壓，然而主機裝置的類型必須在插入快閃記憶卡之后才能夠得知；如表2或表3所示，對應(yīng)某一閃存類型的各字段中的跳線設(shè)定必須保持相同，亦即是，如表1的同一欄中的各字段所填入的介面組合必須相同；表4顯示一種可能的跳線設(shè)定組合，其用以選擇輸入至快閃輸入/輸出緩沖器123的電壓墊部VCCIN_IOF 136與閃存元件151的電壓墊部VCCIN_F 152的電壓源。
表4請參照圖4所示，其顯示依本發(fā)明第一較佳實施例的閃存控制器120’(如圖3所示)于開機后回復(fù)主機裝置110的訊問的流程。在開機之后，閃存控制器120’等待來自主機裝置110的命令(步驟400)，接著，主機裝置110會傳送電壓詢問命令至閃存儲存裝置150(步驟401)，然后，閃存控制器120’回復(fù)一「雙操作電壓卡」模式至主機裝置110(步驟402)。
在接收到閃存控制器120’所回復(fù)的「雙操作電壓卡」模式后，主機裝置110會接著判斷其是否能夠提供1.8伏特的操作電壓給閃存儲存裝置150；此時，若可以提供，則判斷是否需要先關(guān)閉電壓源、然后調(diào)整回1.8伏特(步驟404)；若無法提供，則會維持原本的電壓源、并繼續(xù)初始的程序；此時，閃存儲存裝置150可以開始自主機裝置110接受一識別命令(步驟405)；最后，開始從主機裝置110傳送資料(步驟406)。
基于前述的「對應(yīng)某一閃存類型的各字段中的跳線設(shè)定必須保持相同」的限制條件，填入表中的部分介面組合無法有效運作，進而會造成更多的功率消耗。
以表4所示的介面組合(e)與(f)為例，閃存的電壓源直接來自主機裝置，而非來自降壓式電壓調(diào)節(jié)器125(如圖3所示)，如表4中閃存1.8V/3.3V的字段所示，其包含二種情況，例如介面組合(d)針對3.3伏特的主機裝置，而介面組合(e)與(f)針對1.8伏特的主機裝置。由于跳線設(shè)定并未利用智能型控制，所以前述的介面組合(d)、(e)與(f)的內(nèi)容皆須相同。
利用增設(shè)跳線設(shè)定的智能型控制，本發(fā)明可以提供更微調(diào)的電壓源選擇(如表5所示)。表5顯示比表4更佳的介面組合表，其用以選擇輸入至快閃輸入/輸出緩沖器123的電壓墊部VCCIN_IOF 136與閃存元件151的電壓墊部VCCIN_F 152的電壓源(如圖5所示)。
表5須注意者，如圖3所示的跳線設(shè)定中的節(jié)點A141、B142、C143、D144、E145、F146、G147、H148、I149可以依據(jù)實際需要而更換為任意一種數(shù)字控制交換器。
圖5為一方塊圖，其顯示依本發(fā)明第二較佳實施例的閃存控制器。在本實施例中，電壓比較器126與可程序電壓調(diào)節(jié)器125整合于具雙操作電壓的閃存控制器120中，利用此種設(shè)計可以讓閃存控制器系統(tǒng)成為獨立的計算機系統(tǒng)。
圖6為一流程圖，其顯示依本發(fā)明第二較佳實施例的具雙操作電壓的智能型閃存控制器120(如圖5所示)于開機后回復(fù)主機裝置110的訊問的流程；在開機(步驟500)后，閃存控制器120透過電壓比較器126偵測主機的操作電壓(步驟501)，然后設(shè)定適當?shù)碾妷呵袚Q并測試閃存(步驟502)。
圖7為一流程圖，其顯示設(shè)定適當?shù)碾妷呵袚Q及測試閃存的步驟的詳細流程。首先，假設(shè)閃存可以在1.8伏特的電壓下操作(步驟600)；接著，檢查電壓比較器以判斷主機裝置110是否支持3.3伏特(步驟601)；若可以支持，則設(shè)定B-C連結(jié)、D-E連結(jié)及H-I連結(jié)，并設(shè)定主機裝置的操作電壓為3.3伏特、且閃存的操作電壓為1.8伏特(步驟605)，接著進行步驟606以測試操作閃存；若步驟607判斷閃存通過測試，則離開此流程(步驟612)，反之，若步驟607判斷閃存無法通過測試，則設(shè)定A-B連結(jié)及E-F連結(jié)，并設(shè)定主機裝置110的操作電壓為3.3伏特、且閃存的操作電壓為3.3伏特(步驟610)；然后，進行步驟611以測試操作閃存；之后，離開此流程(步驟612)。
承上所述，若步驟601判斷主機裝置110支持1.8伏特，則設(shè)定A-B連結(jié)及E-F連結(jié)，并設(shè)定主機裝置的操作電壓為1.8伏特、且閃存的操作電壓為1.8伏特(步驟602)，接著進行步驟603以測試操作閃存；若步驟604判斷閃存通過測試，則離開此流程(步驟612)，反之，若步驟604判斷閃存無法通過測試，則設(shè)定B-C連結(jié)、D-E連結(jié)及G-H連結(jié)，并設(shè)定主機裝置110的操作電壓為1.8伏特、且閃存的操作電壓為3.3伏特(步驟608)；然后，進行步驟609以測試操作閃存；之后，離開此流程(步驟612)。
在離開上述流程(步驟612)后，進行步驟503以判斷是否通過測試；若無法通過測試，則判斷無法存取閃存儲存裝置(步驟504)；反之，若可以通過測試，則等待主機裝置的命令(步驟505)；接著步驟506判斷是否接收到主機的電壓詢問命令；若未接收到電壓詢問命令，則繼續(xù)等待(步驟505)；若接收到電壓詢問命令，則判斷主機裝置110與閃存元件151之間是否為介面組合(b)與(d)其中之一(步驟507)；若是，則將「雙操作電壓卡」回復(fù)給主機裝置110(步驟508)；反之，若否，則將「高操作電壓卡」回復(fù)給主機裝置110(步驟509)。
接著，當主機裝置110接收到閃存控制器120所回復(fù)的「雙操作電壓卡」模式，其判斷是否能夠提供1.8伏特的操作電壓給閃存儲存裝置150(步驟510)；若可以提供，則主機裝置110判斷是否需要先關(guān)閉電壓源、并調(diào)整至1.8伏特(步驟511)，此時，閃存控制器會重新回到步驟500的開機狀態(tài)；若判斷要維持電壓源，則主機裝置110不須進行電壓變換，并繼續(xù)進行初始的程序；此時，閃存儲存裝置150開始接受主機裝置110的識別命令(步驟512)；最后，開始從主機裝置110傳送資料(步驟513)。
比較表4與表5，介面組合(a)、(c)、(e)及(f)直接自主機裝置110提供電壓源至閃存，而閃存控制器可以關(guān)閉內(nèi)部的電壓調(diào)節(jié)器125，因此可以節(jié)省電量以達到前述的目的(b)能夠改善功率消耗效率。
另外，依本發(fā)明智能型閃存控制器還具有另一優(yōu)點，其可以不須使用「雙操作電壓卡」交換器，而改以軟件方式實現(xiàn)；此時，其它所有的與電壓源選擇相關(guān)的跳線器皆可以采用內(nèi)建于閃存控制中的可程序電源交換器(圖未示)來取代，故不需要外部跳線設(shè)定、并能達到前述的目的(c)能夠不需使用外部跳線選擇來配置電壓源。
如圖5所示，在具雙操作電壓的閃存控制器120中，主機輸入/輸出緩沖器121的電壓源VCCIN_IOH 131必須維持恒定、或?qū)?yīng)至可程序電壓調(diào)節(jié)器125與電壓調(diào)節(jié)器126的電壓源VCCIN_H 132，核心控制邏輯122的電壓源VCCIN_K 135必須維持恒定、或?qū)?yīng)至核心電壓輸出端VCCOUT_K 134，快閃輸入/輸出緩沖器123的電壓源VCCIN_IOF 136必須維持恒定、或?qū)?yīng)至閃存元件151的電壓源VCCIN_F 152及閃存電壓輸出端VCCOUT_F 133，其中，冗余的四個墊部VCCIN_H 132、VCCOUT_K 134、VCCIN_K 135及VCCIN_IOF 136可以連接至具雙操作電壓的閃存控制器120的內(nèi)部。
圖8為一方塊圖，其顯示依本發(fā)明第三較佳實施例的閃存控制器系統(tǒng)。在本實施例中，僅需要單一個輸入電壓源的墊部VCCIN_IOH 231及單一個輸出電壓源的墊部VCCOUT_F 233，因此可以簡化電壓源介面引腳的數(shù)量，藉以達到前述的目的(d)能夠簡化閃存控制器的電壓源介面引腳。
與昔知技術(shù)相比，依本發(fā)明的閃存控制器具有下列優(yōu)點(1)利用一可程序電壓調(diào)節(jié)器及一電壓比較器讓單一主機以任意組合方式介面連接至數(shù)個具不同操作電壓的閃存元件；(2)利用閃存控制器整合可程序電壓調(diào)節(jié)器及電壓比較器的機制來改善功率消耗效率；(3)利用前述的整合方式，所以能夠不需使用外部跳線選擇來配置電壓源；及(4)利用省略冗余的電壓源介面引腳，以便簡化閃存控制器的電壓源介面引腳。
以上所述僅為舉例性，而非為限制性者。任何未脫離本發(fā)明的精神與范疇，而對其進行的等效修改或變更，均應(yīng)包含于所述的權(quán)利要求范圍中。
權(quán)利要求
1.一種閃存控制器，其特征是，包含一主機介面；一閃存介面；一控制邏輯，其耦接于該主機介面與該閃存間、并處理復(fù)數(shù)個電壓；以及一機構(gòu)，其讓一多重操作電壓主機介面連接至具一高操作電壓或一多重操作電壓的一閃存。
2.如權(quán)利要求1所述的閃存控制器，其中該機構(gòu)包含一降壓式電壓調(diào)節(jié)器、一升壓式電壓調(diào)節(jié)器、一電壓比較器以及復(fù)數(shù)個跳線設(shè)定，其耦接至該閃存介面，以便讓該多重操作電壓主機介面連接至具該高操作電壓或該多重操作電壓的該閃存，而且該機構(gòu)未整合于該閃存控制器。
3.如權(quán)利要求1所述的閃存控制器，其中該高操作電壓為3.3伏特，且一低操作電壓為1.8伏特。
4.如權(quán)利要求2所述的閃存控制器，其中該機構(gòu)包含該等跳線設(shè)定的智能式控制，以提供一微調(diào)電壓源選擇。
5.如權(quán)利要求1所述的閃存控制器，其中該機構(gòu)包含一電壓比較器及一可程序電壓調(diào)節(jié)器，其與該閃存控制器整合，且不需使用外部跳線選擇。
6.如權(quán)利要求2所述的閃存控制器，更包含一多重操作電壓卡交換器，其用以設(shè)定該等跳線設(shè)定。
7.一種閃存控制器系統(tǒng)，其特征是，包含一閃存控制器；以及一降壓式電壓調(diào)節(jié)器、一升壓式電壓調(diào)節(jié)器、一電壓比較器以及復(fù)數(shù)個跳線設(shè)定，其耦接至該閃存控制器的一閃存介面，以便讓一多重操作電壓主機介面連接至具一高操作電壓或一多重操作電壓的一閃存。
8.如權(quán)利要求7所述的閃存控制器系統(tǒng)，其中該高操作電壓為3.3伏特，且一低操作電壓為1.8伏特。
9.如權(quán)利要求7所述的閃存控制器系統(tǒng)，其中該機構(gòu)包含該等跳線設(shè)定的智能式控制，以提供一微調(diào)電壓源選擇。
10.一種閃存控制器，其特征是，包含一主機介面；一閃存介面；一控制邏輯，其耦接于該主機介面與該閃存介面之間；以及復(fù)數(shù)個電壓源介面墊部，其特征是，一機構(gòu)包含一電壓比較器及一可程序電壓調(diào)節(jié)器、并與該閃存控制器整合，且不需使用外部跳線選擇。
11.如權(quán)利要求10所述的閃存控制器，其中當去除冗余的部份該等電壓源介面墊部，則該等電壓源介面墊部的數(shù)量被最小化。
12.一種閃存控制器，其特征是，包含一主機介面；一閃存介面；一控制邏輯，其耦接于該主機介面與該閃存介面之間；以及一機構(gòu)，其讓一雙操作電壓主機介面連接至具一高操作電壓或雙操作電壓的一閃存。
13.如權(quán)利要求12所述的閃存控制器，其中該雙操作電壓包含3.3伏特的一高操作電壓及1.8伏特的一低操作電壓。
14.如權(quán)利要求12所述的閃存控制器，其中該機構(gòu)包含一降壓式電壓調(diào)節(jié)器、一升壓式電壓調(diào)節(jié)器、一電壓比較器以及復(fù)數(shù)個跳線設(shè)定，其耦接至該閃存介面，以便讓該雙電壓主機介面連接至具該高操作電壓或該雙操作電壓的該閃存，而且該機構(gòu)未整合于該閃存控制器。
15.如權(quán)利要求14所述的閃存控制器，其中該機構(gòu)包含該等跳線設(shè)定的智能式控制，以提供一微調(diào)電壓源選擇。
16.如權(quán)利要求12所述的閃存控制器，其中該機構(gòu)包含一電壓比較器及一可程序電壓調(diào)節(jié)器，其與該閃存控制器整合，且不需使用外部跳線選擇。
17.如權(quán)利要求14所述的閃存控制器，更包含一雙操作電壓卡交換器，其用以設(shè)定該跳線設(shè)定。
18.一種閃存控制器，其特征是，包含一主機介面；一閃存介面；一控制邏輯，其耦接于該主機介面與該閃存介面之間、并處理復(fù)數(shù)個電壓；以及一電壓比較器以及一可程序電壓調(diào)節(jié)器，其讓一多重電壓主機介面連接至具一高操作電壓或一多重操作電壓的一閃存，其中，該電壓比較器及該可程序電壓調(diào)節(jié)器與該閃存控制器整合，且不需使用外部跳線選擇。
全文摘要
本發(fā)明提供一種閃存控制器，其包括一主機介面、一閃存介面及一控制邏輯，其中，控制邏輯耦接于主機介面與閃存介面之間、并處理復(fù)數(shù)個電壓。閃存控制器亦包括一機構(gòu)，其讓一多重操作電壓主機介面連接至具一高操作電壓或一多重操作電壓的一閃存。與昔知閃存控制器相比較，依本發(fā)明的具多重操作電壓的閃存控制器具有下列優(yōu)點(1)一電壓主機可以以任意組合方式介面連接于數(shù)個閃存元件之間，而這些閃存元件具有不同的操作電壓；(2)利用整合閃存控制器與機構(gòu)的可程序電壓調(diào)節(jié)器及電壓比較器的方式，來改善功率消耗效率；(3)不需利用外部跳線選擇進行電壓源配置；以及(4)簡化閃存控制器的電壓源介面的引腳。
文檔編號G06F3/06GK1825266SQ200510092000
公開日2006年8月30日 申請日期2005年8月12日 優(yōu)先權(quán)日2005年2月25日
發(fā)明者孫大衛(wèi), 陳維斌, 陳弘典 申請人:遠東金士頓科技股份有限公司