專利名稱：一種實(shí)現(xiàn)輸出控制的方法及由主板控制接口卡的裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及總線控制技術(shù)，特別是指一種實(shí)現(xiàn)輸出控制的方法。
背景技術(shù)：
圖1示出了現(xiàn)有交換機(jī)結(jié)構(gòu)示意圖，如圖1所示，現(xiàn)有交換機(jī)主要包括主板和接口卡兩部分，其中，主板包括交換系統(tǒng)、中央處理器(CPU，CentralProcessing Unit)和復(fù)雜可編程邏輯器件(CPLD，Complex Programmable Logic Devices)，接口卡包括CPLD和外部器件，通常，接口卡中的外部器件為可插拔器件，如小型可插拔(SFP，Small FormPluggable)光端口等。接口卡中的CPLD主要實(shí)現(xiàn)的邏輯功能包括接口卡在位識(shí)別、接口卡類型識(shí)別、接口卡版本識(shí)別、接口卡邏輯版本識(shí)別、接口卡存取控制等。主板一方面需要實(shí)現(xiàn)對(duì)接口卡的一些狀態(tài)信息的讀取，另一方面需要實(shí)現(xiàn)對(duì)接口卡的存儲(chǔ)控制，這樣，接口卡中的CPLD就需要與主板進(jìn)行通信，因此，接口卡中的CPLD與主板之間需要數(shù)據(jù)線(DATA[m0])、地址線(AD[n0])和控制信號(hào)線，以實(shí)現(xiàn)信息交互。以上所述地址線、數(shù)據(jù)線和控制信號(hào)線組成總線。
目前，主板是通過(guò)雙向數(shù)據(jù)線來(lái)實(shí)現(xiàn)對(duì)接口卡的控制和狀態(tài)讀取的，即設(shè)置數(shù)據(jù)與控制信號(hào)之間的對(duì)應(yīng)關(guān)系，主板對(duì)接口卡進(jìn)行控制時(shí)，CPU通過(guò)數(shù)據(jù)線向主板中的CPLD發(fā)送數(shù)據(jù)，該CPLD通過(guò)數(shù)據(jù)線向接口卡中的CPLD發(fā)送接收的數(shù)據(jù)，然后接口卡中的CPLD對(duì)接收的數(shù)據(jù)進(jìn)行解析，解析出與該數(shù)據(jù)相對(duì)應(yīng)的控制信號(hào)，并向接口卡中的外部器件發(fā)送該控制信號(hào)，對(duì)外部器件進(jìn)行控制，從而實(shí)現(xiàn)主板對(duì)接口卡的控制；接口卡中的CPLD將接口卡的相關(guān)信息緩存在寄存器中，以供主板需要時(shí)進(jìn)行讀取，主板需要讀取接口卡的相關(guān)信息時(shí)，向接口卡中的CPLD發(fā)送讀操作信號(hào)，接口卡中的CPLD收到讀信號(hào)后，通過(guò)數(shù)據(jù)線向主板中的CPLD發(fā)送相應(yīng)信息，主板中的CPLD通過(guò)數(shù)據(jù)線向CPU發(fā)送接收的信息，從而實(shí)現(xiàn)主板對(duì)接口卡的狀態(tài)的讀取。
根據(jù)以上描述可見(jiàn)，主板中的CPLD不僅需要與CPU在數(shù)據(jù)線上進(jìn)行雙向數(shù)據(jù)通信，也需要與接口卡中的CPLD在數(shù)據(jù)線上進(jìn)行雙向數(shù)據(jù)通信，使得主板中的CPLD與CPU及接口卡中的CPLD之間的通信非常復(fù)雜，因此，對(duì)主板中的CPLD的邏輯要求較高，大大提升了主板中CPLD的邏輯的設(shè)計(jì)難度，使得該CPLD的開(kāi)發(fā)和設(shè)計(jì)成本較高；并且，由于主板中的CPLD需要同時(shí)實(shí)現(xiàn)與CPU及接口卡中的CPLD之間的雙向數(shù)據(jù)通信，需要占用非常多的主板中CPLD的邏輯資源。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明的一個(gè)目的在于提供一種實(shí)現(xiàn)輸出控制的方法，本發(fā)明的另一目的在于提供一種由主板控制接口卡的裝置，通過(guò)非數(shù)據(jù)信號(hào)的組合實(shí)現(xiàn)輸出控制。
為了達(dá)到上述目的，本發(fā)明提供了一種實(shí)現(xiàn)輸出控制的方法，在接口卡邏輯上設(shè)置并存儲(chǔ)非數(shù)據(jù)信號(hào)的組合與輸出控制信號(hào)之間的對(duì)應(yīng)關(guān)系，該方法包含以下步驟A、接口卡邏輯收到主板發(fā)送的組合的非數(shù)據(jù)信號(hào)后，根據(jù)存儲(chǔ)的所述對(duì)應(yīng)關(guān)系，將接收的組合的非數(shù)據(jù)信號(hào)譯碼成輸出控制信號(hào)；B、接口卡邏輯向外部器件發(fā)送所述輸出控制信號(hào)。
上述方法中，可在主板上設(shè)置并存儲(chǔ)所述非數(shù)據(jù)信號(hào)的組合與輸出控制信號(hào)之間的對(duì)應(yīng)關(guān)系，所述步驟A之前進(jìn)一步包括步驟A0主板根據(jù)與當(dāng)前需要實(shí)現(xiàn)的對(duì)接口卡的控制相對(duì)應(yīng)的輸出控制信號(hào)、以及存儲(chǔ)的所述對(duì)應(yīng)關(guān)系，確定組合的非數(shù)據(jù)信號(hào)，然后向接口卡邏輯發(fā)送該組合的非數(shù)據(jù)信號(hào)。
所述主板包括主板中央處理器CPU和主板邏輯，步驟A0中所述組合的非數(shù)據(jù)信號(hào)是由主板CPU根據(jù)運(yùn)行的軟件確定的。
上述主板邏輯為復(fù)雜可編程邏輯器件，或?yàn)榭删幊踢壿嬈骷?br> 步驟A中所述將接收的地址信號(hào)和總線控制信號(hào)解析成輸出控制信號(hào)，為根據(jù)存儲(chǔ)的所述對(duì)應(yīng)關(guān)系，判斷接收的組合的非數(shù)據(jù)信號(hào)是否與一輸出控制信號(hào)相對(duì)應(yīng)，如果是，則將該組合的非數(shù)據(jù)信號(hào)譯碼成該輸出控制信號(hào)，然后執(zhí)行步驟B；否則，不進(jìn)行任何操作。
該方法進(jìn)一步包括步驟C外部器件向接口卡邏輯發(fā)送自身狀態(tài)信息，接口卡邏輯對(duì)接收的狀態(tài)信息進(jìn)行緩存，當(dāng)接口卡邏輯收到主板的請(qǐng)求時(shí)，向主板提供外部器件的狀態(tài)信息。
所述非數(shù)據(jù)信號(hào)的組合為地址信號(hào)和總線控制信號(hào)的組合；或?yàn)槎鄠€(gè)地址信號(hào)的組合。
所述接口卡邏輯至少包括譯碼單元和D觸發(fā)器，所述非數(shù)據(jù)信號(hào)的組合為地址信號(hào)和總線控制信號(hào)的組合，所述步驟A為譯碼單元收到主板發(fā)送的地址信號(hào)和總線控制信號(hào)后，根據(jù)存儲(chǔ)的所述對(duì)應(yīng)關(guān)系，將接收的地址信號(hào)和總線控制信號(hào)譯碼成向D觸發(fā)器的復(fù)位管腳發(fā)送負(fù)向窄脈沖；所述步驟B為D觸發(fā)器的復(fù)位管腳收到負(fù)向窄脈沖后，向外部器件發(fā)送輸出控制信號(hào)0。
本發(fā)明還公開(kāi)了一種由主板控制接口卡的裝置，該裝置包括接口卡邏輯，用于接收主板發(fā)送的組合的非數(shù)據(jù)信號(hào)，并根據(jù)存儲(chǔ)的非數(shù)據(jù)信號(hào)的組合與輸出控制信號(hào)之間的對(duì)應(yīng)關(guān)系，將該組合的非數(shù)據(jù)信號(hào)譯碼為輸出控制信號(hào)。
該裝置進(jìn)一步包括主板，用于根據(jù)與當(dāng)前需要實(shí)現(xiàn)的對(duì)接口卡的控制相對(duì)應(yīng)的輸出控制信號(hào)，并根據(jù)存儲(chǔ)的非數(shù)據(jù)信號(hào)的組合與輸出控制信號(hào)之間的對(duì)應(yīng)關(guān)系，確定組合的非數(shù)據(jù)信號(hào)，然后向接口卡邏輯發(fā)送該組合的非數(shù)據(jù)信號(hào)。
該裝置進(jìn)一步包括接口卡的外部器件，用于接收接口卡邏輯發(fā)送的輸出控制信號(hào)。
所述接口卡邏輯為復(fù)雜可編程邏輯器件，或可編程邏輯器件，或?yàn)樽g碼器、觸發(fā)器和寄存器的組合。
根據(jù)本發(fā)明提出的方法，在接口卡邏輯上設(shè)置并存儲(chǔ)非數(shù)據(jù)信號(hào)的組合與輸出控制信號(hào)之間的對(duì)應(yīng)關(guān)系，接口卡邏輯收到主板發(fā)送的組合的非數(shù)據(jù)信號(hào)后，根據(jù)存儲(chǔ)非數(shù)據(jù)信號(hào)的組合與輸出控制信號(hào)之間的對(duì)應(yīng)關(guān)系，將接收的組合的非數(shù)據(jù)信號(hào)譯碼成輸出控制信號(hào)，并向外部器件發(fā)送該輸出控制信號(hào)，由于主板對(duì)接口卡邏輯的控制是通過(guò)非數(shù)據(jù)信號(hào)線實(shí)現(xiàn)的，如地址信號(hào)和總線控制信號(hào)的組合，地址信號(hào)不再僅僅簡(jiǎn)單地發(fā)揮地址譯碼的作用，還和主板發(fā)送過(guò)來(lái)的總線控制信號(hào)組合起來(lái)充當(dāng)了輸出控制信號(hào)的作用，因此，接口卡邏輯與主板邏輯之間的數(shù)據(jù)線無(wú)需由主板向接口卡傳送數(shù)據(jù)，只要能夠?qū)崿F(xiàn)單向的從接口卡到主板的數(shù)據(jù)傳輸即可，這樣，主板邏輯只需實(shí)現(xiàn)與主板中的CPU之間的雙向數(shù)據(jù)通信即可，降低了對(duì)主板邏輯的邏輯資源的占用，簡(jiǎn)化了主板邏輯實(shí)現(xiàn)的功能，大大降低了主板邏輯的設(shè)計(jì)難度，降低了主板邏輯的設(shè)計(jì)和開(kāi)發(fā)成本。由于本發(fā)明中控制總線與數(shù)據(jù)線相分離，大大增加了總線的驅(qū)動(dòng)能力，提高了總線存取的可靠性。另外，本發(fā)明可通過(guò)增加地址線的位寬，來(lái)增加能夠?qū)崿F(xiàn)的輸出控制信號(hào)的數(shù)量，以此實(shí)現(xiàn)更多的控制功能。


圖1示出了現(xiàn)有交換機(jī)結(jié)構(gòu)示意圖；圖2示出了本發(fā)明中輸出控制實(shí)現(xiàn)示意圖；圖3示出了本發(fā)明中第一實(shí)施例實(shí)現(xiàn)示意圖。
具體實(shí)施例方式
為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面結(jié)合附圖對(duì)本發(fā)明作進(jìn)一步的詳細(xì)描述。
本發(fā)明中，在接口卡邏輯上設(shè)置并存儲(chǔ)非數(shù)據(jù)信號(hào)的組合與輸出控制信號(hào)之間的對(duì)應(yīng)關(guān)系，非數(shù)據(jù)信號(hào)的組合與輸出控制信號(hào)之間為一一對(duì)應(yīng)的關(guān)系。接口卡邏輯收到主板發(fā)送的組合的非數(shù)據(jù)信號(hào)后，根據(jù)存儲(chǔ)的非數(shù)據(jù)信號(hào)的組合與輸出控制信號(hào)之間的對(duì)應(yīng)關(guān)系，將接收的組合的非數(shù)據(jù)信號(hào)譯碼成輸出控制信號(hào)，并向外部器件發(fā)送該輸出控制信號(hào)，實(shí)現(xiàn)主板對(duì)接口卡上外部器件的控制。非數(shù)據(jù)信號(hào)的組合可為地址信號(hào)和總線控制信號(hào)的組合；也可為多個(gè)地址信號(hào)的組合，如兩個(gè)地址信號(hào)的組合、三個(gè)地址信號(hào)的組合，等等。
為使主板能夠?qū)崿F(xiàn)對(duì)接口卡的控制，可相應(yīng)地在主板上設(shè)置并存儲(chǔ)非數(shù)據(jù)信號(hào)的組合與輸出控制信號(hào)之間的對(duì)應(yīng)關(guān)系，該對(duì)應(yīng)關(guān)系與接口卡上存儲(chǔ)的非數(shù)據(jù)信號(hào)的組合與輸出控制信號(hào)之間的對(duì)應(yīng)關(guān)系相同，這樣，主板可根據(jù)與當(dāng)前需要實(shí)現(xiàn)的對(duì)接口卡的控制相對(duì)應(yīng)的輸出控制信號(hào)、以及存儲(chǔ)的非數(shù)據(jù)信號(hào)的組合與輸出控制信號(hào)之間的對(duì)應(yīng)關(guān)系，確定組合的非數(shù)據(jù)信號(hào)，然后向接口卡邏輯發(fā)送相應(yīng)非數(shù)據(jù)信號(hào)。可在主板CPU運(yùn)行的軟件上設(shè)置非數(shù)據(jù)信號(hào)的組合與輸出控制信號(hào)之間的對(duì)應(yīng)關(guān)系，這樣，CPU在運(yùn)行軟件時(shí)，就能夠根據(jù)當(dāng)前需要實(shí)現(xiàn)的控制，確定需要向接口卡邏輯發(fā)送的非數(shù)據(jù)信號(hào)。如果非數(shù)據(jù)信號(hào)的組合為地址信號(hào)和總線控制信號(hào)的組合，則地址信號(hào)通過(guò)主板與接口卡邏輯之間的地址線進(jìn)行傳輸，總線控制信號(hào)通過(guò)主板與接口卡邏輯之間的控制信號(hào)線進(jìn)行傳輸。
下面以非數(shù)據(jù)信號(hào)的組合為地址信號(hào)和總線控制信號(hào)的組合為例，對(duì)本發(fā)明的實(shí)現(xiàn)過(guò)程進(jìn)行描述。
圖2示出了本發(fā)明中輸出控制實(shí)現(xiàn)示意圖，如圖2所示，在主板CPU軟件和接口卡邏輯之間約定地址信號(hào)和總線控制信號(hào)的組合與輸出控制信號(hào)之間的對(duì)應(yīng)關(guān)系，使得主板和接口卡邏輯上分別存儲(chǔ)有地址信號(hào)和總線控制信號(hào)的組合與輸出控制信號(hào)之間的對(duì)應(yīng)關(guān)系，地址信號(hào)和總線控制信號(hào)的組合與輸出控制信號(hào)之間為一一對(duì)應(yīng)的關(guān)系。主板CPU根據(jù)當(dāng)前需要實(shí)現(xiàn)的控制，確定需要向接口卡邏輯發(fā)送的地址信號(hào)和總線控制信號(hào)，然后通過(guò)地址線向主板邏輯發(fā)送該地址信號(hào)，通過(guò)控制信號(hào)線向主板邏輯發(fā)送該總線控制信號(hào)；主板邏輯通過(guò)地址線向接口卡邏輯發(fā)送接收的地址信號(hào)，通過(guò)控制信號(hào)線向接口卡邏輯發(fā)送接收的總線控制信號(hào)。
接口卡邏輯收到來(lái)自主板的地址信號(hào)和總線控制信號(hào)后，根據(jù)存儲(chǔ)的地址信號(hào)和總線控制信號(hào)的組合與輸出控制信號(hào)之間的對(duì)應(yīng)關(guān)系，判斷接收的地址信號(hào)和總線控制信號(hào)的組合是否與一輸出控制信號(hào)相對(duì)應(yīng)，如果是，則將接收的地址信號(hào)和總線控制信號(hào)的組合譯碼成該輸出控制信號(hào)，并向外部器件發(fā)送該輸出控制信號(hào)，從而實(shí)現(xiàn)主板對(duì)接口卡上外部器件的控制；否則，不進(jìn)行任何操作。所述總線控制信號(hào)可為寫(xiě)操作信號(hào)，也可為寫(xiě)操作信號(hào)與片選信號(hào)的組合，還可為其他信號(hào)及多個(gè)其他信號(hào)的組合，如讀操作信號(hào)、讀操作信號(hào)與片選信號(hào)的組合。
接口卡邏輯將接口卡上外部器件或接口卡的相關(guān)信息緩存在寄存器中，完成對(duì)接口卡信息的采集，以供主板需要時(shí)進(jìn)行讀取，主板需要讀取接口卡的相關(guān)信息時(shí)，要求接口卡邏輯提供相應(yīng)信息，如通過(guò)控制信號(hào)線向接口卡邏輯發(fā)送讀操作信號(hào)，接口卡邏輯通過(guò)數(shù)據(jù)線向主板邏輯發(fā)送相應(yīng)信息，主板邏輯通過(guò)數(shù)據(jù)線向主板CPU發(fā)送接收的信息。
根據(jù)圖2可見(jiàn)，本發(fā)明中提供一種由主板控制接口卡的裝置，至少包括接口卡邏輯，用于接收主板發(fā)送的組合的非數(shù)據(jù)信號(hào)，并根據(jù)存儲(chǔ)的非數(shù)據(jù)信號(hào)的組合與輸出控制信號(hào)之間的對(duì)應(yīng)關(guān)系，將該組合的非數(shù)據(jù)信號(hào)譯碼為輸出控制信號(hào)。該裝置可進(jìn)一步包括主板，用于根據(jù)與當(dāng)前需要實(shí)現(xiàn)的對(duì)接口卡的控制相對(duì)應(yīng)的輸出控制信號(hào)，并根據(jù)存儲(chǔ)的非數(shù)據(jù)信號(hào)的組合與輸出控制信號(hào)之間的對(duì)應(yīng)關(guān)系，確定組合的非數(shù)據(jù)信號(hào)，然后向接口卡邏輯發(fā)送該組合的非數(shù)據(jù)信號(hào)。該裝置還可進(jìn)一步包括接口卡的外部器件，用于接收接口卡邏輯發(fā)送的輸出控制信號(hào)。接口卡的外部器件可進(jìn)一步增加在僅包括接口卡邏輯的裝置中；也可增加在包括接口卡邏輯和主板的裝置中。
在由主板控制接口卡的裝置包括主板、接口卡邏輯和外部器件時(shí)，外部器件進(jìn)一步用于向接口卡邏輯發(fā)送自身狀態(tài)信息；接口卡邏輯進(jìn)一步用于對(duì)接收的狀態(tài)信息進(jìn)行緩存，當(dāng)其收到主板的請(qǐng)求時(shí)，向主板提供外部器件的狀態(tài)信息。
由于主板對(duì)接口卡邏輯的控制是通過(guò)地址線和控制信號(hào)線實(shí)現(xiàn)的，因此，接口卡邏輯與主板邏輯之間的數(shù)據(jù)線只要能夠?qū)崿F(xiàn)單向的從接口卡到主板的數(shù)據(jù)傳輸即可，這樣，主板邏輯只需實(shí)現(xiàn)與主板CPU之間的雙向數(shù)據(jù)通信即可，簡(jiǎn)化了主板邏輯實(shí)現(xiàn)的功能。
圖3示出了本發(fā)明中第一實(shí)施例實(shí)現(xiàn)示意圖，本實(shí)施例中，主板對(duì)SFP光端口進(jìn)行控制，如圖3所示，在主板CPU軟件和接口卡邏輯之間約定地址信號(hào)和總線控制信號(hào)的組合與輸出控制信號(hào)之間的對(duì)應(yīng)關(guān)系，使得主板和接口卡邏輯上分別存儲(chǔ)有地址信號(hào)和總線控制信號(hào)的組合與輸出控制信號(hào)之間的對(duì)應(yīng)關(guān)系，例如，對(duì)地址AD1進(jìn)行寫(xiě)操作時(shí)，允許SFP光端口發(fā)送光信號(hào)，對(duì)地址AD2進(jìn)行寫(xiě)操作時(shí)，禁止SFP光端口發(fā)送光信號(hào)。
主板CPU根據(jù)當(dāng)前需要實(shí)現(xiàn)的控制，確定需要向接口卡邏輯發(fā)送的地址信號(hào)和總線控制信號(hào)，然后向主板邏輯發(fā)送相應(yīng)地址信號(hào)和總線控制信號(hào)。例如，主板CPU需要使能SFP光端口發(fā)送光信號(hào)，則主板CPU確定需要向接口卡邏輯發(fā)送AD1信號(hào)和寫(xiě)操作信號(hào)，然后通過(guò)地址線向主板邏輯發(fā)送AD1信號(hào)，通過(guò)控制信號(hào)線向主板邏輯發(fā)送寫(xiě)操作信號(hào)；主板邏輯通過(guò)地址線向接口卡邏輯發(fā)送接收的AD1信號(hào)，通過(guò)控制信號(hào)線向接口卡邏輯發(fā)送寫(xiě)操作信號(hào)。又例如，主板CPU需要禁止SFP光端口發(fā)送光信號(hào)，則主板CPU確定需要向接口卡邏輯發(fā)送AD2信號(hào)和寫(xiě)操作信號(hào)，然后通過(guò)地址線向主板邏輯發(fā)送AD2信號(hào)，通過(guò)控制信號(hào)線向主板邏輯發(fā)送寫(xiě)操作信號(hào)；主板邏輯通過(guò)地址線向接口卡邏輯發(fā)送接收的AD2信號(hào)，通過(guò)控制信號(hào)線向接口卡邏輯發(fā)送寫(xiě)操作信號(hào)。
接口卡邏輯收到來(lái)自主板的地址信號(hào)和總線控制信號(hào)后，根據(jù)存儲(chǔ)的地址信號(hào)和總線控制信號(hào)的組合與輸出控制信號(hào)之間的對(duì)應(yīng)關(guān)系，如果確定接收的地址信號(hào)和總線控制信號(hào)的組合與一輸出控制信號(hào)相對(duì)應(yīng)，則將接收的地址信號(hào)和總線控制信號(hào)的組合譯碼成該輸出控制信號(hào)，并向外部器件發(fā)送該輸出控制信號(hào)。
SFP_TX_Control信號(hào)為控制SFP光端口發(fā)送功能是否使能的信號(hào)，當(dāng)SFP光端口接收到的SFP_TX_Control信號(hào)為0時(shí)，允許SFP光端口發(fā)送光信號(hào)，當(dāng)SFP光端口接收到的SFP_TX_Control信號(hào)為1時(shí)，禁止SFP光端口發(fā)送光信號(hào)。例如，接口卡邏輯中的譯碼單元收到來(lái)自主板的AD1信號(hào)和寫(xiě)操作信號(hào)后，確定AD1信號(hào)和寫(xiě)操作信號(hào)的組合與允許SFP光端口發(fā)送光信號(hào)的輸出控制信號(hào)相對(duì)應(yīng)，然后生成負(fù)向窄脈沖TX_EN信號(hào)，并將該TX_EN信號(hào)發(fā)送至D觸發(fā)器的復(fù)位(RST)管腳，根據(jù)D觸發(fā)器的工作原理，D觸發(fā)器的RST管腳收到負(fù)向窄脈沖時(shí)，其輸出信號(hào)為0，即用于控制SFP光端口是否發(fā)光的SFP_TX_Control信號(hào)為0，此時(shí)，允許SFP光端口發(fā)送光信號(hào)。又例如，接口卡邏輯中的譯碼單元收到來(lái)自主板的AD2信號(hào)和寫(xiě)操作信號(hào)后，確定AD2信號(hào)和寫(xiě)操作信號(hào)的組合與禁止SFP光端口發(fā)送光信號(hào)的輸出控制信號(hào)相對(duì)應(yīng)，然后生成負(fù)向窄脈沖TX_DIS信號(hào)，并將該TX_DIS信號(hào)發(fā)送至D觸發(fā)器的時(shí)鐘(CLK)管腳，根據(jù)D觸發(fā)器的工作原理，D觸發(fā)器的CLK管腳收到負(fù)向窄脈沖時(shí)，其輸出信號(hào)為1，即用于控制SFP光端口是否發(fā)光的SFP_TX_Control信號(hào)為1，此時(shí)，禁止SFP光端口發(fā)送光信號(hào)。
如果接口卡邏輯中的譯碼單元收到來(lái)自主板的AD3信號(hào)和寫(xiě)操作信號(hào)后，根據(jù)存儲(chǔ)的地址信號(hào)和總線控制信號(hào)的組合與輸出控制信號(hào)之間的對(duì)應(yīng)關(guān)系，確定沒(méi)有輸出控制信號(hào)與AD3信號(hào)和寫(xiě)操作信號(hào)的組合相對(duì)應(yīng)，因此，接口卡邏輯可在地址AD3上進(jìn)行寫(xiě)操作。
如果有多個(gè)接口卡時(shí)，則總線控制信號(hào)還需包括片選信號(hào)，即主板CPU通過(guò)控制信號(hào)線發(fā)送寫(xiě)操作信號(hào)和片選信號(hào)。
接口卡邏輯可對(duì)SFP光端口的相關(guān)信息進(jìn)行采集，如SFP光端口的工作狀態(tài)信息，例如，表示SFP光端口在位的SFP_PLUGIN、表示SFP光端口出錯(cuò)的SFP_TX_FAULT。這些信號(hào)均連接至接口卡邏輯，由接口卡邏輯對(duì)這些信號(hào)進(jìn)行采樣；接口卡邏輯將采集到的這些信息緩存在其內(nèi)部的寄存器中。主板CPU需要讀取SFP光端口的相關(guān)信息時(shí)，通過(guò)控制信號(hào)線向主板邏輯發(fā)送讀操作信號(hào)，主板邏輯通過(guò)控制信號(hào)線向接口卡邏輯發(fā)送接收的讀操作信號(hào)；接口卡邏輯收到讀操作信號(hào)后，將寄存器中緩存的相應(yīng)信息通過(guò)數(shù)據(jù)線發(fā)送給主板邏輯，主板邏輯通過(guò)數(shù)據(jù)線向主板CPU發(fā)送接收的相關(guān)信息，實(shí)現(xiàn)主板CPU對(duì)SFP光端口相關(guān)信息的讀取。
以上所述接口卡邏輯可為CPLD、可編程邏輯器件(PLD，Programmable Logic Devices)等可編程邏輯器件，也可為能夠?qū)崿F(xiàn)邏輯功能的其他單元，如由譯碼單元、觸發(fā)器、寄存器的組合。例如，接口卡邏輯可以不采用CPLD，而由主板CPU根據(jù)與當(dāng)前需要實(shí)現(xiàn)的對(duì)接口卡的控制相對(duì)應(yīng)的輸出控制信號(hào)、以及存儲(chǔ)的地址信號(hào)和總線控制信號(hào)的組合與輸出控制信號(hào)之間的對(duì)應(yīng)關(guān)系，確定地址信號(hào)和總線控制信號(hào)，然后通過(guò)連接器向接口卡發(fā)送地址信號(hào)和總線控制信號(hào)，接口卡上的狀態(tài)信號(hào)也可以直接通過(guò)連接器發(fā)送到主板邏輯，由主板邏輯進(jìn)行采樣。不過(guò)，這樣需要占用主板和接口卡的大量連接器管腳，增加連接器的數(shù)量。為了盡量減少所占用的連接器管腳的數(shù)量，在接口卡上可以采用8通道或16通道的數(shù)字單向或者雙向驅(qū)動(dòng)器，通過(guò)主板邏輯輸出的片選信號(hào)完成數(shù)據(jù)采集，或者采用8通道或16通道的數(shù)字鎖存器，通過(guò)主板邏輯輸出的地址信號(hào)和總線控制信號(hào)實(shí)現(xiàn)對(duì)接口卡的控制。
通過(guò)其他非數(shù)據(jù)信號(hào)的組合實(shí)現(xiàn)輸出控制的具體過(guò)程，與以上對(duì)非數(shù)據(jù)信號(hào)的組合為地址信號(hào)和總線控制信號(hào)的描述基本相同，在此不再贅述。
根據(jù)以上描述可見(jiàn)，本發(fā)明提出的方法不僅可應(yīng)用于交換機(jī)中，還可應(yīng)用于其他與交換機(jī)相似的設(shè)備中，即本發(fā)明提出的方法可應(yīng)用于任何與本發(fā)明中的情況類似的不需要數(shù)據(jù)線而僅僅利用地址線和控制信號(hào)線來(lái)實(shí)現(xiàn)對(duì)外利用高低電平進(jìn)行控制的情況。
總之，以上所述僅為本發(fā)明的較佳實(shí)施例而已，并非用于限定本發(fā)明的保護(hù)范圍。
權(quán)利要求
1.一種實(shí)現(xiàn)輸出控制的方法，其特征在于，在接口卡邏輯上設(shè)置并存儲(chǔ)非數(shù)據(jù)信號(hào)的組合與輸出控制信號(hào)之間的對(duì)應(yīng)關(guān)系，該方法包含以下步驟A、接口卡邏輯收到主板發(fā)送的組合的非數(shù)據(jù)信號(hào)后，根據(jù)存儲(chǔ)的所述對(duì)應(yīng)關(guān)系，將接收的組合的非數(shù)據(jù)信號(hào)譯碼成輸出控制信號(hào)；B、接口卡邏輯向外部器件發(fā)送所述輸出控制信號(hào)。
2.根據(jù)權(quán)利要求1所述的方法，其特征在于，在主板上設(shè)置并存儲(chǔ)所述非數(shù)據(jù)信號(hào)的組合與輸出控制信號(hào)之間的對(duì)應(yīng)關(guān)系，所述步驟A之前進(jìn)一步包括A0、主板根據(jù)與當(dāng)前需要實(shí)現(xiàn)的對(duì)接口卡的控制相對(duì)應(yīng)的輸出控制信號(hào)、以及存儲(chǔ)的所述對(duì)應(yīng)關(guān)系，確定組合的非數(shù)據(jù)信號(hào)，然后向接口卡邏輯發(fā)送該組合的非數(shù)據(jù)信號(hào)。
3.根據(jù)權(quán)利要求2所述的方法，其特征在于，所述主板包括主板中央處理器CPU和主板邏輯，步驟A0中所述組合的非數(shù)據(jù)信號(hào)是由主板CPU根據(jù)運(yùn)行的軟件確定的。
4.根據(jù)權(quán)利要求3所述的方法，其特征在于，所述主板邏輯為復(fù)雜可編程邏輯器件，或?yàn)榭删幊踢壿嬈骷?br> 5.根據(jù)權(quán)利要求1或2所述的方法，其特征在于，步驟A中所述將接收的地址信號(hào)和總線控制信號(hào)解析成輸出控制信號(hào)，為根據(jù)存儲(chǔ)的所述對(duì)應(yīng)關(guān)系，判斷接收的組合的非數(shù)據(jù)信號(hào)是否與一輸出控制信號(hào)相對(duì)應(yīng)，如果是，則將該組合的非數(shù)據(jù)信號(hào)譯碼成該輸出控制信號(hào)，然后執(zhí)行步驟B；否則，不進(jìn)行任何操作。
6.根據(jù)權(quán)利要求1或2所述的方法，其特征在于，該方法進(jìn)一步包括C、外部器件向接口卡邏輯發(fā)送自身狀態(tài)信息，接口卡邏輯對(duì)接收的狀態(tài)信息進(jìn)行緩存，當(dāng)接口卡邏輯收到主板的請(qǐng)求時(shí)，向主板提供外部器件的狀態(tài)信息。
7.根據(jù)權(quán)利要求1或2所述的方法，其特征在于，所述非數(shù)據(jù)信號(hào)的組合為地址信號(hào)和總線控制信號(hào)的組合；或?yàn)槎鄠€(gè)地址信號(hào)的組合。
8.根據(jù)權(quán)利要求7所述的方法，其特征在于，所述接口卡邏輯至少包括譯碼單元和D觸發(fā)器，所述非數(shù)據(jù)信號(hào)的組合為地址信號(hào)和總線控制信號(hào)的組合，所述步驟A為譯碼單元收到主板發(fā)送的地址信號(hào)和總線控制信號(hào)后，根據(jù)存儲(chǔ)的所述對(duì)應(yīng)關(guān)系，將接收的地址信號(hào)和總線控制信號(hào)譯碼成向D觸發(fā)器的復(fù)位管腳發(fā)送負(fù)向窄脈沖；所述步驟B為D觸發(fā)器的復(fù)位管腳收到負(fù)向窄脈沖后，向外部器件發(fā)送輸出控制信號(hào)0。
9.一種由主板控制接口卡的裝置，其特征在于，該裝置包括接口卡邏輯，用于接收主板發(fā)送的組合的非數(shù)據(jù)信號(hào)，并根據(jù)存儲(chǔ)的非數(shù)據(jù)信號(hào)的組合與輸出控制信號(hào)之間的對(duì)應(yīng)關(guān)系，將該組合的非數(shù)據(jù)信號(hào)譯碼為輸出控制信號(hào)。
10.根據(jù)權(quán)利要求9所述的裝置，其特征在于，該裝置進(jìn)一步包括主板，用于根據(jù)與當(dāng)前需要實(shí)現(xiàn)的對(duì)接口卡的控制相對(duì)應(yīng)的輸出控制信號(hào)，并根據(jù)存儲(chǔ)的非數(shù)據(jù)信號(hào)的組合與輸出控制信號(hào)之間的對(duì)應(yīng)關(guān)系，確定組合的非數(shù)據(jù)信號(hào)，然后向接口卡邏輯發(fā)送該組合的非數(shù)據(jù)信號(hào)。
11.根據(jù)權(quán)利要求9或10所述的裝置，其特征在于，該裝置進(jìn)一步包括接口卡的外部器件，用于接收接口卡邏輯發(fā)送的輸出控制信號(hào)。
12.根據(jù)權(quán)利要求9或10所述的裝置，其特征在于，所述接口卡邏輯為復(fù)雜可編程邏輯器件，或可編程邏輯器件，或?yàn)樽g碼器、觸發(fā)器和寄存器的組合。
全文摘要
本發(fā)明公開(kāi)了一種實(shí)現(xiàn)輸出控制的方法，在接口卡邏輯上設(shè)置并存儲(chǔ)非數(shù)據(jù)信號(hào)的組合與輸出控制信號(hào)之間的對(duì)應(yīng)關(guān)系，接口卡邏輯收到主板發(fā)送的組合的非數(shù)據(jù)信號(hào)后，根據(jù)存儲(chǔ)的對(duì)應(yīng)關(guān)系，將接收的組合的非數(shù)據(jù)信號(hào)譯碼成輸出控制信號(hào)，并向外部器件發(fā)送該輸出控制信號(hào)。本發(fā)明還公開(kāi)了一種由主板控制接口卡的裝置，包括接口卡邏輯，用于接收主板發(fā)送的組合的非數(shù)據(jù)信號(hào)，并根據(jù)存儲(chǔ)的非數(shù)據(jù)信號(hào)的組合與輸出控制信號(hào)之間的對(duì)應(yīng)關(guān)系，將該組合的非數(shù)據(jù)信號(hào)譯碼為輸出控制信號(hào)。本發(fā)明通過(guò)非數(shù)據(jù)信號(hào)的組合實(shí)現(xiàn)輸出控制，能夠簡(jiǎn)化主板邏輯實(shí)現(xiàn)的功能，降低主板邏輯的硬件設(shè)計(jì)難度，進(jìn)而降低主板邏輯的設(shè)計(jì)和開(kāi)發(fā)成本。
文檔編號(hào)G06F13/38GK1737782SQ20051009054
公開(kāi)日2006年2月22日 申請(qǐng)日期2005年8月17日 優(yōu)先權(quán)日2005年8月17日
發(fā)明者楊昌金, 許斌, 李向東, 鄧曉勇, 周中寶 申請(qǐng)人:杭州華為三康技術(shù)有限公司