專利名稱：主從系統(tǒng)中直接內(nèi)存存取控制器及總線結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及從一組件傳輸數(shù)據(jù)至另一組件，特別是有關(guān)于一種在一主從計(jì)算機(jī)系統(tǒng)中利用一直接內(nèi)存存取機(jī)制(scheme)以傳輸數(shù)據(jù)。
背景技術(shù)：
許多計(jì)算機(jī)系統(tǒng)包含直接內(nèi)存存取(direct memory access，DMA)以從一組件傳輸數(shù)據(jù)至另一組件。DMA的優(yōu)點(diǎn)在于計(jì)算機(jī)系統(tǒng)的主處理器或中央處理單元(central processing unit，CPU)并不涉及于實(shí)際數(shù)據(jù)傳輸。由使用DMA機(jī)制，CPU可以同時(shí)執(zhí)行—與DMA數(shù)據(jù)傳輸無關(guān)的應(yīng)用程序。
一般而言，DMA是由一DMA控制器的裝置所控制。例如在一“讀取”命令期間，該DMA控制器會(huì)安排一內(nèi)存裝置傳送其內(nèi)所儲(chǔ)存的數(shù)據(jù)至一輸出/輸入裝置或外圍裝置。其中傳輸?shù)哪Ｊ娇梢罁?jù)DMA系統(tǒng)是一“主從(master/slave)”計(jì)算機(jī)系統(tǒng)的一部分，或一“非主從(non-master/slave)”計(jì)算機(jī)系統(tǒng)的一部分，來取決于該DMA控制器本身可或不可實(shí)際處理數(shù)據(jù)。例如在一主從系統(tǒng)中，DMA控制器動(dòng)作如一中繼裝置(relay)，當(dāng)數(shù)據(jù)從一組件被搬移至另一組件時(shí)，DMA控制器會(huì)先接收后再傳送此數(shù)據(jù)。
請參考圖1，其為一“非主從”計(jì)算機(jī)系統(tǒng)的一傳統(tǒng)DMA電路10的方塊圖。在此DMA電路10中，一DMA控制器12并非在數(shù)據(jù)傳輸?shù)穆窂絻?nèi)，但卻可控制數(shù)據(jù)的傳輸。當(dāng)一數(shù)據(jù)讀取程序?qū)?zhí)行時(shí)，DMA控制器12會(huì)撥出(appropriate)地址信號(hào)及控制信號(hào)給一內(nèi)存裝置14，以指示該內(nèi)存裝置14將所要求的數(shù)據(jù)輸出到一總線16上。該DMA控制器12亦會(huì)撥出控制信號(hào)給一外圍裝置18，以指示該外圍裝置18從總線16上讀取數(shù)據(jù)。在此方式中，數(shù)據(jù)從內(nèi)存裝置14經(jīng)由總線16直接傳輸至外圍裝置18，DMA控制器12并無接觸到數(shù)據(jù)。
第二圖則為一“主從”計(jì)算機(jī)系統(tǒng)的一傳統(tǒng)DMA電路20的方塊圖。其中內(nèi)存裝置22、外圍裝置24以及DMA控制器26皆連接至同一總線28且共享的。該DMA控制器26包含一暫時(shí)儲(chǔ)存單元30，用以在數(shù)據(jù)傳輸期間暫時(shí)性地儲(chǔ)存數(shù)據(jù)。DMA控制器26亦包含一連接DMA控制器26至共享總線28的數(shù)據(jù)通信線(data communication link)32，其允許DMA控制器26在處理數(shù)據(jù)后將該數(shù)據(jù)傳送至共享總線28，或從共享總線28接收數(shù)據(jù)。
在一主從系統(tǒng)中，總有一主控者(master)及一從屬者(slave)涉及于該數(shù)據(jù)傳輸。由于內(nèi)存裝置22及外圍裝置24兩者在此系統(tǒng)中皆為從屬裝置，因此他們不能直接彼此溝通。也因此，DMA控制器26的動(dòng)作即如一主控裝置般，會(huì)從一從屬裝置中繼數(shù)據(jù)至另一從屬裝置。于此，即需兩主從裝置執(zhí)行程序(transaction)以傳輸數(shù)據(jù)。
例如在一數(shù)據(jù)讀取程序期間，進(jìn)行兩單獨(dú)的執(zhí)行程序以從內(nèi)存裝置22取得所要的數(shù)據(jù)以傳送至外圍裝置24。在第一數(shù)據(jù)傳輸階段中，一第一主從通信路徑是沿著DMA控制器26(主控者)與內(nèi)存裝置22(從屬者)之間的共享總線28而建立。該DMA控制器26會(huì)送出地址信號(hào)及控制信號(hào)給內(nèi)存裝置22，要求存取儲(chǔ)存其內(nèi)的特定內(nèi)存位置中的數(shù)據(jù)，此時(shí)，內(nèi)存裝置22會(huì)響應(yīng)并送出所要求的數(shù)據(jù)于共享總線28上，然后DMA控制器26經(jīng)由數(shù)據(jù)路徑32，從共享總線28讀取數(shù)據(jù)并將此數(shù)據(jù)儲(chǔ)存于暫時(shí)儲(chǔ)存單元30中。
接著，執(zhí)行讀取程序的第二數(shù)據(jù)傳輸階段。在此第二數(shù)據(jù)傳輸階段中，一第二主從通信路徑是沿著DMA控制器26與外圍裝置24之間的共享總線28而建立。DMA控制器26會(huì)送出控制信號(hào)給外圍裝置24，指示數(shù)據(jù)正要傳送，然后DMA控制器26會(huì)從其暫時(shí)儲(chǔ)存單元30經(jīng)由數(shù)據(jù)路徑32傳送數(shù)據(jù)至共享總線28及至外圍裝置24，而該外圍裝置24即會(huì)遵從指示從共享總線28上讀取數(shù)據(jù)。及此可知，從圖2中，共享總線28、DMA控制器26及數(shù)據(jù)路徑32在每一數(shù)據(jù)傳輸階段期間被占用，無論是從內(nèi)存讀取或是寫至外圍裝置。
圖3是一主從系統(tǒng)的一傳統(tǒng)DMA電路20于上述兩階段數(shù)據(jù)傳輸處理的一時(shí)序圖。圖3的信號(hào)代表DMA控制器26的活動(dòng)。例如上面信號(hào)代表當(dāng)DMA控制器26從內(nèi)存讀取數(shù)據(jù)(例如“從內(nèi)存讀取”)；以及下面信號(hào)代表當(dāng)DMA控制器26將數(shù)據(jù)寫至外圍裝置(例如“寫至外圍裝置”)。在第一時(shí)間區(qū)間t1中，第一數(shù)據(jù)封包(參照如數(shù)據(jù)1)從內(nèi)存(例如內(nèi)存裝置22)被讀出并且暫時(shí)儲(chǔ)存。然后在第二時(shí)間區(qū)間t2中，數(shù)據(jù)1從DMA控制器26被寫至一外圍裝置(例如外圍裝置24)。在第一數(shù)據(jù)封包(數(shù)據(jù)1)于時(shí)間區(qū)間t1、t2傳輸成功后，一第二數(shù)據(jù)封包(數(shù)據(jù)2)于時(shí)間區(qū)間t3、t4才可能從內(nèi)存被讀出并且隨后被寫至外圍裝置。在時(shí)間區(qū)間t4之后，一第三數(shù)據(jù)封包(數(shù)據(jù)3)才可被傳輸，以此類推。由上述時(shí)序圖可知，每一數(shù)據(jù)封包的傳輸皆需兩個(gè)時(shí)間區(qū)間。
雖然主從系統(tǒng)如圖2所示的傳統(tǒng)DMA電路20可提供中央處理單元不需介入傳輸數(shù)據(jù)的優(yōu)點(diǎn)，然而，傳統(tǒng)的DMA電路20卻會(huì)受限于在一特定時(shí)間中有多少資料可以從一從屬者被傳輸至另一從屬者的情況。由于在任一時(shí)間中，僅有一數(shù)據(jù)傳輸階段的情形會(huì)出現(xiàn)在共享總線28，因此造成了傳輸上的瓶頸。并且，另一瓶頸發(fā)生在DMA控制器26自己本身，其雖具有傳送或接收數(shù)據(jù)的能力，但并不是在任一時(shí)間兩種能力兼具。而此瓶頸的發(fā)生是因?yàn)閺腄MA控制器26到共享總線28的數(shù)據(jù)路徑32被限制于僅能單向通信。由于上述這些瓶頸的產(chǎn)生，限制了傳統(tǒng)系統(tǒng)20有關(guān)于從一從屬者至另一從屬者數(shù)據(jù)傳輸速度的效率。因此，現(xiàn)有的主從系統(tǒng)傳統(tǒng)電路，必須要有兩個(gè)時(shí)間區(qū)間才得以成功將數(shù)據(jù)從—從屬裝置傳輸至另一從屬裝置。
以往亦有一些解決的方案曾經(jīng)被提出以克服傳統(tǒng)主從系統(tǒng)的缺點(diǎn)。例如增加內(nèi)部總線的操作頻率而使得整體效率得以增加，然而此方案卻使得主從接口的設(shè)計(jì)復(fù)雜化，且其一般皆會(huì)要求將從屬裝置重新設(shè)計(jì)以可操作于較快的速度。而對(duì)于那些已存在的從屬者或正在設(shè)計(jì)的從屬者而言，增加內(nèi)部總線頻率就可能需要重新設(shè)計(jì)這些組件的額外工作時(shí)間及困難度。
綜合上述可知，目前極需一可消除傳統(tǒng)系統(tǒng)缺失的新結(jié)構(gòu)。此類的新系統(tǒng)在一使用DMA的主從系統(tǒng)中，應(yīng)更有效率傳輸數(shù)據(jù)于一從屬者對(duì)從屬者的執(zhí)行程序中；再者，此新系統(tǒng)的操作無須為達(dá)成上述目的而增加頻率。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種主從系統(tǒng)中直接內(nèi)存存取控制器及總線結(jié)構(gòu)，即揭露在一使用直接內(nèi)存存取(Direct Memory Access，以下皆以DMA簡稱的)協(xié)議的主從計(jì)算機(jī)系統(tǒng)傳輸數(shù)據(jù)的系統(tǒng)及方法。本發(fā)明系統(tǒng)中所提供的DMA控制器及其傳輸方法不僅可增加上述數(shù)據(jù)傳輸?shù)男室韵夹g(shù)中所產(chǎn)生的瓶頸，且尚可無須增加額外的DMA操作頻率即可完成。
為實(shí)現(xiàn)上述目的，本發(fā)明提供的一種適用于主從計(jì)算機(jī)系統(tǒng)的直接內(nèi)存存取電路，該直接內(nèi)存存取電路包含一內(nèi)存裝置；一外圍裝置；一直接內(nèi)存存取控制器，具有一第一及一第二數(shù)據(jù)路徑；一第一總線，連接該內(nèi)存裝置與該第一數(shù)據(jù)路徑；以及一第二總線，連接該外圍裝置與該第二數(shù)據(jù)路徑；其中該直接內(nèi)存存取控制器系包含一第一及一第二暫時(shí)儲(chǔ)存單元以及一第一及一第二開關(guān)，該第一開關(guān)提供一第一狀態(tài)以電性耦接該第一暫時(shí)儲(chǔ)存單元至該第一總線以及一第二狀態(tài)以電性耦接該第二暫時(shí)儲(chǔ)存單元至該第一總線，該第二開關(guān)提供一第一狀態(tài)以電性耦接該第一暫時(shí)儲(chǔ)存單元至該第二總線以及一第二狀態(tài)以電性耦接該第二暫時(shí)儲(chǔ)存單元至該第二總線。
所述的直接內(nèi)存存取電路，其中該第一及該第二開關(guān)系用以使該第一暫時(shí)儲(chǔ)存單元耦接至該第一及該第二總線其中的一，并使該第二暫時(shí)儲(chǔ)存單元耦接至該第一及該第二總線其中的另一，其中該第一及該第二開關(guān)用以使該直接內(nèi)存存取控制器可以從該內(nèi)存裝置讀取一數(shù)據(jù)封包，并同時(shí)將另一數(shù)據(jù)封包寫至該外圍裝置。
本發(fā)明的一主從計(jì)算機(jī)系統(tǒng)的一直接內(nèi)存存取控制器，該直接內(nèi)存存取控制器包含一第一數(shù)據(jù)路徑，連接至一內(nèi)存總線，該內(nèi)存總線與至少一內(nèi)存裝置通信；一第二數(shù)據(jù)路徑，連接至一外圍裝置總線，該外圍裝置總線與至少一外圍裝置通信；以及一傳輸數(shù)據(jù)裝置，用以在該至少一內(nèi)存裝置其中的一與該至少一外圍裝置其中的一間傳輸數(shù)據(jù)。
所述的直接內(nèi)存存取控制器，其中該傳輸數(shù)據(jù)裝置包含同時(shí)傳送一第一部分的數(shù)據(jù)及接收一第二部分的數(shù)據(jù)。
所述的直接內(nèi)存存取控制器，其中，在一讀取程序期間，該傳輸數(shù)據(jù)裝置傳送該第一部分的數(shù)據(jù)給該外圍裝置總線，并且同時(shí)從該內(nèi)存總線接收該第二部分的數(shù)據(jù)。
所述的直接內(nèi)存存取控制器，其中該傳輸數(shù)據(jù)裝置包含一第一及一第二暫時(shí)儲(chǔ)存單元，在一第一時(shí)間區(qū)間期間，從該至少一內(nèi)存裝置其中的一讀取一第一數(shù)據(jù)封包至該第一暫時(shí)儲(chǔ)存單元，在一第二時(shí)間區(qū)間期間，從該至少一內(nèi)存裝置其中的一讀取一第二數(shù)據(jù)封包至該第二暫時(shí)儲(chǔ)存單元，其中該第二時(shí)間區(qū)間在該第一時(shí)間區(qū)間之后。
所述的直接內(nèi)存存取控制器，其中在該第二時(shí)間區(qū)間期間，從該第一暫時(shí)儲(chǔ)存單元傳送該第一數(shù)據(jù)封包至該至少一外圍裝置其中之一，在一第三時(shí)間區(qū)間期間，從該第二暫時(shí)儲(chǔ)存單元傳送該第二數(shù)據(jù)封包至該至少一外圍裝置其中之一，其中該第三時(shí)間區(qū)間系在該第二時(shí)間區(qū)間之后。
所述的直接內(nèi)存存取控制器，其中該傳輸數(shù)據(jù)裝置還包含一第一及一第二開關(guān)，其中設(shè)定該第一開關(guān)的狀態(tài)以電性耦接該內(nèi)存總線至該第一及該第二暫時(shí)儲(chǔ)存單元其中之一，設(shè)定該第二開關(guān)的狀態(tài)以電性耦接該外圍裝置總線至該第一及該第二暫時(shí)儲(chǔ)存單元其中之另一。
所述的直接內(nèi)存存取控制器，還包含
—第一組數(shù)據(jù)路徑，連接復(fù)數(shù)個(gè)內(nèi)存總線，每一內(nèi)存總線與至少一內(nèi)存裝置通信；以及—第二組數(shù)據(jù)路徑，連接復(fù)數(shù)個(gè)外圍裝置總線，每一外圍裝置總線與至少一外圍裝置通信；其中該傳輸數(shù)據(jù)裝置同時(shí)在復(fù)數(shù)個(gè)內(nèi)存裝置與復(fù)數(shù)個(gè)外圍裝置之間傳送數(shù)據(jù)。
所述的直接內(nèi)存存取控制器，其中該傳輸數(shù)據(jù)裝置還包含復(fù)數(shù)個(gè)雙儲(chǔ)存裝置，每一雙儲(chǔ)存裝置連接至一個(gè)別內(nèi)存總線。
所述的直接內(nèi)存存取控制器，其中該每一雙儲(chǔ)存裝置包含兩暫時(shí)儲(chǔ)存單元及兩開關(guān)。
所述的直接內(nèi)存存取控制器，其中該傳輸數(shù)據(jù)裝置還包含一多功能開關(guān)裝置，從該每一雙儲(chǔ)存裝置的一輸出連接至該復(fù)數(shù)個(gè)外圍裝置總線。
本發(fā)明提供的一種傳輸數(shù)據(jù)方法，由一從屬裝置傳輸數(shù)據(jù)至另一從屬裝置，該傳輸數(shù)據(jù)方法包含從一第一總線讀取一第一數(shù)據(jù)封包；暫時(shí)儲(chǔ)存該第一數(shù)據(jù)封包于一第一暫時(shí)儲(chǔ)存單元；以及將該第一數(shù)據(jù)封包從該第一暫時(shí)儲(chǔ)存單元寫至一第二總線，并且同時(shí)從該第一總線讀取一第二數(shù)據(jù)封包。
所述的傳輸數(shù)據(jù)方法，還包含暫時(shí)儲(chǔ)存該第二數(shù)據(jù)封包于一第二暫時(shí)儲(chǔ)存單元；以及將該第二數(shù)據(jù)封包從該第二暫時(shí)儲(chǔ)存單元寫至該第二總線，并且同時(shí)從該第一總線讀取一第三數(shù)據(jù)封包。
所述的傳輸數(shù)據(jù)方法，還包含當(dāng)耦接該第一總線至該第一及該第二暫時(shí)儲(chǔ)存單元其中之一時(shí)，耦接該第二總線至該第一及該第二暫時(shí)儲(chǔ)存單元其中之另一。
所述的傳輸數(shù)據(jù)方法，其中耦接該第一及該第二總線至該第一及該第二暫時(shí)儲(chǔ)存單元還包含設(shè)定一第一及一第二開關(guān)的耦接狀態(tài)。
所述的傳輸數(shù)據(jù)方法，還包含在一后續(xù)時(shí)間區(qū)間期間，反轉(zhuǎn)該第一及該第二開關(guān)的耦接狀態(tài)。
所述的傳輸數(shù)據(jù)方法，還包含監(jiān)視該第一及該第二暫時(shí)儲(chǔ)存單元的剩余容量以決定反轉(zhuǎn)該第一及該第二開關(guān)的耦接狀態(tài)的時(shí)間。
所述的傳輸數(shù)據(jù)方法，還包含監(jiān)視一數(shù)據(jù)流的結(jié)束時(shí)間以決定反轉(zhuǎn)該第一及該第二開關(guān)的耦接狀態(tài)的時(shí)間。


圖1為一非主從系統(tǒng)的一傳統(tǒng)DMA電路的方塊圖；圖2為一主從系統(tǒng)的一傳統(tǒng)DMA電路的方塊圖；圖3為使用圖2的DMA電路于主從系統(tǒng)的數(shù)據(jù)傳輸時(shí)序圖；圖4為本發(fā)明所教示的一主從系統(tǒng)的一較佳改良DMA電路實(shí)施例的方塊圖；圖5為圖4所示的DMA控制器的一較佳實(shí)施例的方塊圖；圖6為使用圖4的DMA電路于主從系統(tǒng)的數(shù)據(jù)傳輸時(shí)序圖；圖7為本發(fā)明所教示的一主從系統(tǒng)的另一較佳改良DMA電路實(shí)施例的方塊圖；以及圖8為圖7所示的DMA控制器的一較佳實(shí)施例的方塊圖。
具體實(shí)施例方式
本發(fā)明克服公知技術(shù)的效率問題，其允許在一使用DMA數(shù)據(jù)傳輸處理的主從系統(tǒng)中的兩個(gè)從屬裝置間傳輸大量數(shù)據(jù)。由劃分共享總線使其成為兩個(gè)或更多個(gè)分隔總線，并且改變傳統(tǒng)DMA控制器的設(shè)計(jì)，以消除上述所提及的瓶頸，由此，數(shù)據(jù)傳輸速率可實(shí)質(zhì)增加至少兩倍。同時(shí)，本發(fā)明亦沒有增加計(jì)算機(jī)系統(tǒng)的操作頻率及沒有改變從屬裝置的設(shè)計(jì)，即可使本發(fā)明的DMA控制器進(jìn)行較快的DMA數(shù)據(jù)傳輸程序。根據(jù)本發(fā)明所改良的DMA控制器可以(1)從內(nèi)存裝置讀取及(2)同時(shí)寫至外圍裝置，由此更有效率將數(shù)據(jù)由一從屬裝置傳輸至另一從屬裝置。在另一實(shí)施例中，DMA控制器尚可執(zhí)行復(fù)數(shù)個(gè)同時(shí)讀取及寫入傳輸程序，以使得效率更明顯提升。
本發(fā)明是有關(guān)于一主從計(jì)算機(jī)系統(tǒng)的DMA電路、DMA控制器以及在一主從計(jì)算機(jī)系統(tǒng)中執(zhí)行一DMA數(shù)據(jù)傳輸?shù)姆椒?。在此所描述的幾個(gè)實(shí)施例其中之一包含一DMA電路，其包含一內(nèi)存裝置、一外圍裝置以及一具有一第一及一第二數(shù)據(jù)路徑的DMA控制器。此DMA電路還包含一第一總線，連接內(nèi)存裝置與DMA控制器的第一數(shù)據(jù)路徑；以及一第二總線，連接外圍裝置與DMA控制器的第二數(shù)據(jù)路徑。此DMA控制器包含一第一及一第二暫時(shí)儲(chǔ)存單元以及一第一及一第二開關(guān)。此第一開關(guān)提供一第一狀態(tài)以電性耦接第一暫時(shí)儲(chǔ)存單元至第一總線以及一第二狀態(tài)以電性耦接第二暫時(shí)儲(chǔ)存單元至第一總線。此第二開關(guān)提供一第一狀態(tài)以電性耦接第一暫時(shí)儲(chǔ)存單元至第二總線以及一第二狀態(tài)以電性耦接第二暫時(shí)儲(chǔ)存單元至第二總線。
請參考圖4，其顯示一主從計(jì)算機(jī)系統(tǒng)內(nèi)一DMA電路40的一較佳實(shí)施例的方塊圖。根據(jù)此實(shí)施例的DMA電路40包含一內(nèi)存裝置42、一外圍裝置44以及一DMA控制器46。相較于公知的單一共享總線，本發(fā)明的DMA電路40包含兩總線48及50。
內(nèi)存裝置42及DMA控制器46是配置用以介接(interface)至總線48(在此參照為“內(nèi)存總線”)。雖然在圖4中僅有一內(nèi)存裝置，然而也可以多個(gè)內(nèi)存裝置連接至內(nèi)存總線48。從此觀點(diǎn)，沿著內(nèi)存總線48可以存取復(fù)數(shù)個(gè)內(nèi)存裝置其中的任一內(nèi)存裝置。在一特殊范例中，若僅有一內(nèi)存裝置42連接至內(nèi)存總線48，則該內(nèi)存總線48可由該內(nèi)存裝置42與DMA控制器46直接連接而被取代。
外圍裝置44及DMA控制器46是配置用以介接(interface)至總線50(在此參照為“外圍裝置總線”)。雖然在圖4中僅有一外圍裝置，然而也可以多個(gè)外圍裝置連接至外圍裝置總線50。由此觀點(diǎn)，沿著外圍裝置總線50可以存取復(fù)數(shù)個(gè)外圍裝置其中的任一外圍裝置。當(dāng)僅有一外圍裝置44連接至外圍裝置總線50，則外圍裝置總線50可由該外圍裝置44與DMA控制器46直接連接而被取代。
此外，DMA控制器46包含兩數(shù)據(jù)路徑52及54以連接至對(duì)應(yīng)的總線48及50。由劃分傳統(tǒng)總線成為兩總線(內(nèi)存總線48及外圍裝置總線50)，DMA控制器46可沿著內(nèi)存總線48及數(shù)據(jù)路徑52與內(nèi)存裝置42互動(dòng)，并且同時(shí)沿著外圍裝置總線50及數(shù)據(jù)路徑54與外圍裝置44互動(dòng)。這些同時(shí)的互動(dòng)可在沒有跨越一共享總線或共享數(shù)據(jù)路徑的信號(hào)的情況下執(zhí)行。使用此并聯(lián)結(jié)構(gòu)，DMA控制器46可從內(nèi)存裝置42讀取一數(shù)據(jù)封包，并且同時(shí)將其它數(shù)據(jù)封包寫至外圍裝置44。
圖5是圖4所示的DMA控制器46的一較佳實(shí)施例的方塊圖。在此實(shí)施例中，DMA控制器46包含一第一暫時(shí)儲(chǔ)存單元60以及一第二暫時(shí)儲(chǔ)存單元62。DMA控制器46亦包含一第一開關(guān)64以及—第二開關(guān)66。暫時(shí)儲(chǔ)存單元60、62是在一交替方式中經(jīng)由開關(guān)64連接至內(nèi)存總線48；并且，儲(chǔ)存單元是在一交替方式中經(jīng)由開關(guān)66連接至外圍裝置總線50。DMA控制器46可能包含一處理或控制裝置(未示出)以在必要時(shí)用以設(shè)定開關(guān)64及66的狀態(tài)。
開關(guān)64及66可由任何適當(dāng)?shù)碾娮邮郊?或機(jī)械式組件所形成，例如晶體管、機(jī)電裝置、機(jī)械式切換開關(guān)或者是其它開關(guān)式裝置。此外，依數(shù)據(jù)在開關(guān)內(nèi)移動(dòng)的方向，開關(guān)64及66可由多任務(wù)器或者是解多任務(wù)器所取代。在另一實(shí)施例，開關(guān)64及66可包含邏輯組件的組合以提供此處所描述及所需的開關(guān)功能。
其中，開關(guān)64及66的狀態(tài)將被設(shè)定于此類的方式，即當(dāng)開關(guān)66電性耦接至外圍裝置總線50與暫時(shí)儲(chǔ)存單元60、62其中的一時(shí)，開關(guān)64即會(huì)電性耦接至內(nèi)存總線48與暫時(shí)儲(chǔ)存單元60、62其中之另一。因此開關(guān)64及66是用以搭配操作藉以同時(shí)改變有關(guān)彼此的狀態(tài)，由此可在任何時(shí)間中連接一暫時(shí)儲(chǔ)存單元與一總線。在此事項(xiàng)中，每一暫時(shí)儲(chǔ)存單元在一時(shí)間中將僅耦接至一總線。
如圖5所示，開關(guān)64及66是設(shè)定于一初始狀態(tài)，由此開關(guān)64耦接至內(nèi)存總線48至第一暫時(shí)儲(chǔ)存單元60，并且開關(guān)66耦接至外圍裝置總線50至第二暫時(shí)儲(chǔ)存單元62。然而需注意的是，開關(guān)的初始狀態(tài)(如圖所示)僅為圖解說明目的，上述的初始狀態(tài)亦可能相反情況。圖4的DMA電路40及圖5的個(gè)別DMA控制器46的操作，將在圖6有關(guān)的范例時(shí)序圖中解釋說明。
圖6說明一時(shí)序方塊圖，其展示數(shù)個(gè)連續(xù)的數(shù)據(jù)封包(數(shù)據(jù)1、數(shù)據(jù)2…等)如何使用圖4的DMA電路40傳輸?shù)囊环独?。在此范例中，是假設(shè)開關(guān)的初始狀態(tài)配置如圖5中所示。而熟習(xí)該項(xiàng)技術(shù)人員應(yīng)了解依先前數(shù)據(jù)傳輸?shù)牟僮?、其它初始狀態(tài)的預(yù)設(shè)或其它條件時(shí)，開關(guān)的初始狀態(tài)可能相反。
在初始時(shí)間區(qū)間t1中，DMA控制器46會(huì)提供內(nèi)存裝置42控制信號(hào)及地址信號(hào)。在內(nèi)存裝置42接收這些信號(hào)后，內(nèi)存裝置42會(huì)將所需的數(shù)據(jù)(數(shù)據(jù)1)放置于內(nèi)存總線48上。DMA控制器46會(huì)從內(nèi)存總線48讀取數(shù)據(jù)封包(數(shù)據(jù)1)，并將數(shù)據(jù)1儲(chǔ)存于第一暫時(shí)儲(chǔ)存單元60。在t1期間中，開關(guān)66會(huì)電性耦接至第二暫時(shí)儲(chǔ)存單元62與外圍裝置總線50。然而，因?yàn)樵趖1期間并沒有數(shù)據(jù)出現(xiàn)在第二暫時(shí)儲(chǔ)存單元62，因此在第二暫時(shí)儲(chǔ)存單元62及外圍裝置44之間并無數(shù)據(jù)傳輸。
在一第二時(shí)間區(qū)間t2中，開關(guān)呈現(xiàn)相反操作以使第一開關(guān)64耦接至第二暫時(shí)儲(chǔ)存單元62與內(nèi)存總線48，并且使第二開關(guān)66耦接至第一暫時(shí)儲(chǔ)存單元60與外圍裝置總線50。在第二時(shí)間區(qū)間t2中，一第二數(shù)據(jù)封包(數(shù)據(jù)2)從內(nèi)存被讀取，此數(shù)據(jù)被儲(chǔ)存于先前為空(empty)的第二暫時(shí)儲(chǔ)存單元62。并且，由前一時(shí)間區(qū)間t1暫時(shí)被保留于第一暫時(shí)儲(chǔ)存單元60的數(shù)據(jù)封包(數(shù)據(jù)1)，被寫至外圍裝置44。
在一第三時(shí)間區(qū)間t3中，每一開關(guān)的狀態(tài)再次相反以允許內(nèi)存裝置將數(shù)據(jù)3寫入第一暫時(shí)儲(chǔ)存單元60，并由此覆蓋在時(shí)間區(qū)間t2已傳輸至外圍裝置44且不須再暫時(shí)儲(chǔ)存的數(shù)據(jù)1。而在時(shí)間區(qū)間t2之前被儲(chǔ)存于第二暫時(shí)儲(chǔ)存單元62的數(shù)據(jù)2被寫至外圍裝置44。所應(yīng)了解的是，上述這些步驟是被重復(fù)用于下一數(shù)據(jù)封包直到所有數(shù)據(jù)傳輸成功。
雖然上述開關(guān)64、66的狀態(tài)在某些預(yù)設(shè)的時(shí)間區(qū)間相反，但是開關(guān)反轉(zhuǎn)的時(shí)序可能會(huì)依其它因素而優(yōu)于時(shí)間因素。例如當(dāng)目前填入至?xí)簳r(shí)儲(chǔ)存單元的數(shù)據(jù)呈現(xiàn)滿載狀態(tài)、將近滿載或是達(dá)到一預(yù)設(shè)門坎值(threshold)時(shí)，DMA控制器46會(huì)在填入及切換開關(guān)64、66時(shí)，監(jiān)視每一暫時(shí)儲(chǔ)存單元的剩余儲(chǔ)存容量。在此方式中，當(dāng)一連續(xù)數(shù)據(jù)流(stream)被讀入DMA控制器46時(shí)，開關(guān)可被配置用以允許每一暫時(shí)儲(chǔ)存單元填入直到達(dá)到某種程度。當(dāng)沒有數(shù)據(jù)可被讀入所填入的儲(chǔ)存單元時(shí)，開關(guān)的狀態(tài)是相反并且填入其它暫時(shí)儲(chǔ)存單元。此數(shù)據(jù)填入及開關(guān)反轉(zhuǎn)的處理被重復(fù)直到全部數(shù)據(jù)流結(jié)束。
一數(shù)據(jù)流的結(jié)束提供另一狀態(tài)，即授權(quán)開關(guān)的反轉(zhuǎn)。在此范例，一部分被填入的暫時(shí)儲(chǔ)存單元可能保有尚未被傳送至外圍裝置總線50的數(shù)據(jù)。當(dāng)數(shù)據(jù)流在暫時(shí)儲(chǔ)存單元達(dá)到某種填入程度前結(jié)束時(shí)，則裝置被提供用以反轉(zhuǎn)開關(guān)以傳輸最后部分?jǐn)?shù)據(jù)至外圍裝置。當(dāng)一數(shù)據(jù)流結(jié)束時(shí)，DMA控制器可監(jiān)視并計(jì)算沒有數(shù)據(jù)被讀入目前所填入暫時(shí)儲(chǔ)存單元的時(shí)間長度。當(dāng)在一設(shè)定的時(shí)間長度沒有數(shù)據(jù)被接收時(shí)，DMA控制器46再次反轉(zhuǎn)開關(guān)以強(qiáng)行從部分所填入的儲(chǔ)存單元沖出(flush out)數(shù)據(jù)，以傳送至外圍裝置。在這些條件，開關(guān)確實(shí)反轉(zhuǎn)之前，直接記憶存取控制器46還是監(jiān)視其它暫時(shí)儲(chǔ)存單元以確定提供足夠時(shí)間從此傳送所有數(shù)據(jù)。
從圖6中可了解，在與圖3的公知技術(shù)時(shí)序圖的比較下，根據(jù)本發(fā)明的DMA電路40，其提供一比傳統(tǒng)系統(tǒng)快兩倍的數(shù)據(jù)傳輸速率。并且，本發(fā)明提供一系統(tǒng)，此系統(tǒng)并不要求增加操作頻率而完成上述的技藝。由將傳統(tǒng)總線劃分成為兩總線并允許DMA控制器同時(shí)地讀取及寫入，本發(fā)明能夠克服先前技藝的數(shù)據(jù)傳送的一些瓶頸。
圖7為本發(fā)明所教示的DMA電路70的一第二實(shí)施例的方塊圖。DMA電路70包含一DMA控制器72，此DMA控制器72具有一數(shù)量M的內(nèi)存數(shù)據(jù)路徑741、742、…、74M用以分別連接相對(duì)數(shù)量的內(nèi)存總線761、762、…、76M。圖4所示的內(nèi)存總線48在本實(shí)施例中被劃分成為復(fù)數(shù)個(gè)內(nèi)存總線761、762、…、76M，每一內(nèi)存總線76連接任意數(shù)量的內(nèi)存裝置(未繪出)。如果需要，內(nèi)存總線76其等本身可經(jīng)由橋接裝置(bridge)(未繪出)連接彼此。根據(jù)本實(shí)施例，由于內(nèi)存總線76并列排列，因此DMA控制器72可從每一對(duì)應(yīng)的內(nèi)存總線76同時(shí)存取一內(nèi)存裝置而沒有信號(hào)干擾。
此外，DMA電路70包含一數(shù)量N的外圍裝置數(shù)據(jù)路徑781、782、…、78N用以分別連接相對(duì)數(shù)量的外圍裝置總線801、802、…、80N。在圖7的實(shí)施例中，圖4所示的外圍裝置總線50被劃分成復(fù)數(shù)個(gè)外圍裝置總線801、802、…、80N，每一外圍裝置總線80連接至任意數(shù)量的外圍裝置(未繪出)。如果需要，外圍裝置總線80可經(jīng)由橋接裝置(bridge)(未繪出)連接彼此。如在此所描述的外圍裝置總線的并列排列，其允許DMA控制器72可以從每一對(duì)應(yīng)的外圍裝置總線80同時(shí)存取一外圍裝置而沒有信號(hào)干擾。由此觀點(diǎn)，DMA控制器72可以與數(shù)量M的內(nèi)存總線及數(shù)量N的外圍裝置總線同時(shí)通信。數(shù)量M與N最好系相同，但如果需要?jiǎng)t也可以不同。在此實(shí)施例中，數(shù)據(jù)傳送處理僅受較少數(shù)量及/或受最低操作頻率的總線所限制。因此就本系統(tǒng)的數(shù)據(jù)傳輸速率將比有關(guān)的傳統(tǒng)速率快兩倍。
圖8為圖7所示的DMA控制器72的一實(shí)施例的方塊圖。本實(shí)施例的DMA控制器72包含一數(shù)量M的雙儲(chǔ)存裝置(dual storage device)841、842、…、84M，每一雙儲(chǔ)存裝置84連接對(duì)應(yīng)的內(nèi)存數(shù)據(jù)路徑741、742、…、74M(其依次系連接至對(duì)應(yīng)的內(nèi)存總線761、762、…、76M)。雙儲(chǔ)存裝置84亦可配置如圖5的單一DMA控制器46所配置的方式相同。尤其每一雙儲(chǔ)存裝置84可能包含兩個(gè)開關(guān)84、86及兩個(gè)暫時(shí)儲(chǔ)存單元90、92，當(dāng)暫時(shí)儲(chǔ)存單元其中之一被耦接至一被選取的外圍裝置總線時(shí)，其允許另一暫時(shí)儲(chǔ)存單元被耦接至對(duì)應(yīng)的內(nèi)存總線。
DMA控制器72亦可包含一多功能開關(guān)裝置94。輸入至多功能開關(guān)裝置94的M個(gè)輸入中的每一個(gè)輸入為內(nèi)部耦接任一N個(gè)外圍裝置數(shù)據(jù)路徑781、782、…、78N(其依次分別連接至外圍裝置總線801、802、…、80N)。多功能開關(guān)裝置94可包含任何適當(dāng)?shù)倪壿嫿M件或是開關(guān)組件的組合，以允許任何輸入被電性耦接至任一輸出于一對(duì)一的關(guān)系下。當(dāng)系統(tǒng)被配置成數(shù)量M等于數(shù)量N時(shí)，則多功能開關(guān)裝置94的內(nèi)部電路可被配置成每一輸入相配一對(duì)應(yīng)的輸出，由此提供兩倍數(shù)量M的同時(shí)數(shù)據(jù)傳送階段。當(dāng)數(shù)量M不等于數(shù)量N時(shí)，則某些輸入或輸出在所設(shè)定的時(shí)間內(nèi)將被留下而沒有連接，并且可同時(shí)執(zhí)行低于兩倍數(shù)量M或N的數(shù)據(jù)傳送階段。
在另一實(shí)施例中，多功能開關(guān)裝置94可能被從電路中完全移除，例如當(dāng)數(shù)量M等于數(shù)量N時(shí)，并且每一內(nèi)存總線76僅存取單一外圍裝置總線80時(shí)。在此范例中，每一雙儲(chǔ)存裝置84的輸出將直接連接至對(duì)應(yīng)的外圍裝置數(shù)據(jù)路徑78。在其它實(shí)施例，當(dāng)計(jì)算機(jī)系統(tǒng)設(shè)計(jì)成某些群組(group)的內(nèi)存總線76僅存取某些群組的外圍裝置總線80時(shí)，則多功能開關(guān)裝置94可被劃分成為較小、較簡單的開關(guān)裝置。在此范例中，每一較小的開關(guān)裝置僅控制那些被包含于一組對(duì)應(yīng)群組的總線。然而就連接能力而言，為了在內(nèi)存裝置與外圍裝置間維持最大彈性，一單獨(dú)多功能開關(guān)裝置94被用以允許任何內(nèi)存總線76與任何外圍裝置總線80通信。
每一雙儲(chǔ)存裝置84允許一內(nèi)存裝置使用上述所描述的開關(guān)技術(shù)，在一個(gè)別的內(nèi)存總線76一再地寫入數(shù)據(jù)至兩暫時(shí)儲(chǔ)存單元90、92。此外，一電性耦接在多功能開關(guān)裝置94內(nèi)被建立，用以沿著一對(duì)應(yīng)的外圍裝置總線80連接任一外圍裝置與雙儲(chǔ)存裝置84的輸出。在此方式中，比數(shù)量M或N少的數(shù)據(jù)封包在每一時(shí)間區(qū)間可被從任何內(nèi)存總線同時(shí)傳輸至任何外圍裝置總線。
在另一實(shí)施例中，雙儲(chǔ)存裝置84中的第二開關(guān)88可被移除，并且由多功能開關(guān)裝置94中的對(duì)應(yīng)電路所取代。在此觀點(diǎn)中，從一內(nèi)存總線相繼而來的數(shù)據(jù)封包，在如果必要時(shí)可能較易被適用于不同外圍裝置總線。在另一實(shí)施例中，一個(gè)雙儲(chǔ)存裝置84可被移至DMA控制器72的另一邊，以直接連接至外圍裝置數(shù)據(jù)路徑78，并且連接被搬移以直接連接至內(nèi)存數(shù)據(jù)路經(jīng)74的多功能開關(guān)裝置94。其它電路結(jié)構(gòu)用以提供DMA控制器72的暫時(shí)儲(chǔ)存功能及開關(guān)切換功能亦可被考慮，其允許如本發(fā)明所描述的有效的數(shù)據(jù)傳輸且未脫離本發(fā)明的精神及范圍。
以上所述僅為本發(fā)明的較佳實(shí)施例而已，并非用以限定本發(fā)明的申請專利范圍；凡其它為脫離本發(fā)明所揭示的精神下所完成的等效改變或修飾，均應(yīng)包含在申請專利范圍內(nèi)。
權(quán)利要求
1.一種適用于主從計(jì)算機(jī)系統(tǒng)的直接內(nèi)存存取電路，該直接內(nèi)存存取電路包含一內(nèi)存裝置；一外圍裝置；一直接內(nèi)存存取控制器，具有一第一及一第二數(shù)據(jù)路徑；一第一總線，連接該內(nèi)存裝置與該第一數(shù)據(jù)路徑；以及一第二總線，連接該外圍裝置與該第二數(shù)據(jù)路徑；其中該直接內(nèi)存存取控制器系包含一第一及一第二暫時(shí)儲(chǔ)存單元以及一第一及一第二開關(guān)，該第一開關(guān)提供一第一狀態(tài)以電性耦接該第一暫時(shí)儲(chǔ)存單元至該第一總線以及一第二狀態(tài)以電性耦接該第二暫時(shí)儲(chǔ)存單元至該第一總線，該第二開關(guān)提供一第一狀態(tài)以電性耦接該第一暫時(shí)儲(chǔ)存單元至該第二總線以及一第二狀態(tài)以電性耦接該第二暫時(shí)儲(chǔ)存單元至該第二總線。
2.如權(quán)利要求1所述的直接內(nèi)存存取電路，其中該第一及該第二開關(guān)系用以使該第一暫時(shí)儲(chǔ)存單元耦接至該第一及該第二總線其中的一，并使該第二暫時(shí)儲(chǔ)存單元耦接至該第一及該第二總線其中的另一，其中該第一及該第二開關(guān)用以使該直接內(nèi)存存取控制器可以從該內(nèi)存裝置讀取一數(shù)據(jù)封包，并同時(shí)將另一數(shù)據(jù)封包寫至該外圍裝置。
3.一主從計(jì)算機(jī)系統(tǒng)的一直接內(nèi)存存取控制器，該直接內(nèi)存存取控制器包含一第一數(shù)據(jù)路徑，連接至一內(nèi)存總線，該內(nèi)存總線與至少一內(nèi)存裝置通信；一第二數(shù)據(jù)路徑，連接至一外圍裝置總線，該外圍裝置總線與至少一外圍裝置通信；以及一傳輸數(shù)據(jù)裝置，用以在該至少一內(nèi)存裝置其中的一與該至少一外圍裝置其中的一間傳輸數(shù)據(jù)。
4.如權(quán)利要求3所述的直接內(nèi)存存取控制器，其中該傳輸數(shù)據(jù)裝置包含同時(shí)傳送一第一部分的數(shù)據(jù)及接收一第二部分的數(shù)據(jù)。
5.如權(quán)利要求4所述的直接內(nèi)存存取控制器，其中，在一讀取程序期間，該傳輸數(shù)據(jù)裝置傳送該第一部分的數(shù)據(jù)給該外圍裝置總線，并且同時(shí)從該內(nèi)存總線接收該第二部分的數(shù)據(jù)。
6.如權(quán)利要求3所述的直接內(nèi)存存取控制器，其中該傳輸數(shù)據(jù)裝置包含一第一及一第二暫時(shí)儲(chǔ)存單元，在一第一時(shí)間區(qū)間期間，從該至少一內(nèi)存裝置其中的一讀取一第一數(shù)據(jù)封包至該第一暫時(shí)儲(chǔ)存單元，在一第二時(shí)間區(qū)間期間，從該至少一內(nèi)存裝置其中的一讀取一第二數(shù)據(jù)封包至該第二暫時(shí)儲(chǔ)存單元，其中該第二時(shí)間區(qū)間在該第一時(shí)間區(qū)間之后。
7.如權(quán)利要求6所述的直接內(nèi)存存取控制器，其中在該第二時(shí)間區(qū)間期間，從該第一暫時(shí)儲(chǔ)存單元傳送該第一數(shù)據(jù)封包至該至少一外圍裝置其中之一，在一第三時(shí)間區(qū)間期間，從該第二暫時(shí)儲(chǔ)存單元傳送該第二數(shù)據(jù)封包至該至少一外圍裝置其中之一，其中該第三時(shí)間區(qū)間系在該第二時(shí)間區(qū)間之后。
8.如權(quán)利要求6所述的直接內(nèi)存存取控制器，其中該傳輸數(shù)據(jù)裝置還包含一第一及一第二開關(guān)，其中設(shè)定該第一開關(guān)的狀態(tài)以電性耦接該內(nèi)存總線至該第一及該第二暫時(shí)儲(chǔ)存單元其中之一，設(shè)定該第二開關(guān)的狀態(tài)以電性耦接該外圍裝置總線至該第一及該第二暫時(shí)儲(chǔ)存單元其中之另一。
9.如權(quán)利要求3所述的直接內(nèi)存存取控制器，還包含一第一組數(shù)據(jù)路徑，連接復(fù)數(shù)個(gè)內(nèi)存總線，每一內(nèi)存總線與至少一內(nèi)存裝置通信；以及一第二組數(shù)據(jù)路徑，連接復(fù)數(shù)個(gè)外圍裝置總線，每一外圍裝置總線與至少一外圍裝置通信；其中該傳輸數(shù)據(jù)裝置同時(shí)在復(fù)數(shù)個(gè)內(nèi)存裝置與復(fù)數(shù)個(gè)外圍裝置之間傳送數(shù)據(jù)。
10.如權(quán)利要求9所述的直接內(nèi)存存取控制器，其中該傳輸數(shù)據(jù)裝置還包含復(fù)數(shù)個(gè)雙儲(chǔ)存裝置，每一雙儲(chǔ)存裝置連接至一個(gè)別內(nèi)存總線。
11.如權(quán)利要求10所述的直接內(nèi)存存取控制器，其中該每一雙儲(chǔ)存裝置包含兩暫時(shí)儲(chǔ)存單元及兩開關(guān)。
12.如權(quán)利要求10所述的直接內(nèi)存存取控制器，其中該傳輸數(shù)據(jù)裝置還包含一多功能開關(guān)裝置，從該每一雙儲(chǔ)存裝置的一輸出連接至該復(fù)數(shù)個(gè)外圍裝置總線。
13.一種傳輸數(shù)據(jù)方法，由一從屬裝置傳輸數(shù)據(jù)至另一從屬裝置，該傳輸數(shù)據(jù)方法包含從一第一總線讀取一第一數(shù)據(jù)封包；暫時(shí)儲(chǔ)存該第一數(shù)據(jù)封包于一第一暫時(shí)儲(chǔ)存單元；以及將該第一數(shù)據(jù)封包從該第一暫時(shí)儲(chǔ)存單元寫至一第二總線，并且同時(shí)從該第一總線讀取一第二數(shù)據(jù)封包。
14.如權(quán)利要求13所述的傳輸數(shù)據(jù)方法，還包含暫時(shí)儲(chǔ)存該第二數(shù)據(jù)封包于一第二暫時(shí)儲(chǔ)存單元；以及將該第二數(shù)據(jù)封包從該第二暫時(shí)儲(chǔ)存單元寫至該第二總線，并且同時(shí)從該第一總線讀取一第三數(shù)據(jù)封包。
15.如權(quán)利要求13所述的傳輸數(shù)據(jù)方法，還包含當(dāng)耦接該第一總線至該第一及該第二暫時(shí)儲(chǔ)存單元其中之一時(shí)，耦接該第二總線至該第一及該第二暫時(shí)儲(chǔ)存單元其中之另一。
16.如權(quán)利要求15所述的傳輸數(shù)據(jù)方法，其中耦接該第一及該第二總線至該第一及該第二暫時(shí)儲(chǔ)存單元還包含設(shè)定一第一及一第二開關(guān)的耦接狀態(tài)。
17.如權(quán)利要求16所述的傳輸數(shù)據(jù)方法，還包含在一后續(xù)時(shí)間區(qū)間期間，反轉(zhuǎn)該第一及該第二開關(guān)的耦接狀態(tài)。
18.如權(quán)利要求17所述的傳輸數(shù)據(jù)方法，還包含監(jiān)視該第一及該第二暫時(shí)儲(chǔ)存單元的剩余容量以決定反轉(zhuǎn)該第一及該第二開關(guān)的耦接狀態(tài)的時(shí)間。
19.如權(quán)利要求17所述的傳輸數(shù)據(jù)方法，還包含監(jiān)視一數(shù)據(jù)流的結(jié)束時(shí)間以決定反轉(zhuǎn)該第一及該第二開關(guān)的耦接狀態(tài)的時(shí)間。
全文摘要
一主從計(jì)算機(jī)系統(tǒng)的直接內(nèi)存存取控制器以及一主從系統(tǒng)中依據(jù)一直接內(nèi)存存取協(xié)議以傳輸數(shù)據(jù)的方法。根據(jù)本發(fā)明的一直接內(nèi)存存取控制器系包含連接至一內(nèi)存總線的一第一數(shù)據(jù)路徑，其中此內(nèi)存總線系與至少一內(nèi)存裝置通信。此直接內(nèi)存存取控制器亦包含連接至一外圍裝置總線的一第二數(shù)據(jù)路徑，其中此外圍裝置總線系與至少一外圍裝置通信。并且，此直接內(nèi)存存取控制器系包含一傳輸數(shù)據(jù)裝置用以在至少一內(nèi)存裝置其中的一與至少一外圍裝置其中的一間傳輸數(shù)據(jù)。
文檔編號(hào)G06F13/28GK1696917SQ20051008326
公開日2005年11月16日 申請日期2005年7月7日 優(yōu)先權(quán)日2004年7月7日
發(fā)明者馮漢忠 申請人:威盛電子股份有限公司