專利名稱：一種中斷處理裝置及方法
技術(shù)領(lǐng)域：
本發(fā)明涉及采用時(shí)分復(fù)用業(yè)務(wù)的通信系統(tǒng)的中斷處理裝置及方法。
背景技術(shù)：
當(dāng)前的通信系統(tǒng)都對(duì)多個(gè)中斷源進(jìn)行中斷優(yōu)先級(jí)管理，當(dāng)處理器(CPU)處于對(duì)某一中斷源的中斷請(qǐng)求處理階段時(shí)，只允許CPU響應(yīng)比當(dāng)前中斷源優(yōu)先級(jí)高的中斷源提出的中斷請(qǐng)求，而屏蔽低于或者等于當(dāng)前中斷源優(yōu)先級(jí)的中斷源提出的中斷請(qǐng)求，該功能由CPU對(duì)各個(gè)中斷源設(shè)置屏蔽信號(hào)實(shí)現(xiàn)。當(dāng)前的中斷處理裝置常基于寄存器實(shí)現(xiàn)，即針對(duì)每一個(gè)中斷源分別設(shè)置相應(yīng)的中斷請(qǐng)求寄存器(interrupt request register，IRR)和中斷屏蔽寄存器(interrupt mask register，IMR)，IRR存儲(chǔ)中斷源向CPU提出的中斷請(qǐng)求信號(hào)，標(biāo)識(shí)該中斷源是否發(fā)生，IMR存儲(chǔ)CPU預(yù)先為中斷源設(shè)置的中斷屏蔽信號(hào)。借助合適的邏輯電路，中斷請(qǐng)求信號(hào)和中斷屏蔽信號(hào)進(jìn)行邏輯處理，輸出處于允許(enable)或是禁止(disable)狀態(tài)的中斷信號(hào)，處于允許狀態(tài)的中斷信號(hào)能夠被響應(yīng)，處于屏蔽狀態(tài)的中斷信號(hào)不能夠被響應(yīng)。
以當(dāng)前采用時(shí)分復(fù)用業(yè)務(wù)的通信系統(tǒng)的中斷處理裝置及方法為例通信業(yè)務(wù)共有支持N路業(yè)務(wù)的N個(gè)通道，其中某一路業(yè)務(wù)為P，1≤P≤N；所有N路業(yè)務(wù)的每一路都有M個(gè)時(shí)隙，其中某一時(shí)隙為T，1≤T≤M，系統(tǒng)的時(shí)隙總數(shù)為N×M個(gè)。由于每個(gè)時(shí)隙都對(duì)應(yīng)一個(gè)中斷源，故中斷源共有N路，其中某一路中斷源為P，1≤P≤N；每一路中斷源都有M個(gè)中斷源，其中某一中斷源為T，1≤T≤M，則系統(tǒng)的中斷源總數(shù)為N×M個(gè)。令t為連續(xù)整數(shù)變量，t＝1～M，則第P路的中斷源可標(biāo)識(shí)為P[t]；令p為連續(xù)整數(shù)變量，p＝1～N，則通信系統(tǒng)的中斷源可標(biāo)識(shí)為p[t]。
圖1是現(xiàn)有技術(shù)的中斷處理裝置的結(jié)構(gòu)圖，現(xiàn)有技術(shù)的中斷處理裝置包含中斷屏蔽信號(hào)存儲(chǔ)模塊102，中斷請(qǐng)求信號(hào)存儲(chǔ)模塊103，N個(gè)通道中斷產(chǎn)生邏輯電路104和系統(tǒng)中斷產(chǎn)生邏輯電路108。
其中，中斷屏蔽信號(hào)存儲(chǔ)模塊102包含N×M個(gè)中斷屏蔽寄存器，每個(gè)寄存器對(duì)應(yīng)一個(gè)通道的一個(gè)時(shí)隙，存儲(chǔ)該時(shí)隙的時(shí)隙中斷屏蔽信號(hào)，存儲(chǔ)同一通道的M個(gè)時(shí)隙中斷屏蔽信號(hào)的M個(gè)寄存器，分別與該通道對(duì)應(yīng)的通道中斷產(chǎn)生邏輯電路104相連，按時(shí)隙順序?qū)個(gè)時(shí)隙中斷屏蔽信號(hào)輸出給該通道中斷產(chǎn)生邏輯電路104。如圖1中，中斷屏蔽信號(hào)存儲(chǔ)模塊102包含的中斷屏蔽寄存器121～129分別存儲(chǔ)一個(gè)時(shí)隙中斷屏蔽信號(hào)。其中，中斷屏蔽寄存器124～126是第P通道的中斷屏蔽寄存器，它們分別與第P通道中斷產(chǎn)生邏輯電路104相連，在第T時(shí)隙，中斷屏蔽寄存器IMR(P，T)125中存儲(chǔ)的時(shí)隙中斷屏蔽信號(hào)mask_P[T]輸出給第P通道中斷產(chǎn)生邏輯電路104。
圖1中，中斷請(qǐng)求信號(hào)存儲(chǔ)模塊103包含N×M個(gè)中斷請(qǐng)求寄存器，每個(gè)寄存器對(duì)應(yīng)一個(gè)通道的一個(gè)時(shí)隙，存儲(chǔ)該時(shí)隙的時(shí)隙中斷請(qǐng)求信號(hào)，存儲(chǔ)同一通道的M個(gè)時(shí)隙中斷請(qǐng)求信號(hào)的M個(gè)寄存器，分別與該通道對(duì)應(yīng)的通道中斷產(chǎn)生邏輯電路104相連，按時(shí)隙順序?qū)個(gè)時(shí)隙中斷請(qǐng)求信號(hào)輸出給該通道中斷產(chǎn)生邏輯電路104。如圖1中，中斷請(qǐng)求信號(hào)存儲(chǔ)模塊103包含的中斷請(qǐng)求寄存器131～139分別存儲(chǔ)一個(gè)時(shí)隙中斷請(qǐng)求信號(hào)。其中，中斷請(qǐng)求寄存器134～136是第P通道的中斷請(qǐng)求寄存器，它們分別與第P通道中斷產(chǎn)生邏輯電路104相連，在第T時(shí)隙，中斷請(qǐng)求寄存器IRR(P，T)135中存儲(chǔ)的時(shí)隙中斷請(qǐng)求信號(hào)req_P[T]輸出給第P通道中斷產(chǎn)生邏輯電路104。
如圖1所示，每一個(gè)通道中斷產(chǎn)生邏輯電路104都包含M個(gè)邏輯與電路和1個(gè)邏輯或電路，每個(gè)邏輯與電路對(duì)應(yīng)一個(gè)時(shí)隙，在該時(shí)隙，該邏輯與電路從一個(gè)中斷請(qǐng)求寄存器接收一個(gè)時(shí)隙中斷請(qǐng)求信號(hào)，從一個(gè)中斷屏蔽寄存器接收一個(gè)時(shí)隙中斷屏蔽信號(hào)，進(jìn)行邏輯與處理，并將處理結(jié)果輸出給邏輯或電路，邏輯或電路接收M個(gè)邏輯與電路輸出的結(jié)果，進(jìn)行邏輯或處理，輸出一個(gè)通道中斷信號(hào)給系統(tǒng)中斷產(chǎn)生邏輯電路108。如圖1中，第P通道中斷產(chǎn)生邏輯電路104包含M個(gè)邏輯與電路和1個(gè)邏輯或電路175，邏輯與電路如圖1中的邏輯與電路164～166，它們分別對(duì)應(yīng)一個(gè)時(shí)隙，如邏輯與電路165對(duì)應(yīng)第T時(shí)隙，在第T時(shí)隙，邏輯與電路165從中斷請(qǐng)求寄存器IRR(P，T)135接收時(shí)隙中斷請(qǐng)求信號(hào)req_P[T]，從中斷屏蔽寄存器IMR(P，T)125接收時(shí)隙中斷屏蔽信號(hào)mask_P[T]，進(jìn)行邏輯與處理，并將處理結(jié)果輸出給邏輯或電路175；邏輯或電路175接收M個(gè)邏輯與電路輸出的結(jié)果，進(jìn)行邏輯或處理，輸出一個(gè)第P通道中斷信號(hào)INT_P給系統(tǒng)中斷產(chǎn)生邏輯電路108。
圖1中，系統(tǒng)中斷產(chǎn)生邏輯電路108包含一個(gè)邏輯或電路180，邏輯或電路180接收N個(gè)通道中斷產(chǎn)生邏輯電路104輸出的N個(gè)通道中斷信號(hào)INT_1…INT_P…INT_N進(jìn)行邏輯或處理，輸出一個(gè)系統(tǒng)中斷信號(hào)INT。
系統(tǒng)中斷信號(hào)輸出給CPU，CPU根據(jù)該信號(hào)執(zhí)行相應(yīng)的中斷服務(wù)程序。
現(xiàn)有技術(shù)的中斷處理方法包括以下步驟步驟11CPU將配置的各個(gè)通道的各個(gè)時(shí)隙中斷屏蔽信號(hào)，存儲(chǔ)到各個(gè)中斷屏蔽寄存器中；步驟12中斷屏蔽信號(hào)存儲(chǔ)模塊按時(shí)隙順序，將N個(gè)通道同一時(shí)隙的時(shí)隙中斷屏蔽信號(hào)同時(shí)分別輸出給各通道中斷產(chǎn)生邏輯電路；中斷請(qǐng)求信號(hào)存儲(chǔ)模塊根據(jù)中斷源當(dāng)前情況，實(shí)時(shí)更新對(duì)應(yīng)的中斷請(qǐng)求寄存器中存儲(chǔ)的時(shí)隙中斷請(qǐng)求信號(hào)的狀態(tài)，并按時(shí)隙順序，將N個(gè)通道同一時(shí)隙的時(shí)隙中斷請(qǐng)求信號(hào)同時(shí)分別輸出給各通道中斷產(chǎn)生邏輯電路；步驟13通道中斷產(chǎn)生邏輯電路先對(duì)接收的各個(gè)時(shí)隙的時(shí)隙中斷請(qǐng)求信號(hào)和時(shí)隙中斷屏蔽信號(hào)進(jìn)行邏輯與處理，再對(duì)各個(gè)與處理的結(jié)果進(jìn)行邏輯或處理，輸出該通道的通道中斷信號(hào)給系統(tǒng)中斷產(chǎn)生邏輯電路；步驟14系統(tǒng)中斷產(chǎn)生邏輯電路接收N個(gè)通道中斷產(chǎn)生邏輯電路輸出的N個(gè)通道中斷信號(hào)進(jìn)行邏輯或處理，輸出一個(gè)系統(tǒng)中斷信號(hào)INT。
以第P通道的中斷處理方法為例，第P通道的中斷處理方法包括以下步驟步驟111CPU將配置的第P通道的M個(gè)時(shí)隙中斷屏蔽信號(hào)，存儲(chǔ)到第P通道的各個(gè)中斷屏蔽寄存器中，如第T時(shí)隙的時(shí)隙中斷屏蔽信號(hào)mask_P[T]存儲(chǔ)在中斷屏蔽寄存器IMR(P，T)125中，第T+1時(shí)隙的時(shí)隙中斷屏蔽信號(hào)mask_P[T+1]存儲(chǔ)在第T+1時(shí)隙對(duì)應(yīng)的中斷屏蔽寄存器中；步驟112中斷屏蔽信號(hào)存儲(chǔ)模塊102按時(shí)隙順序，將第P通道的時(shí)隙中斷屏蔽信號(hào)輸出給第P通道中斷產(chǎn)生邏輯電路104，具體的，在第T時(shí)隙，中斷屏蔽信號(hào)存儲(chǔ)模塊102將時(shí)隙中斷屏蔽信號(hào)mask_P[T]輸出給第P通道中斷產(chǎn)生邏輯電路104，在第T+1時(shí)隙，中斷屏蔽信號(hào)存儲(chǔ)模塊102將時(shí)隙中斷屏蔽信號(hào)mask_P[T+1]輸出給第P通道中斷產(chǎn)生邏輯電路104；中斷請(qǐng)求信號(hào)存儲(chǔ)模塊103根據(jù)中斷源當(dāng)前情況，實(shí)時(shí)更新第P通道的中斷請(qǐng)求寄存器中存儲(chǔ)的時(shí)隙中斷請(qǐng)求信號(hào)的狀態(tài)，并按時(shí)隙順序，將第P通道的時(shí)隙中斷請(qǐng)求信號(hào)輸出給第P通道中斷產(chǎn)生邏輯電路104，具體的，在第T時(shí)隙，中斷請(qǐng)求信號(hào)存儲(chǔ)模塊103將更新后的時(shí)隙中斷請(qǐng)求信號(hào)req_P[T]輸出給第P通道中斷產(chǎn)生邏輯電路104，在第T+1時(shí)隙，中斷請(qǐng)求信號(hào)存儲(chǔ)模塊103將更新后的時(shí)隙中斷請(qǐng)求信號(hào)req_P[T+1]輸出給第P通道中斷產(chǎn)生邏輯電路104；步驟113第P通道中斷產(chǎn)生邏輯電路104中的M個(gè)邏輯與電路分別將接收的一個(gè)時(shí)隙中斷請(qǐng)求信號(hào)和一個(gè)時(shí)隙中斷屏蔽信號(hào)，進(jìn)行邏輯與處理，并將M個(gè)與處理的結(jié)果輸出給邏輯或電路175進(jìn)行邏輯或處理，生成第P通道的通道中斷信號(hào)INT_P輸出給系統(tǒng)中斷產(chǎn)生邏輯電路108；具體的，以第T時(shí)隙和第T+1時(shí)隙為例，圖2是現(xiàn)有技術(shù)的中斷處理方法的時(shí)序圖，圖2中是t＝T時(shí)隙和t＝T+1時(shí)隙的情況，其中sys_clk為系統(tǒng)主時(shí)鐘信號(hào)，ts_num_[t]為系統(tǒng)的時(shí)隙信號(hào)，在t＝T時(shí)，即第T時(shí)隙，邏輯與電路165將接收的時(shí)隙中斷請(qǐng)求信號(hào)req_P[T]和時(shí)隙中斷屏蔽信號(hào)mask_P[T]進(jìn)行邏輯與處理，由于此時(shí)req_P[T]＝1、mask_P[T]＝1，故邏輯與電路165輸出結(jié)果為1，該結(jié)果輸入邏輯或電路175進(jìn)行邏輯或處理，此時(shí)邏輯或電路175輸出的第P通道中斷信號(hào)INT_P＝1；在t＝T+1時(shí)，即第T+1時(shí)隙，與第T+1時(shí)隙對(duì)應(yīng)的邏輯與電路將接收的時(shí)隙中斷請(qǐng)求信號(hào)req_P[T+1]和時(shí)隙中斷屏蔽信號(hào)mask_P[T+1]進(jìn)行邏輯與處理，由于此時(shí)req_P[T+1]＝1、mask_P[T+1]＝0，故與第T+1時(shí)隙對(duì)應(yīng)的邏輯與電路輸出結(jié)果為0，該結(jié)果輸入邏輯或電路175進(jìn)行邏輯或處理，此時(shí)邏輯或電路175輸出的第P通道中斷信號(hào)INT_P＝0；步驟114系統(tǒng)中斷產(chǎn)生邏輯電路接收N個(gè)通道中斷產(chǎn)生邏輯電路104輸出的N個(gè)通道中斷信號(hào)進(jìn)行邏輯或處理，其中包括第P通道中斷信號(hào)INT_P，輸出一個(gè)系統(tǒng)中斷信號(hào)INT。
在實(shí)際應(yīng)用中，現(xiàn)有技術(shù)的中斷處理裝置及方法對(duì)N×M個(gè)時(shí)隙對(duì)應(yīng)的中斷源進(jìn)行中斷處理，共需設(shè)置N×M個(gè)中斷請(qǐng)求寄存器，N×M個(gè)中斷屏蔽寄存器，N×M個(gè)邏輯與電路，N+1個(gè)邏輯或電路。隨著現(xiàn)代通信系統(tǒng)的快速發(fā)展，時(shí)分復(fù)用業(yè)務(wù)中的通道號(hào)和時(shí)隙號(hào)增加很快，系統(tǒng)中斷源數(shù)目隨之劇增，現(xiàn)有技術(shù)的中斷處理裝置及方法所需要的中斷請(qǐng)求寄存器和中斷屏蔽寄存器數(shù)量也隨之激增，常會(huì)導(dǎo)致中斷處理裝置體積過大，加大了中斷處理裝置設(shè)計(jì)的難度。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明的目的在于提供一種中斷處理裝置，應(yīng)用于采用時(shí)分復(fù)用業(yè)務(wù)的通信系統(tǒng)，該裝置具有較小的體積。
本發(fā)明的目的還在于提供一種中斷處理方法，采用該方法的中斷處理裝置具有較小的體積。
根據(jù)上述目的的一個(gè)方面，本發(fā)明提供了一種中斷處理裝置，應(yīng)用于采用時(shí)分復(fù)用業(yè)務(wù)的通信系統(tǒng)，該通信系統(tǒng)包括支持N路業(yè)務(wù)的N個(gè)通道，每路M個(gè)時(shí)隙，M、N分別為自然數(shù)，每一個(gè)時(shí)隙對(duì)應(yīng)一個(gè)中斷源；所述中斷處理裝置包含中斷請(qǐng)求信號(hào)存儲(chǔ)模塊、中斷屏蔽信號(hào)存儲(chǔ)模塊、N個(gè)通道中斷產(chǎn)生邏輯電路和一個(gè)系統(tǒng)中斷產(chǎn)生邏輯電路；所述中斷請(qǐng)求信號(hào)存儲(chǔ)模塊存儲(chǔ)N×M個(gè)時(shí)隙中斷請(qǐng)求信號(hào)，其與各個(gè)通道對(duì)應(yīng)的通道中斷產(chǎn)生邏輯電路相連，按時(shí)隙順序?qū)⒏魍ǖ赖臅r(shí)隙中斷請(qǐng)求信號(hào)輸出給該通道的通道中斷產(chǎn)生邏輯電路；所述每個(gè)通道中斷產(chǎn)生邏輯電路將從中斷請(qǐng)求模塊接收的該通道的各個(gè)時(shí)隙中斷請(qǐng)求信號(hào)，和從中斷屏蔽信號(hào)存儲(chǔ)模塊接收的該通道的各個(gè)時(shí)隙中斷屏蔽信號(hào)，進(jìn)行邏輯處理，生成該通道的通道中斷信號(hào)輸出給系統(tǒng)中斷產(chǎn)生邏輯電路；所述系統(tǒng)中斷產(chǎn)生邏輯電路接收N個(gè)通道中斷產(chǎn)生邏輯電路輸出的N個(gè)通道中斷信號(hào)，進(jìn)行邏輯處理，輸出一個(gè)系統(tǒng)中斷信號(hào)；所述的中斷屏蔽信號(hào)存儲(chǔ)模塊為位寬為N，深度大于或等于M的存儲(chǔ)器，其存儲(chǔ)N×M個(gè)時(shí)隙中斷屏蔽信號(hào)；該存儲(chǔ)器的數(shù)據(jù)輸出端的N條數(shù)據(jù)線分別與N個(gè)通道對(duì)應(yīng)，并與對(duì)應(yīng)的通道中斷產(chǎn)生邏輯電路相連，該存儲(chǔ)器按時(shí)隙順序?qū)個(gè)通道同一時(shí)隙的時(shí)隙中斷屏蔽信號(hào)同時(shí)分別輸出給各通道中斷產(chǎn)生邏輯電路。
其中，所述中斷請(qǐng)求信號(hào)存儲(chǔ)模塊包含N×M個(gè)中斷請(qǐng)求寄存器；每個(gè)寄存器存儲(chǔ)一個(gè)通道的一個(gè)時(shí)隙中斷請(qǐng)求信號(hào)；存儲(chǔ)同一通道的時(shí)隙中斷請(qǐng)求信號(hào)的M個(gè)寄存器，分別與該通道對(duì)應(yīng)的通道中斷產(chǎn)生邏輯電路相連，按時(shí)隙順序?qū)⒃撏ǖ赖腗個(gè)時(shí)隙中斷請(qǐng)求信號(hào)輸出給該通道中斷產(chǎn)生邏輯電路。
其中，所述的通道中斷產(chǎn)生邏輯電路包含M個(gè)邏輯與電路和1個(gè)邏輯或電路；每個(gè)邏輯與電路對(duì)應(yīng)一個(gè)時(shí)隙；該邏輯與電路從一個(gè)中斷請(qǐng)求寄存器接收一個(gè)時(shí)隙中斷請(qǐng)求信號(hào)，從中斷屏蔽信號(hào)存儲(chǔ)模塊接收該時(shí)隙的時(shí)隙中斷屏蔽信號(hào)，進(jìn)行邏輯與處理，并將處理結(jié)果輸出給所述邏輯或電路；所述邏輯或電路接收M個(gè)邏輯與電路輸出的結(jié)果，進(jìn)行邏輯或處理，輸出一個(gè)通道中斷信號(hào)給系統(tǒng)中斷產(chǎn)生邏輯電路。
其中，所述的系統(tǒng)中斷產(chǎn)生邏輯電路為邏輯或電路；其接收N個(gè)通道中斷產(chǎn)生邏輯電路輸出的N個(gè)通道中斷信號(hào)，進(jìn)行邏輯或處理，輸出一個(gè)系統(tǒng)中斷信號(hào)。
其中，所述中斷屏蔽信號(hào)存儲(chǔ)模塊為寄存器陣列、可讀可寫存儲(chǔ)器、靜態(tài)可讀寫存儲(chǔ)器、動(dòng)態(tài)可讀寫存儲(chǔ)器、鐵電可讀寫存儲(chǔ)器、同步動(dòng)態(tài)可讀寫存儲(chǔ)器、非易失性可讀寫存儲(chǔ)器、雙倍數(shù)據(jù)速率可讀寫存儲(chǔ)器或第2類雙倍數(shù)據(jù)速率可讀寫存儲(chǔ)器。
根據(jù)上述目的的另一個(gè)方面，本發(fā)明提供了一種中斷處理方法，應(yīng)用于采用時(shí)分復(fù)用業(yè)務(wù)的通信系統(tǒng)，采用上述的中斷處理裝置進(jìn)行處理；中斷處理的過程包括以下步驟A、將配置的各個(gè)通道各個(gè)時(shí)隙的中斷屏蔽信號(hào)，存儲(chǔ)到中斷屏蔽信號(hào)存儲(chǔ)模塊中；B、控制所述中斷屏蔽信號(hào)存儲(chǔ)模塊按時(shí)隙順序，將N個(gè)通道同一時(shí)隙的時(shí)隙中斷屏蔽信號(hào)同時(shí)分別輸出給各通道中斷產(chǎn)生邏輯電路；且根據(jù)中斷源當(dāng)前情況，實(shí)時(shí)更新中斷請(qǐng)求信號(hào)存儲(chǔ)模塊中的時(shí)隙中斷請(qǐng)求信號(hào)的狀態(tài)，并按時(shí)隙順序，將N個(gè)通道同一時(shí)隙的時(shí)隙中斷請(qǐng)求信號(hào)同時(shí)分別輸出給各通道中斷產(chǎn)生邏輯電路；C、所述通道中斷產(chǎn)生邏輯電路將接收的各個(gè)時(shí)隙中斷請(qǐng)求信號(hào)，和對(duì)應(yīng)的各個(gè)時(shí)隙中斷屏蔽信號(hào)，進(jìn)行邏輯處理，生成該通道的通道中斷信號(hào)輸出給系統(tǒng)中斷產(chǎn)生邏輯電路；D、所述系統(tǒng)中斷產(chǎn)生邏輯電路接收N個(gè)通道中斷產(chǎn)生邏輯電路輸出的N個(gè)通道中斷信號(hào)，進(jìn)行邏輯處理，輸出一個(gè)系統(tǒng)中斷信號(hào)；其中，所述的中斷請(qǐng)求信號(hào)存儲(chǔ)模塊包含N×M個(gè)中斷請(qǐng)求寄存器；步驟B所述根據(jù)中斷源當(dāng)前情況，實(shí)時(shí)更新中斷請(qǐng)求信號(hào)存儲(chǔ)模塊中的時(shí)隙中斷請(qǐng)求信號(hào)的狀態(tài)的方法為根據(jù)中斷源當(dāng)前情況，實(shí)時(shí)更新對(duì)應(yīng)的中斷請(qǐng)求寄存器中存儲(chǔ)的時(shí)隙中斷請(qǐng)求信號(hào)的狀態(tài)。
其中，所述的步驟C為通道中斷產(chǎn)生邏輯電路先對(duì)該通道各個(gè)時(shí)隙的時(shí)隙中斷請(qǐng)求信號(hào)和時(shí)隙中斷屏蔽信號(hào)進(jìn)行邏輯與處理，再對(duì)各個(gè)與處理的結(jié)果進(jìn)行邏輯或處理，輸出該通道的通道中斷信號(hào)給系統(tǒng)中斷產(chǎn)生邏輯電路。
其中，所述的步驟D為系統(tǒng)中斷產(chǎn)生邏輯電路對(duì)接收的N個(gè)通道中斷產(chǎn)生邏輯電路輸出的N個(gè)通道中斷信號(hào)，進(jìn)行邏輯或處理，輸出一個(gè)系統(tǒng)中斷信號(hào)。
其中，所述中斷屏蔽信號(hào)存儲(chǔ)模塊為寄存器陣列、可讀可寫存儲(chǔ)器、靜態(tài)可讀寫存儲(chǔ)器、動(dòng)態(tài)可讀寫存儲(chǔ)器、鐵電可讀寫存儲(chǔ)器、同步動(dòng)態(tài)可讀寫存儲(chǔ)器、非易失性可讀寫存儲(chǔ)器、雙倍數(shù)據(jù)速率可讀寫存儲(chǔ)器或第2類雙倍數(shù)據(jù)速率可讀寫存儲(chǔ)器。
可見，本發(fā)明提供的中斷處理裝置及方法，設(shè)置一個(gè)中斷屏蔽存儲(chǔ)器實(shí)現(xiàn)現(xiàn)有技術(shù)中N×M個(gè)中斷屏蔽寄存器的存儲(chǔ)功能。由于存儲(chǔ)器存儲(chǔ)1bit信號(hào)所占用的體積小于寄存器方式，故中斷屏蔽存儲(chǔ)器的體積小于N×M個(gè)中斷屏蔽寄存器的總體積，達(dá)到了減小中斷處理裝置體積的目的。


圖1是現(xiàn)有技術(shù)的中斷處理裝置的結(jié)構(gòu)圖；圖2是現(xiàn)有技術(shù)的中斷處理方法的時(shí)序圖；圖3是本發(fā)明實(shí)施例一的中斷處理裝置的結(jié)構(gòu)圖；圖4是本發(fā)明實(shí)施例一的中斷處理方法的時(shí)序圖；具體實(shí)施方式
本發(fā)明的核心思想是在采用時(shí)分復(fù)用業(yè)務(wù)的通信系統(tǒng)的中斷處理裝置中，設(shè)置一個(gè)中斷屏蔽存儲(chǔ)器實(shí)現(xiàn)現(xiàn)有技術(shù)中N×M個(gè)中斷屏蔽寄存器的存儲(chǔ)功能。
為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚明白，以下舉實(shí)施例，并參照附圖，對(duì)本發(fā)明進(jìn)一步詳細(xì)說明。
實(shí)施例一圖3是本發(fā)明實(shí)施例一的中斷處理裝置的結(jié)構(gòu)圖，本實(shí)施例的中斷處理裝置包含中斷屏蔽信號(hào)存儲(chǔ)模塊302，中斷請(qǐng)求信號(hào)存儲(chǔ)模塊303，N個(gè)通道中斷產(chǎn)生邏輯電路304和系統(tǒng)中斷產(chǎn)生邏輯電路308。
其中，中斷屏蔽信號(hào)存儲(chǔ)模塊302包括一個(gè)位寬為N，深度大于或等于M的中斷屏蔽存儲(chǔ)器301，存儲(chǔ)N×M個(gè)時(shí)隙中斷屏蔽信號(hào)，其中Waddr是寫地址信號(hào)，Wen是寫使能信號(hào)，ts_num[t]是系統(tǒng)的時(shí)隙信號(hào)，中斷屏蔽存儲(chǔ)器301數(shù)據(jù)輸入端的每條數(shù)據(jù)線與一個(gè)通道對(duì)應(yīng)，CPU從數(shù)據(jù)輸入端的一條數(shù)據(jù)線上將對(duì)應(yīng)通道的M個(gè)時(shí)隙中斷屏蔽信號(hào)輸入到中斷屏蔽存儲(chǔ)器301，中斷屏蔽存儲(chǔ)器301數(shù)據(jù)輸出端的每條數(shù)據(jù)線與一個(gè)通道對(duì)應(yīng)，并與對(duì)應(yīng)的通道中斷產(chǎn)生邏輯電路相連，該存儲(chǔ)器按時(shí)隙順序?qū)個(gè)通道同一時(shí)隙的時(shí)隙中斷屏蔽信號(hào)同時(shí)分別輸出給各通道中斷產(chǎn)生邏輯電路；具體的，以第P通道為例，中斷屏蔽存儲(chǔ)器301數(shù)據(jù)輸入端的數(shù)據(jù)線DP與第P通道對(duì)應(yīng)，CPU從數(shù)據(jù)線DP將第P路的M個(gè)時(shí)隙中斷屏蔽信號(hào)mask_P[1]…mask_P[T]…mask_P[M]輸入到中斷屏蔽存儲(chǔ)器301，中斷屏蔽存儲(chǔ)器301數(shù)據(jù)輸出端的數(shù)據(jù)線DP與第P通道對(duì)應(yīng)，并與第P通道中斷產(chǎn)生邏輯電路304相連，在第T時(shí)隙，中斷屏蔽存儲(chǔ)器301從數(shù)據(jù)線DP將時(shí)隙中斷屏蔽信號(hào)mask_P[T]輸出給第P通道中斷產(chǎn)生邏輯電路304，在第T+1時(shí)隙，中斷屏蔽存儲(chǔ)器301從數(shù)據(jù)線DP將時(shí)隙中斷屏蔽信號(hào)mask_P[T+1]輸出給第P通道中斷產(chǎn)生邏輯電路304，則數(shù)據(jù)線DP實(shí)際上是按照時(shí)隙順序連續(xù)輸出第P通道的M個(gè)時(shí)隙信號(hào)mask_P[1]…mask_P[T]…mask_P[M]，即mask_P[t]，t＝1～M。中斷屏蔽存儲(chǔ)器301可以是寄存器陣列(register array，RA)，可讀可寫存儲(chǔ)器(read and writememory，RAM)，靜態(tài)可讀寫存儲(chǔ)器(static read and write memory，SRAM)，動(dòng)態(tài)可讀寫存儲(chǔ)器(dynamic read and write memory，DRAM)，鐵電可讀寫存儲(chǔ)器(ferroelectric read and write memory，F(xiàn)RAM)，同步動(dòng)態(tài)可讀寫存儲(chǔ)器(synchronous dynamic read and write memory，SDRAM)，非易失性可讀寫存儲(chǔ)器NVRAM(non volatile read and write memory)，雙倍數(shù)據(jù)速率可讀寫存儲(chǔ)器(double data rate read and write memory，DDR RAM)，第2類雙倍數(shù)據(jù)速率可讀寫存儲(chǔ)器(RAM class 2 double data rate read and write memory，DDR2)等但不限于此，上述各種存儲(chǔ)器存儲(chǔ)1bit信號(hào)所占用的體積都小于寄存器方式。
圖3中，中斷請(qǐng)求信號(hào)存儲(chǔ)模塊303包含N×M個(gè)中斷請(qǐng)求寄存器，每個(gè)寄存器對(duì)應(yīng)一個(gè)通道的一個(gè)時(shí)隙，存儲(chǔ)該時(shí)隙的時(shí)隙中斷請(qǐng)求信號(hào)，存儲(chǔ)同一通道的M個(gè)時(shí)隙中斷請(qǐng)求信號(hào)的M個(gè)寄存器，分別與該通道對(duì)應(yīng)的通道中斷產(chǎn)生邏輯電路相連，按時(shí)隙順序?qū)個(gè)時(shí)隙中斷請(qǐng)求信號(hào)輸出給該通道中斷產(chǎn)生邏輯電路；如圖3中，中斷請(qǐng)求信號(hào)存儲(chǔ)模塊303包含的中斷請(qǐng)求寄存器331～339分別存儲(chǔ)一個(gè)時(shí)隙中斷請(qǐng)求信號(hào)，如中斷請(qǐng)求寄存器IRR(P，T)335存儲(chǔ)第P通道第T時(shí)隙的時(shí)隙中斷請(qǐng)求信號(hào)req_P[T]，其中，中斷請(qǐng)求寄存器334～336是第P通道的中斷請(qǐng)求寄存器，它們分別與第P通道中斷產(chǎn)生邏輯電路304相連，在第T時(shí)隙，中斷請(qǐng)求寄存器IRR(P，T)335中存儲(chǔ)的時(shí)隙中斷請(qǐng)求信號(hào)req_P[T]輸出給第P通道中斷產(chǎn)生邏輯電路304。
如圖3所示，每一個(gè)通道中斷產(chǎn)生邏輯電路都包含M個(gè)邏輯與電路和1個(gè)邏輯或電路，每個(gè)邏輯與電路對(duì)應(yīng)一個(gè)時(shí)隙，在該時(shí)隙，該邏輯與電路從一個(gè)中斷請(qǐng)求寄存器接收一個(gè)時(shí)隙中斷請(qǐng)求信號(hào)，從中斷屏蔽存儲(chǔ)器301數(shù)據(jù)輸出端的一個(gè)數(shù)據(jù)線上接收一個(gè)時(shí)隙中斷屏蔽信號(hào)，進(jìn)行邏輯與處理，并將處理結(jié)果輸出給邏輯或電路，邏輯或電路接收M個(gè)邏輯與電路輸出的結(jié)果，進(jìn)行邏輯或處理，輸出一個(gè)通道中斷信號(hào)給系統(tǒng)中斷產(chǎn)生邏輯電路308；如圖3中，第P通道中斷產(chǎn)生邏輯電路304包含M個(gè)邏輯與電路和1個(gè)邏輯或電路375，邏輯與電路如圖1中的邏輯與電路364～366，它們分別對(duì)應(yīng)一個(gè)時(shí)隙，如邏輯與電路365對(duì)應(yīng)第T時(shí)隙，在第T時(shí)隙，邏輯與電路365從中斷請(qǐng)求寄存器IRR(P，T)335接收時(shí)隙中斷請(qǐng)求信號(hào)req_P[T]，從中斷屏蔽存儲(chǔ)器301數(shù)據(jù)輸出端的數(shù)據(jù)線DP接收時(shí)隙中斷屏蔽信號(hào)mask_P[T]，進(jìn)行邏輯與處理，并將處理結(jié)果輸出給邏輯或電路375；邏輯或電路375接收M個(gè)邏輯與電路輸出的結(jié)果，進(jìn)行邏輯或處理，輸出一個(gè)通道中斷信號(hào)INT_P給系統(tǒng)中斷產(chǎn)生邏輯電路308。
圖3中，系統(tǒng)中斷產(chǎn)生邏輯電路308包含一個(gè)邏輯或電路380，邏輯或電路380接收N個(gè)通道中斷產(chǎn)生邏輯電路輸出的各個(gè)通道中斷信號(hào)INT_1…INT_P…INT_N進(jìn)行邏輯或處理，輸出一個(gè)系統(tǒng)中斷信號(hào)INT。系統(tǒng)中斷信號(hào)輸出給CPU，CPU根據(jù)該信號(hào)執(zhí)行相應(yīng)的中斷服務(wù)程序?，F(xiàn)有技術(shù)的中斷處理方法包括以下步驟步驟21CPU將配置的N個(gè)通道的M個(gè)時(shí)隙中斷屏蔽信號(hào)，存儲(chǔ)到中斷屏蔽存儲(chǔ)器301中；步驟22中斷屏蔽存儲(chǔ)器301按時(shí)隙順序，將N個(gè)通道同一時(shí)隙的時(shí)隙中斷屏蔽信號(hào)同時(shí)分別輸出給各通道中斷產(chǎn)生邏輯電路；中斷請(qǐng)求信號(hào)存儲(chǔ)模塊根據(jù)中斷源當(dāng)前情況，實(shí)時(shí)更新對(duì)應(yīng)的中斷請(qǐng)求寄存器中存儲(chǔ)的時(shí)隙中斷請(qǐng)求信號(hào)的狀態(tài)，并按時(shí)隙順序，將N個(gè)通道同一時(shí)隙的時(shí)隙中斷請(qǐng)求信號(hào)同時(shí)分別輸出給各通道中斷產(chǎn)生邏輯電路；步驟23通道中斷產(chǎn)生邏輯電路先對(duì)接收的各個(gè)時(shí)隙的時(shí)隙中斷請(qǐng)求信號(hào)和時(shí)隙中斷屏蔽信號(hào)進(jìn)行邏輯與處理，再對(duì)各個(gè)與處理的結(jié)果進(jìn)行邏輯或處理，輸出該通道的通道中斷信號(hào)給系統(tǒng)中斷產(chǎn)生邏輯電路；步驟24系統(tǒng)中斷產(chǎn)生邏輯電路接收N個(gè)通道中斷產(chǎn)生邏輯電路輸出的N個(gè)通道中斷信號(hào)進(jìn)行邏輯或處理，輸出一個(gè)系統(tǒng)中斷信號(hào)INT。
以第P通道的中斷處理方法為例，第P通道的中斷處理方法包括以下步驟步驟211CPU從數(shù)據(jù)線DP將第P路的M個(gè)時(shí)隙中斷屏蔽信號(hào)輸入到中斷屏蔽存儲(chǔ)器301中；步驟212中斷屏蔽存儲(chǔ)器301按時(shí)隙順序，將第P通道的時(shí)隙中斷屏蔽信號(hào)輸出給第P通道中斷產(chǎn)生邏輯電路304，具體的，在第T時(shí)隙，中斷屏蔽存儲(chǔ)器301從數(shù)據(jù)線DP將時(shí)隙中斷屏蔽信號(hào)mask_P[T]輸出給第P通道中斷產(chǎn)生邏輯電路304，在第T+1時(shí)隙，中斷屏蔽存儲(chǔ)器301從數(shù)據(jù)線DP將時(shí)隙中斷屏蔽信號(hào)mask_P[T+1]輸出給第P通道中斷產(chǎn)生邏輯電路304；中斷請(qǐng)求信號(hào)存儲(chǔ)模塊303根據(jù)中斷源當(dāng)前情況，實(shí)時(shí)更新第P通道的中斷請(qǐng)求寄存器中存儲(chǔ)的時(shí)隙中斷請(qǐng)求信號(hào)的狀態(tài)，并按時(shí)隙順序，將第P通道的時(shí)隙中斷請(qǐng)求信號(hào)輸出給第P通道中斷產(chǎn)生邏輯電路304，具體的，在第T時(shí)隙，中斷請(qǐng)求信號(hào)存儲(chǔ)模塊303將時(shí)隙中斷請(qǐng)求信號(hào)req_P[T]輸出給第P通道中斷產(chǎn)生邏輯電路304，在第T+1時(shí)隙，中斷請(qǐng)求信號(hào)存儲(chǔ)模塊303將時(shí)隙中斷請(qǐng)求信號(hào)req_P[T+1]輸出給第P通道中斷產(chǎn)生邏輯電路304；步驟213第P通道中斷產(chǎn)生邏輯電路304中的M個(gè)邏輯與電路分別將接收的一個(gè)時(shí)隙中斷請(qǐng)求信號(hào)和一個(gè)時(shí)隙中斷屏蔽信號(hào)，進(jìn)行邏輯與處理，并將M個(gè)與處理的結(jié)果輸出給邏輯或電路375進(jìn)行邏輯或處理，生成第P通道的通道中斷信號(hào)INT_P輸出給系統(tǒng)中斷產(chǎn)生邏輯電路108；具體的，以第T時(shí)隙和第T+1時(shí)隙為例，圖4是現(xiàn)有技術(shù)的中斷處理方法的時(shí)序圖，圖4中是t＝T時(shí)隙和t＝T+1時(shí)隙的情況，其中sys_clk為系統(tǒng)主時(shí)鐘信號(hào)，ts_num_[t]為系統(tǒng)的時(shí)隙信號(hào)，在t＝T時(shí)，即第T時(shí)隙，邏輯與電路365將接收的時(shí)隙中斷請(qǐng)求信號(hào)req_P[T]和時(shí)隙中斷屏蔽信號(hào)mask_P[t]進(jìn)行邏輯與處理，由于此時(shí)req_P[T]＝1、mask_P[t]＝1，故邏輯與電路365輸出結(jié)果為1，該結(jié)果輸入邏輯或電路375進(jìn)行邏輯或處理，此時(shí)邏輯或電路375輸出的第P通道中斷信號(hào)INT_P＝1；在t＝T+1時(shí)，即第T+1時(shí)隙，與第T+1時(shí)隙對(duì)應(yīng)的邏輯與電路將接收的時(shí)隙中斷請(qǐng)求信號(hào)req_P[T+1]和時(shí)隙中斷屏蔽信號(hào)mask_P[t]進(jìn)行邏輯與處理，由于此時(shí)req_P[T+1]＝1、mask_P[t]＝0，故與第T+1時(shí)隙對(duì)應(yīng)的邏輯與電路輸出結(jié)果為0，該結(jié)果輸入邏輯或電路375進(jìn)行邏輯或處理，此時(shí)邏輯或電路375輸出的第P通道中斷信號(hào)INT_P＝0；步驟214系統(tǒng)中斷產(chǎn)生邏輯電路接收N個(gè)通道中斷產(chǎn)生邏輯電路304輸出的N個(gè)通道中斷信號(hào)進(jìn)行邏輯或處理，其中包括第P通道中斷信號(hào)INT_P，輸出一個(gè)系統(tǒng)中斷信號(hào)INT。
本實(shí)施例中所述的通道中斷產(chǎn)生邏輯電路和/或系統(tǒng)中斷產(chǎn)生邏輯電路，都可用不同但是等效的邏輯電路來代替，且所述邏輯電路及/或等效邏輯電路的每一功能性組合，均為本發(fā)明的另一種具體實(shí)施例。
本實(shí)施例中所述的中斷請(qǐng)求信號(hào)存儲(chǔ)模塊也可以是中斷請(qǐng)求存儲(chǔ)器，其結(jié)構(gòu)與本實(shí)施例中的中斷屏蔽存儲(chǔ)器相同。
以上所述，僅為本發(fā)明的較佳實(shí)施例而已，并非用于限定本發(fā)明的保護(hù)范圍。
權(quán)利要求
1.一種中斷處理裝置，應(yīng)用于采用時(shí)分復(fù)用業(yè)務(wù)的通信系統(tǒng)，該通信系統(tǒng)包括支持N路業(yè)務(wù)的N個(gè)通道，每路M個(gè)時(shí)隙，M、N分別為自然數(shù)，每一個(gè)時(shí)隙對(duì)應(yīng)一個(gè)中斷源；所述中斷處理裝置包含中斷請(qǐng)求信號(hào)存儲(chǔ)模塊、中斷屏蔽信號(hào)存儲(chǔ)模塊、N個(gè)通道中斷產(chǎn)生邏輯電路和一個(gè)系統(tǒng)中斷產(chǎn)生邏輯電路；所述中斷請(qǐng)求信號(hào)存儲(chǔ)模塊存儲(chǔ)N×M個(gè)時(shí)隙中斷請(qǐng)求信號(hào)，其與各個(gè)通道對(duì)應(yīng)的通道中斷產(chǎn)生邏輯電路相連，按時(shí)隙順序?qū)⒏魍ǖ赖臅r(shí)隙中斷請(qǐng)求信號(hào)輸出給該通道的通道中斷產(chǎn)生邏輯電路；所述每個(gè)通道中斷產(chǎn)生邏輯電路將從中斷請(qǐng)求模塊接收的該通道的各個(gè)時(shí)隙中斷請(qǐng)求信號(hào)，和從中斷屏蔽信號(hào)存儲(chǔ)模塊接收的該通道的各個(gè)時(shí)隙中斷屏蔽信號(hào)，進(jìn)行邏輯處理，生成該通道的通道中斷信號(hào)輸出給系統(tǒng)中斷產(chǎn)生邏輯電路；所述系統(tǒng)中斷產(chǎn)生邏輯電路接收N個(gè)通道中斷產(chǎn)生邏輯電路輸出的N個(gè)通道中斷信號(hào)，進(jìn)行邏輯處理，輸出一個(gè)系統(tǒng)中斷信號(hào)；其特征在于所述的中斷屏蔽信號(hào)存儲(chǔ)模塊為位寬為N，深度大于或等于M的存儲(chǔ)器，其存儲(chǔ)N×M個(gè)時(shí)隙中斷屏蔽信號(hào)；該存儲(chǔ)器的數(shù)據(jù)輸出端的N條數(shù)據(jù)線分別與N個(gè)通道對(duì)應(yīng)，并與對(duì)應(yīng)的通道中斷產(chǎn)生邏輯電路相連，該存儲(chǔ)器按時(shí)隙順序?qū)個(gè)通道同一時(shí)隙的時(shí)隙中斷屏蔽信號(hào)同時(shí)分別輸出給各通道中斷產(chǎn)生邏輯電路。
2.如權(quán)利要求1所述的中斷處理裝置，其特征在于所述中斷請(qǐng)求信號(hào)存儲(chǔ)模塊包含N×M個(gè)中斷請(qǐng)求寄存器；每個(gè)寄存器存儲(chǔ)一個(gè)通道的一個(gè)時(shí)隙中斷請(qǐng)求信號(hào)；存儲(chǔ)同一通道的時(shí)隙中斷請(qǐng)求信號(hào)的M個(gè)寄存器，分別與該通道對(duì)應(yīng)的通道中斷產(chǎn)生邏輯電路相連，按時(shí)隙順序?qū)⒃撏ǖ赖腗個(gè)時(shí)隙中斷請(qǐng)求信號(hào)輸出給該通道中斷產(chǎn)生邏輯電路。
3.如權(quán)利要求2所述的中斷處理裝置，其特征在于所述的通道中斷產(chǎn)生邏輯電路包含M個(gè)邏輯與電路和1個(gè)邏輯或電路；每個(gè)邏輯與電路對(duì)應(yīng)一個(gè)時(shí)隙；該邏輯與電路從一個(gè)中斷請(qǐng)求寄存器接收一個(gè)時(shí)隙中斷請(qǐng)求信號(hào)，從中斷屏蔽信號(hào)存儲(chǔ)模塊接收該時(shí)隙的時(shí)隙中斷屏蔽信號(hào)，進(jìn)行邏輯與處理，并將處理結(jié)果輸出給所述邏輯或電路；所述邏輯或電路接收M個(gè)邏輯與電路輸出的結(jié)果，進(jìn)行邏輯或處理，輸出一個(gè)通道中斷信號(hào)給系統(tǒng)中斷產(chǎn)生邏輯電路。
4.如權(quán)利要求1所述的中斷處理裝置，其特征在于所述的系統(tǒng)中斷產(chǎn)生邏輯電路為邏輯或電路；其接收N個(gè)通道中斷產(chǎn)生邏輯電路輸出的N個(gè)通道中斷信號(hào)，進(jìn)行邏輯或處理，輸出一個(gè)系統(tǒng)中斷信號(hào)。
5.如權(quán)利要求1～4中任一項(xiàng)所述的中斷處理裝置，其特征在于所述中斷屏蔽信號(hào)存儲(chǔ)模塊為寄存器陣列、可讀可寫存儲(chǔ)器、靜態(tài)可讀寫存儲(chǔ)器、動(dòng)態(tài)可讀寫存儲(chǔ)器、鐵電可讀寫存儲(chǔ)器、同步動(dòng)態(tài)可讀寫存儲(chǔ)器、非易失性可讀寫存儲(chǔ)器、雙倍數(shù)據(jù)速率可讀寫存儲(chǔ)器或第2類雙倍數(shù)據(jù)速率可讀寫存儲(chǔ)器。
6.一種中斷處理方法，應(yīng)用于采用時(shí)分復(fù)用業(yè)務(wù)的通信系統(tǒng)，其特征在于采用權(quán)利要求1所述的中斷處理裝置進(jìn)行處理；中斷處理的過程包括以下步驟A、將配置的各個(gè)通道各個(gè)時(shí)隙的中斷屏蔽信號(hào)，存儲(chǔ)到中斷屏蔽信號(hào)存儲(chǔ)模塊中；B、控制所述中斷屏蔽信號(hào)存儲(chǔ)模塊按時(shí)隙順序，將N個(gè)通道同一時(shí)隙的時(shí)隙中斷屏蔽信號(hào)同時(shí)分別輸出給各通道中斷產(chǎn)生邏輯電路；且根據(jù)中斷源當(dāng)前情況，實(shí)時(shí)更新中斷請(qǐng)求信號(hào)存儲(chǔ)模塊中的時(shí)隙中斷請(qǐng)求信號(hào)的狀態(tài)，并按時(shí)隙順序，將N個(gè)通道同一時(shí)隙的時(shí)隙中斷請(qǐng)求信號(hào)同時(shí)分別輸出給各通道中斷產(chǎn)生邏輯電路；C、所述通道中斷產(chǎn)生邏輯電路將接收的各個(gè)時(shí)隙中斷請(qǐng)求信號(hào)，和對(duì)應(yīng)的各個(gè)時(shí)隙中斷屏蔽信號(hào)，進(jìn)行邏輯處理，生成該通道的通道中斷信號(hào)輸出給系統(tǒng)中斷產(chǎn)生邏輯電路；D、所述系統(tǒng)中斷產(chǎn)生邏輯電路接收N個(gè)通道中斷產(chǎn)生邏輯電路輸出的N個(gè)通道中斷信號(hào)，進(jìn)行邏輯處理，輸出一個(gè)系統(tǒng)中斷信號(hào)；
7.如權(quán)利要求6所述的中斷處理方法，其特征在于，所述的中斷請(qǐng)求信號(hào)存儲(chǔ)模塊包含N×M個(gè)中斷請(qǐng)求寄存器；步驟B所述根據(jù)中斷源當(dāng)前情況，實(shí)時(shí)更新中斷請(qǐng)求信號(hào)存儲(chǔ)模塊中的時(shí)隙中斷請(qǐng)求信號(hào)的狀態(tài)的方法為根據(jù)中斷源當(dāng)前情況，實(shí)時(shí)更新對(duì)應(yīng)的中斷請(qǐng)求寄存器中存儲(chǔ)的時(shí)隙中斷請(qǐng)求信號(hào)的狀態(tài)。
8.如權(quán)利要求6所述的中斷處理方法，其特征在于，所述的步驟C為通道中斷產(chǎn)生邏輯電路先對(duì)該通道各個(gè)時(shí)隙的時(shí)隙中斷請(qǐng)求信號(hào)和時(shí)隙中斷屏蔽信號(hào)進(jìn)行邏輯與處理，再對(duì)各個(gè)與處理的結(jié)果進(jìn)行邏輯或處理，輸出該通道的通道中斷信號(hào)給系統(tǒng)中斷產(chǎn)生邏輯電路。
9.如權(quán)利要求6所述的中斷處理方法，其特征在于，所述的步驟D為系統(tǒng)中斷產(chǎn)生邏輯電路對(duì)接收的N個(gè)通道中斷產(chǎn)生邏輯電路輸出的N個(gè)通道中斷信號(hào)，進(jìn)行邏輯或處理，輸出一個(gè)系統(tǒng)中斷信號(hào)。
10.如權(quán)利要求6～9中任一項(xiàng)所述的中斷處理方法，其特征在于所述中斷屏蔽信號(hào)存儲(chǔ)模塊為寄存器陣列、可讀可寫存儲(chǔ)器、靜態(tài)可讀寫存儲(chǔ)器、動(dòng)態(tài)可讀寫存儲(chǔ)器、鐵電可讀寫存儲(chǔ)器、同步動(dòng)態(tài)可讀寫存儲(chǔ)器、非易失性可讀寫存儲(chǔ)器、雙倍數(shù)據(jù)速率可讀寫存儲(chǔ)器或第2類雙倍數(shù)據(jù)速率可讀寫存儲(chǔ)器。
全文摘要
本發(fā)明公開了一種中斷處理裝置，應(yīng)用于采用時(shí)分復(fù)用業(yè)務(wù)的通信系統(tǒng)，通信系統(tǒng)包括支持N路業(yè)務(wù)的N個(gè)通道，每路M個(gè)時(shí)隙，每一個(gè)時(shí)隙對(duì)應(yīng)一個(gè)中斷源，中斷處理裝置包含中斷請(qǐng)求信號(hào)存儲(chǔ)模塊、中斷屏蔽信號(hào)存儲(chǔ)模塊、N個(gè)通道中斷產(chǎn)生邏輯電路和一個(gè)系統(tǒng)中斷產(chǎn)生邏輯電路，中斷屏蔽信號(hào)存儲(chǔ)模塊位寬為N，深度大于或等于M，存儲(chǔ)N×M個(gè)時(shí)隙中斷屏蔽信號(hào)，存儲(chǔ)器數(shù)據(jù)輸出端的N條數(shù)據(jù)線分別與N個(gè)通道對(duì)應(yīng)，并與對(duì)應(yīng)的通道中斷產(chǎn)生邏輯電路相連，按時(shí)隙順序?qū)個(gè)通道同一時(shí)隙的時(shí)隙中斷屏蔽信號(hào)同時(shí)分別輸出給各通道中斷產(chǎn)生邏輯電路。本發(fā)明還公開了一種中斷處理方法。本發(fā)明公開的中斷處理裝置和方法能夠達(dá)到減小中斷處理裝置體積的目的。
文檔編號(hào)G06F13/20GK1852064SQ200510083098
公開日2006年10月25日 申請(qǐng)日期2005年7月8日 優(yōu)先權(quán)日2005年7月8日
發(fā)明者雷張偉, 楊怡偉, 徐善鋒, 李紅軍, 袁麗霞, 熊焰 申請(qǐng)人:華為技術(shù)有限公司