專利名稱：數(shù)據(jù)傳輸系統(tǒng)和數(shù)據(jù)傳輸方法
技術(shù)領(lǐng)域：
本發(fā)明涉及數(shù)據(jù)傳輸系統(tǒng)和數(shù)據(jù)傳輸方法，并且更具體而言，本發(fā)明涉及用于保證各種系統(tǒng)中的圖像顯示功能或圖像捕獲功能正常操作的技術(shù)。
背景技術(shù)：
在具有圖像顯示功能的系統(tǒng)中，當(dāng)圖像顯示裝置啟動圖像顯示操作時，圖像顯示控制器請求DMA控制器將圖像數(shù)據(jù)從存儲了圖像數(shù)據(jù)的存儲器(例如SDRAM)傳輸?shù)骄彌_存儲器(FIFO存儲器)。響應(yīng)于來自圖像顯示控制器的DMA傳輸請求，DMA控制器經(jīng)由總線將圖像數(shù)據(jù)從存儲器傳輸?shù)紽IFO存儲器。當(dāng)圖像顯示控制器依次將存儲在FIFO存儲器中的圖像數(shù)據(jù)輸出到圖像顯示裝置時，圖像被顯示在圖像顯示裝置上。另外，在圖像顯示裝置執(zhí)行圖像顯示的同時，當(dāng)FIFO存儲器中不再存在空閑區(qū)域時，圖像顯示控制器中止DMA傳輸請求，并且當(dāng)FIFO存儲器中出現(xiàn)新的空閑區(qū)域時，重新啟動DMA傳輸請求。
另一方面，在具有圖像捕獲功能的系統(tǒng)中，當(dāng)啟動圖像捕獲操作時，圖像捕獲控制器將順序輸入到其中的圖像數(shù)據(jù)存儲在FIFO存儲器中，并且請求DMA控制器將圖像數(shù)據(jù)從FIFO存儲器傳輸?shù)酱鎯D像數(shù)據(jù)的存儲器中。響應(yīng)于來自圖像捕獲控制器的DMA傳輸請求，DMA控制器將圖像數(shù)據(jù)經(jīng)由總線從FIFO存儲器傳輸?shù)酱鎯ζ髦?。另外，在?zhí)行圖像捕獲操作的同時，當(dāng)在FIFO存儲器中不再存有圖像數(shù)據(jù)時，圖像捕獲控制器中止DMA傳輸請求，并且當(dāng)新的圖像數(shù)據(jù)被存儲在FIFO存儲器中時，重新啟動DMA傳輸請求。
另外，日本未實(shí)審專利申請公布No.2001-184301公開了一種技術(shù)，該技術(shù)用于在如下的數(shù)據(jù)傳輸系統(tǒng)中實(shí)現(xiàn)無需完全占用總線的圖像數(shù)據(jù)傳輸，所述數(shù)據(jù)傳輸系統(tǒng)包括主機(jī)設(shè)備、用于存儲主機(jī)設(shè)備產(chǎn)生的圖像數(shù)據(jù)的圖像存儲器，以及用于將從圖像存儲器讀取的圖像數(shù)據(jù)傳輸?shù)捷敵鲈O(shè)備的輸出接口單元，所有這些組件都經(jīng)由總線互連。更具體而言，F(xiàn)IFO存儲器被用作輸出接口單元中的圖像緩沖存儲器，F(xiàn)IFO存儲器將積累的圖像數(shù)據(jù)信息報(bào)告給總線仲裁電路?；趤碜訤IFO存儲器中的報(bào)告內(nèi)容，總線仲裁電路改變關(guān)于設(shè)備中提供的數(shù)據(jù)傳輸處理電路的總線使用的優(yōu)先級以使之成為總線主控(bus master)。例如，當(dāng)設(shè)置FIFO存儲器的“幾乎滿”標(biāo)志時，總線仲裁電路通過降低圖像數(shù)據(jù)傳輸?shù)膬?yōu)先級，來提示停止將圖像數(shù)據(jù)寫入FIFO存儲器，并且當(dāng)設(shè)置FIFO存儲器的“幾乎空”標(biāo)志時，總線仲裁電路通過提高圖像數(shù)據(jù)傳輸?shù)膬?yōu)先級，來提示將圖像數(shù)據(jù)寫入FIFO存儲器。
在具有圖像顯示功能的系統(tǒng)中，如果存在多個(例如3個)經(jīng)由總線訪問存儲器的總線主控(包括DMA控制器)，并且在多個總線主控之間，同時發(fā)生對存儲器的訪問，這些總線主控則以相同頻次順序執(zhí)行對存儲器的訪問。當(dāng)對存儲器的訪問同時發(fā)生在多個總線主控之間，同時圖像顯示裝置執(zhí)行圖像顯示操作時，由于DMA控制器對存儲器的訪問只執(zhí)行一次，而總線主控對存儲器的訪問被執(zhí)行三次，因此在存儲器和FIFO存儲器之間的吞吐量(單位時間內(nèi)的數(shù)據(jù)傳輸量)被減小到當(dāng)多個總線主控之間沒有同時發(fā)生對存儲器的訪問時可獲得的吞吐量的1/3。另外，由于由多個總線主控所訪問的存儲器通常具有多個訪問區(qū)域，這些訪問區(qū)域中的每一個被分配給每個總線主控，因此當(dāng)訪問存儲器的總線主控被另一總線主控所替代時，可能發(fā)生頁丟失，從而進(jìn)一步降低存儲器和FIFO存儲器之間的吞吐量。
當(dāng)被圖像顯示裝置所顯示的圖像尺寸很小時，由于存儲器和FIFO存儲器之間的所需吞吐量很低，因此不會導(dǎo)致圖像顯示功能的吞吐量降低。但是，對于最近圖像尺寸不斷增大的趨勢，在存儲器和FIFO存儲器之間需要更高的吞吐量。因此，如果由于無法穩(wěn)定地執(zhí)行從存儲器到FIFO存儲器的數(shù)據(jù)傳輸而降低了存儲器和FIFO存儲器之間的吞吐量，那么為了使圖像顯示裝置顯示圖像而被寫入到FIFO存儲器中的圖像數(shù)據(jù)(即去往圖像顯示裝置的圖像數(shù)據(jù)輸出)就會不夠，從而導(dǎo)致諸如移動圖像之類連續(xù)圖像的中斷，因此無法正常執(zhí)行圖像顯示。這個問題對于圖像捕獲功能也存在。如果在多個總線主控之間同時發(fā)生對存儲器的訪問，同時執(zhí)行圖像捕獲操作，則無法穩(wěn)定地執(zhí)行從FIFO存儲器到存儲器的數(shù)據(jù)傳輸，并且因此，從FIFO存儲器中讀出的圖像捕獲的圖像數(shù)據(jù)就會不夠。這樣一來，F(xiàn)IFO存儲器溢出，從而無法正常執(zhí)行圖像捕獲。
另外，在日本未實(shí)審專利申請公布No.2001-184301所公開的技術(shù)中，即使在其他設(shè)備沒有請求數(shù)據(jù)傳輸以成為總線主控時，由于在建立FIFO存儲器的“幾乎滿”標(biāo)志之后到建立FIFO存儲器的“幾乎空”標(biāo)志之前，不執(zhí)行從圖像存儲器到FIFO存儲器的圖像數(shù)據(jù)傳輸，因此在圖像存儲器和FIFO存儲器之間的吞吐量還是會被無益地降低。另外，由于每次圖像數(shù)據(jù)傳輸量幾乎等于FIFO存儲器的容量，因此每次圖像數(shù)據(jù)傳輸所需的時間都非常長，想要成為總線主控的其他設(shè)備被迫停止一段很長時間，從而降低了總線的使用效率(總線的響應(yīng)能力)。

發(fā)明內(nèi)容
本發(fā)明的目標(biāo)是在不降低總線使用效率的情況下通過提高存儲器和緩沖存儲器之間的吞吐量，來確保系統(tǒng)功能(圖像顯示功能或圖像捕獲功能)的正常操作。
在本發(fā)明的第一方面中，被順序輸出到數(shù)據(jù)使用裝置的數(shù)據(jù)被臨時存儲在緩沖存儲器中。例如，數(shù)據(jù)使用裝置是圖像顯示裝置，并且存儲在緩沖存儲器中的數(shù)據(jù)是用于圖像顯示裝置的圖像顯示的圖像數(shù)據(jù)。存儲器由至少一個存儲器訪問電路經(jīng)由總線所訪問。數(shù)據(jù)傳輸電路執(zhí)行經(jīng)由總線從存儲器到緩沖存儲器的數(shù)據(jù)傳輸。在如下的第一時刻到第二時刻之間，數(shù)據(jù)傳輸電路在占用總線的狀態(tài)下執(zhí)行從存儲器到緩沖存儲器的數(shù)據(jù)傳輸所述第一時刻是當(dāng)緩沖存儲器中的數(shù)據(jù)量少于第一預(yù)定量時，所述第二時刻是當(dāng)緩沖存儲器中的數(shù)據(jù)量超過第二預(yù)定量時，其中第二預(yù)定量大于第一預(yù)定量。
因此，從緩沖存儲器中的數(shù)據(jù)量少于第一預(yù)定量的時刻，到緩沖存儲器中的數(shù)據(jù)量超過第二預(yù)定量的時刻之間，數(shù)據(jù)傳輸電路可以在所有時間執(zhí)行數(shù)據(jù)傳輸(包括訪問存儲器)，而不讓存儲器訪問電路訪問存儲器。這樣一來，由于提高了存儲器和緩沖存儲器之間的吞吐量，因此可以可靠地防止寫入到緩沖存儲器中以用于圖像顯示裝置的圖像顯示的圖像數(shù)據(jù)不夠的情況發(fā)生。因此，可以可靠地避免圖像顯示功能的異常操作，例如連續(xù)圖像的中斷。另外，即使存儲器中的多個訪問區(qū)域被分配給每個訪問電路(存儲器訪問電路和數(shù)據(jù)傳輸電路)，也不會在從緩沖存儲器中的數(shù)據(jù)量少于第一預(yù)定量的時刻，到緩沖存儲器中的數(shù)據(jù)量超過第二預(yù)定量的時刻之間發(fā)生頁丟失，因此，可以避免由于頁丟失而引起的存儲器和緩沖存儲器之間的吞吐量下降。
另外，即使緩沖存儲器中的數(shù)據(jù)量超過第二預(yù)定值之后，如果不存在存儲器訪問電路對存儲器的訪問請求，或者如果雖然存儲器訪問電路以及數(shù)據(jù)傳輸電路對存儲器的訪問同時發(fā)生，但是數(shù)據(jù)傳輸電路對存儲器的訪問的優(yōu)先級高于存儲器訪問電路對存儲器的訪問的優(yōu)先級，那么由于從存儲器到緩沖存儲器的數(shù)據(jù)傳輸被執(zhí)行，因此可以避免在存儲器和緩沖存儲器之間的吞吐量下降。另外，例如，通過將第一預(yù)定量和第二預(yù)定量之間的差值設(shè)置為最小量以確保圖像顯示功能的正常操作，可以將數(shù)據(jù)傳輸電路占用總線的時間抑制到所需的最小值，從而可以避免降低總線的使用效率。
在本發(fā)明第一方面的優(yōu)選示例中，仲裁電路對來自存儲器訪問電路的訪問請求和來自數(shù)據(jù)傳輸電路的訪問請求進(jìn)行仲裁，以將對存儲器的訪問賦予存儲器訪問電路和數(shù)據(jù)傳輸電路之一?？瘴?vacancy)控制器在緩沖存儲器中的數(shù)據(jù)量少于第一預(yù)定量時激活緊急信號，并且在緩沖存儲器中的數(shù)據(jù)量超過第二預(yù)定量時去活緊急信號。在緊急信號被激活期間，無論來自存儲器訪問電路的訪問請求是怎樣的，仲裁電路都保持將對存儲器的訪問賦予數(shù)據(jù)傳輸電路。利用這種配置，可以通過提高吞吐量來容易地確保圖像顯示功能的正常操作。
在本發(fā)明的第二方面中，從數(shù)據(jù)提供裝置順序捕獲的數(shù)據(jù)被臨時存儲在緩沖存儲器中。例如，數(shù)據(jù)提供裝置是順序提供圖像數(shù)據(jù)的圖像提供裝置。存儲器由至少一個存儲器訪問電路經(jīng)由總線所訪問。數(shù)據(jù)傳輸電路執(zhí)行經(jīng)由總線從緩沖存儲器到存儲器的數(shù)據(jù)傳輸。在如下的第一時刻到第二時刻之間，數(shù)據(jù)傳輸電路在占用總線的狀態(tài)下執(zhí)行數(shù)據(jù)傳輸所述第一時刻是當(dāng)緩沖存儲器中的數(shù)據(jù)量超過第一預(yù)定量時，所述第二時刻是當(dāng)緩沖存儲器中的數(shù)據(jù)量少于第二預(yù)定量時，其中第二預(yù)定量小于第一預(yù)定量。
因此，從緩沖存儲器中的數(shù)據(jù)量超過第一預(yù)定量的時刻，到緩沖存儲器中的數(shù)據(jù)量少于第二預(yù)定量的時刻之間，數(shù)據(jù)傳輸電路可以在所有時間執(zhí)行數(shù)據(jù)傳輸(包括訪問存儲器)，而不讓存儲器訪問電路訪問存儲器。這樣一來，由于提高了存儲器和緩沖存儲器之間的吞吐量，因此可以可靠地防止從緩沖存儲器中讀取的圖像捕獲的圖像數(shù)據(jù)不夠的情況發(fā)生。因此，可以可靠地避免由于緩沖存儲器溢出而引起的圖像捕獲的異常。另外，即使存儲器中的多個訪問區(qū)域被分配給每個訪問電路(存儲器訪問電路和數(shù)據(jù)傳輸電路)時，也不會在從緩沖存儲器中的數(shù)據(jù)量超過第一預(yù)定量的時刻，到緩沖存儲器中的數(shù)據(jù)量少于第二預(yù)定量的時刻之間發(fā)生頁丟失，因此，可以避免由于頁丟失而引起的存儲器和緩沖存儲器之間的吞吐量下降。
另外，即使在緩沖存儲器中的數(shù)據(jù)量少于第二預(yù)定值之后，如果不存在存儲器訪問電路對存儲器的訪問請求，或者如果雖然存儲器訪問電路以及數(shù)據(jù)傳輸電路對存儲器的訪問同時發(fā)生，但是數(shù)據(jù)傳輸電路對存儲器的訪問的優(yōu)先級高于存儲器訪問電路對存儲器的訪問的優(yōu)先級，那么由于從緩沖存儲器到存儲器的數(shù)據(jù)傳輸被執(zhí)行，因此可以避免存儲器和緩沖存儲器之間的吞吐量下降。另外，例如，通過將第一預(yù)定量和第二預(yù)定量之間的差值設(shè)置為最小量以確保圖像捕獲功能的正常操作，可以將數(shù)據(jù)傳輸電路占用總線的時間抑制到所需的最小值，從而可以避免降低總線的使用效率。
在本發(fā)明第二方面的優(yōu)選示例中，仲裁電路對來自存儲器訪問電路的訪問請求和來自數(shù)據(jù)傳輸電路的訪問請求進(jìn)行仲裁，以將對存儲器的訪問賦予存儲器訪問電路和數(shù)據(jù)傳輸電路之一?？瘴豢刂破髟诰彌_存儲器中的數(shù)據(jù)量超過第一預(yù)定量時激活緊急信號，并且在緩沖存儲器中的數(shù)據(jù)量少于第二預(yù)定量時去活緊急信號。在緊急信號被激活期間，無論來自存儲器訪問電路的訪問請求是怎樣的，仲裁電路都保持將對存儲器的訪問賦予數(shù)據(jù)傳輸電路。利用這種配置，可以通過提高吞吐量來容易地確保圖像捕獲功能的正常操作。
在本發(fā)明第一或第二方面的優(yōu)選示例中，提供了利用寄存器值指定第一預(yù)定量的第一寄存器和利用寄存器值指定第二預(yù)定量的第二寄存器中的至少一個。因此，可以改變第一和第二預(yù)定量中的至少一個。這樣，由于可以改變數(shù)據(jù)傳輸電路占用總線的開始時刻和結(jié)束時刻中的至少一個，因此本發(fā)明可以正確地應(yīng)對各種系統(tǒng)。


從下面結(jié)合附圖的詳細(xì)描述中，本發(fā)明的本質(zhì)、原理和效用將變得更加明顯，在附圖中以相同標(biāo)號指代相同部分，附圖中圖1是示出了本發(fā)明第一實(shí)施例的框圖；圖2是示出了圖1所示圖像顯示控制器的操作概述的解釋圖；圖3是示出了第一實(shí)施例中的數(shù)據(jù)流概述的解釋圖；圖4是示出了本發(fā)明比較性示例的框圖；圖5是示出了本發(fā)明比較性示例中的數(shù)據(jù)流概述的解釋圖；圖6是示出了本發(fā)明比較性示例中的數(shù)據(jù)流概述的解釋圖；圖7是示出了本發(fā)明第二實(shí)施例的框圖；以及圖8是示出了圖7所示圖像捕獲控制器的操作概述的解釋圖。
具體實(shí)施例方式
在下文中，將參考附圖來描述本發(fā)明的優(yōu)選實(shí)施例。
圖1示出了本發(fā)明第一實(shí)施例的框圖。具有圖像顯示功能的系統(tǒng)10包括CPU 12和14(存儲器訪問電路)、DMA控制器16(數(shù)據(jù)傳輸電路)、總線仲裁器18(仲裁電路)、SDRAM控制器20、SDRAM 22(存儲器)、總線24、圖像顯示控制器26和圖像顯示裝置28(數(shù)據(jù)使用裝置)。
CPU 12和14是連接到總線24的總線主控，其用于執(zhí)行音頻處理或各種指令。CPU 12在總線24被使用時激活去往總線仲裁器18的總線使用請求信號RQ1，并且在通過來自總線仲裁器18的總線使用準(zhǔn)許信號EN1的激活而得知捕獲到總線權(quán)時，通過總線24和SDRAM控制器20來訪問SDRAM 22(即將數(shù)據(jù)寫入SDRAM 22或者從SDRAM 22中讀取數(shù)據(jù))。CPU 14在總線24被使用時激活去往總線仲裁器18的總線使用請求信號RQ2，并且在通過來自總線仲裁器18的總線使用準(zhǔn)許信號EN2的激活而得知捕獲到總線權(quán)時，通過總線24和SDRAM控制器20來訪問SDRAM 22。
DMA控制器16是連接到總線24的總線主控，并且響應(yīng)于來自圖像顯示控制器26的DMA傳輸請求信號DRQ的激活而激活去往總線仲裁器18的總線使用請求信號RQ3，并且在通過來自總線仲裁器18的總線使用準(zhǔn)許信號EN3的激活而得知捕獲到總線權(quán)時，將圖像數(shù)據(jù)通過總線24和SDRAM控制器20從SDRAM 22傳輸?shù)綀D像顯示控制器26中的FIFO存儲器FM1(緩沖存儲器)。
響應(yīng)于來自CPU 12和14以及DMA控制器16的總線使用請求信號RQ1到RQ3，總線仲裁器18在來自圖像顯示控制器26的緊急信號EMG去活(deactivation)期間，通過激活總線使用準(zhǔn)許信號EN1到EN3之一，將總線24的總線權(quán)賦予CPU 12和14以及DMA控制器16之一。總線仲裁器18在來自圖像顯示控制器26的緊急信號EMG激活期間，無論來自CPU 12和14的總線使用請求信號RQ1和RQ2是怎樣的，都通過激活總線使用準(zhǔn)許信號EN3而保持將總線權(quán)始終賦予DMA控制器16。就是說，在來自圖像顯示控制器26的緊急信號EMG激活期間，CPU 12和14對SDRAM 22的訪問被禁止。
SDRAM控制器20充當(dāng)接口電路，其允許CPU 12和14以及DMA控制器16訪問SDRAM 22。SDRAM 22經(jīng)由SDRAM控制器20被連接到總線24，并且被CPU 12和14和DMA控制器16所訪問?？偩€24與CPU12和14、DMA控制器16以及SDRAM控制器20(SDRAM 22)互連，從而允許在它們之間進(jìn)行數(shù)據(jù)交換。
圖像顯示控制器26包括FIFO存儲器FM1、第一寄存器R11、第二寄存器R12和空位控制器VC1，其中所述FIFO存儲器FMI用于臨時存儲將提供到圖像顯示裝置28的圖像數(shù)據(jù)。當(dāng)FIFO存儲器FM1中的數(shù)據(jù)量少于寄存器R11中的寄存器值所指示的數(shù)據(jù)量(第一預(yù)定量)時，空位控制器VC1激活緊急信號EMG。當(dāng)FIFO存儲器FM1中的數(shù)據(jù)量超過寄存器R12中的寄存器值所指示的數(shù)據(jù)量(第二預(yù)定量)時，空位控制器VC1去活緊急信號EMG。
寄存器R11和R12例如可以經(jīng)由不同于總線24的總線(未示出)來設(shè)置寄存器值。寄存器R11和R12中的寄存器值被預(yù)先設(shè)置，以使第二預(yù)定量大于第一預(yù)定量。在將圖像數(shù)據(jù)輸出到圖像顯示裝置28(即圖像顯示裝置28的圖像顯示操作)期間，如果在FIFO存儲器FM1中存在任何空閑區(qū)域，圖像顯示控制器26則激活去往DMA控制器16的DMA傳輸請求信號DRQ，并且如果在FIFO存儲器FM1中不存在空閑區(qū)域，圖像顯示控制器26則去活去往DMA控制器16的DMA傳輸請求信號DRQ。圖像顯示裝置28使用從圖像顯示控制器26順序輸出的圖像數(shù)據(jù)來執(zhí)行圖像顯示操作。
圖2示出了圖1所示圖像顯示控制器26的操作概述。在該示例中，F(xiàn)IFO存儲器FM1具有64堆棧的配置。第一預(yù)定量(由寄存器R11的寄存器值所指示的數(shù)據(jù)量)是對應(yīng)于FIFO存儲器FM1中四個堆棧的數(shù)據(jù)量。第二預(yù)定量(由寄存器R12的寄存器值所指示的數(shù)據(jù)量)是對應(yīng)于FIFO存儲器FM1中十個堆棧的數(shù)據(jù)量。
在圖像顯示裝置28的圖像顯示期間，例如，當(dāng)在FIFO存儲器FM1的數(shù)據(jù)量是對應(yīng)于12個堆棧的數(shù)據(jù)量的情況下，DMA控制器16對SDRAM 22的訪問與CPU 12和14對SDRAM 22的訪問同時發(fā)生時，如果從SDRAM 22以DMA傳輸?shù)紽IFO存儲器FM1的圖像數(shù)據(jù)量少于從FIFO存儲器FM1輸出到圖像顯示裝置28的數(shù)據(jù)量，則FIFO存儲器FM1中的數(shù)據(jù)量開始減少。
當(dāng)FIFO存儲器FM1中的數(shù)據(jù)量減小到對應(yīng)于四個堆棧的數(shù)據(jù)量(第一預(yù)定量)時，空位控制器VC1激活緊急信號EMG。因此，CPU 12和14對SDRAM 22的訪問被禁止，并且在總線24被占用的狀態(tài)下，執(zhí)行DMA控制器16對SDRAM 22的訪問(數(shù)據(jù)從SDRAM 22傳輸?shù)紽IFO存儲器FM1)。這樣，從SDRAM 22以DMA傳輸?shù)紽IFO存儲器FM1的圖像數(shù)據(jù)量變得大于從FIFO存儲器FM1輸出到圖像顯示裝置28的圖像數(shù)據(jù)量，因此，F(xiàn)IFO存儲器FM1中的數(shù)據(jù)量可以上升。當(dāng)FIFO存儲器FM1中的數(shù)據(jù)量上升到對應(yīng)于十個堆棧的數(shù)據(jù)量(第二預(yù)定量)時，空位控制器VC1去活緊急信號EMG。因此，CPU 12和14對SDRAM 22的訪問從禁止?fàn)顟B(tài)中被釋放。
圖3示出了第一實(shí)施例中的數(shù)據(jù)流概述。圖中網(wǎng)狀箭頭的粗度對應(yīng)于吞吐量。本示例對應(yīng)于在激活緊急信號EMG期間的數(shù)據(jù)流。在激活緊急信號EMG期間(即，在FIFO存儲器FM1中的數(shù)據(jù)量小于第一預(yù)定量之后到FIFO存儲器FM1中的數(shù)據(jù)量超過第二預(yù)定量之前的時間段期間)，由于CPU 12和14對SDRAM 22的訪問被禁止，因此可以使SDRAM 22和總線24之間的吞吐量等于FIFO存儲器FM1和總線24之間的吞吐量。就是說，SDRAM 22和緩沖存儲器FM1之間的吞吐量被提高。因此，可以可靠地防止寫入到FIFO存儲器FM1中以用于圖像顯示裝置28的圖像顯示的圖像數(shù)據(jù)不夠的情況發(fā)生。
另外，即使在FIFO存儲器FM1中的數(shù)據(jù)量超過第二預(yù)定量之后，如果不存在CPU 12和14對SDRAM 22的訪問，或者如果雖然CPU 12和14以及DMA控制器16對SDRAM 22的訪問同時發(fā)生，但是DMA控制器16對SDRAM 22的訪問的優(yōu)先級高于CPU 12和14對SDRAM 22的訪問的優(yōu)先級，那么由于從SDRAM 22到FIFO存儲器FM1的圖像數(shù)據(jù)傳輸被執(zhí)行，因此在SDRAM 22和FIFO存儲器FM1之間的吞吐量下降也會被抑制。
圖4示出了本發(fā)明的比較性示例。在以下對本發(fā)明比較性示例的描述中，用相同標(biāo)號指代與第一實(shí)施例的描述(圖1)中相同的元件，并且將省略其詳細(xì)解釋。本發(fā)明比較性示例的系統(tǒng)90包括總線仲裁器92和圖像顯示控制器94，用以替代第一實(shí)施例中的總線仲裁器18和圖像顯示控制器26。除了該配置之外，系統(tǒng)90與第一實(shí)施例中的系統(tǒng)10的配置相同?？偩€仲裁器92的操作與在第一實(shí)施例的總線仲裁器18中的緊急信號EMG去活期間的操作相同。圖像顯示控制器94具有如下配置，其中，從第一實(shí)施例的圖像顯示控制器26中去除掉寄存器R11和R12以及空位控制器VC1。
圖5和圖6示出了本發(fā)明比較性示例中的數(shù)據(jù)流概述。圖5對應(yīng)于在CPU 12和14對SDRAM 22的訪問沒有與DMA控制器16對SDRAM 22的訪問同時發(fā)生時的數(shù)據(jù)流。圖6對應(yīng)于在CPU 12和14對SDRAM 22的訪問與DMA控制器16對SDRAM 22的訪問同時發(fā)生時的數(shù)據(jù)流。與圖3類似，圖5和圖6中的網(wǎng)狀箭頭的粗度對應(yīng)于吞吐量。
如圖5所示，當(dāng)CPU 12和14對SDRAM 22的訪問沒有與DMA控制器16對SDRAM 22的訪問同時發(fā)生時，在SDRAM 22和總線24之間的吞吐量與FIFO存儲器FM1和總線24之間的吞吐量相等。因此，不會出現(xiàn)寫入到緩沖存儲器FM1中以用于圖像顯示裝置28的圖像顯示的圖像數(shù)據(jù)不夠的情況。
相反，當(dāng)CPU 12和14對SDRAM 22的訪問與DMA控制器16對SDRAM 22的訪問同時發(fā)生時，由于CPU 12和14以及DMA控制器16對SDRAM 22的訪問是以相同頻次順序執(zhí)行的，因此在對SDRAM 22的訪問被執(zhí)行三次時，DMA控制器16對SDRAM 22的訪問只執(zhí)行一次。因此，如圖6所示，在FIFO存儲器FM1和總線24之間的吞吐量被減小到圖5中可獲得的吞吐量的大約1/3。這樣一來，被寫入到FIFO存儲器FM1中以用于圖像顯示裝置28的圖像顯示的圖像數(shù)據(jù)就會不夠，從而導(dǎo)致連續(xù)圖像中斷，因此無法正常執(zhí)行圖像顯示。另外，如果SDRAM 22中的多個訪問區(qū)域被分配給每個總線主控(CPU 12和14以及DMA控制器16)，那么當(dāng)總線主控被另一總線主控所取代時，可能發(fā)生頁丟失，從而進(jìn)一步降低SDRAM 22和FIFO存儲器FM1之間的吞吐量。
從以上描述中可知，在第一實(shí)施例中，在來自圖像顯示控制器26的緊急信號EMG的激活期間，DMA控制器16可以在所有時間執(zhí)行圖像數(shù)據(jù)傳輸，而不讓CPU 12和14訪問SDRAM 22。這樣一來，由于提高了SDRAM 22和FIFO存儲器FM1之間的吞吐量，因此可以可靠地防止寫入到FIFO存儲器FM1中以用于圖像顯示裝置28的圖像顯示的圖像數(shù)據(jù)不夠的情況發(fā)生。因此，可以可靠地避免圖像顯示的異常情況，例如諸如移動圖像之類的連續(xù)圖像的中斷。另外，即使SDRAM 22中的多個訪問區(qū)域被分配給每個總線主控(CPU 12和14以及DMA控制器16)，也不會在緊急信號EMG激活期間發(fā)生頁丟失，因此，可以避免由于頁丟失而引起的SDRAM 22和FIFO存儲器FM1之間的吞吐量下降。
另外，即使在緊急信號EMG去活之后，如果不存在CPU 12和14對SDRAM 22的訪問，或者如果雖然CPU 12和14以及DMA控制器16對SDRAM 22的訪問同時發(fā)生，但是DMA控制器16對SDRAM 22的訪問的優(yōu)先級高于CPU 12和14對SDRAM 22的訪問的優(yōu)先級，那么由于從SDRAM 22到FIFO存儲器FM1的圖像數(shù)據(jù)傳輸被執(zhí)行，因此可以避免在SDRAM 22和FIFO存儲器FM1之間的吞吐量下降。另外，由于可以通過改變寄存器R11和R12的寄存器值來改變DMA控制器16占用總線的開始時刻和結(jié)束時刻，因此本發(fā)明可能正確地應(yīng)對各種系統(tǒng)。例如，通過設(shè)置寄存器R11和R12的寄存器值，使得第一預(yù)定量和第二預(yù)定量之間的差值最小化以確保圖像顯示功能的正常操作，可以將DMA控制器16占用總線的時間抑制到所需的最小值，從而提高了總線24的使用效率。
圖7示出了本發(fā)明的第二實(shí)施例。在以下對第二實(shí)施例的描述中，用相同標(biāo)號指代與第一實(shí)施例的描述(圖1)中相同的元件，并且將省略其詳細(xì)解釋。具有圖像捕獲功能的系統(tǒng)50包括CPU 12和14(存儲器訪問電路)、DMA控制器52(數(shù)據(jù)傳輸電路)、總線仲裁器18(仲裁電路)、SDRAM控制器20、SDRAM 22(存儲器)、總線24、圖像捕獲控制器54和圖像提供裝置56(數(shù)據(jù)提供裝置)。
DMA控制器52是連接到總線24的總線主控，并且響應(yīng)于來自圖像捕獲控制器54的DMA傳輸請求信號DRQ的激活而激活去往總線仲裁器18的總線使用請求信號RQ3，并且在通過來自總線仲裁器18的總線使用準(zhǔn)許信號EN3的激活而得知捕獲到總線權(quán)時，將圖像數(shù)據(jù)通過總線24和SDRAM控制器20從圖像捕獲控制器54中的FIFO存儲器FM2(緩沖存儲器)傳輸?shù)絊DRAM 22。
圖像捕獲控制器54包括FIFO存儲器FM2、第一寄存器R21、第二寄存器R22和空位控制器VC2，其中所述FIFO存儲器FM2用于臨時存儲從圖像提供裝置56中順序提供的圖像數(shù)據(jù)。當(dāng)FIFO存儲器FM2中的數(shù)據(jù)量超過寄存器R21中的寄存器值所指示的數(shù)據(jù)量(第一預(yù)定量)時，空位控制器VC2激活緊急信號EMG。當(dāng)FIFO存儲器FM2中的數(shù)據(jù)量小于寄存器R22中的寄存器值所指示的數(shù)據(jù)量(第二預(yù)定量)時，空位控制器VC1去活緊急信號EMG。
寄存器R21和R22例如可以經(jīng)由不同于總線24的總線(未示出)來設(shè)置寄存器值。寄存器R21和R22中的寄存器值被預(yù)先設(shè)置，以使第二預(yù)定量小于第一預(yù)定量。在來自圖像提供裝置56的圖像數(shù)據(jù)被輸入(即圖像捕獲操作)期間，如果圖像數(shù)據(jù)被存儲在FIFO存儲器FM2中，圖像捕獲控制器54則激活去往DMA控制器52的DMA傳輸請求信號DRQ，并且如果圖像數(shù)據(jù)沒有被存儲在FIFO存儲器FM2中，圖像捕獲控制器54則去活去往DMA控制器52的DMA傳輸請求信號DRQ。圖像提供裝置56將圖像數(shù)據(jù)順序提供給圖像捕獲控制器54。
圖8示出了圖7所示圖像捕獲控制器54的操作概述。在該示例中，F(xiàn)IFO存儲器FM2具有64堆棧的配置。第一預(yù)定量(由寄存器R21的寄存器值所指示的數(shù)據(jù)量)是對應(yīng)于FIFO存儲器FM2中60個堆棧的數(shù)據(jù)量。第二預(yù)定量(由寄存器R22的寄存器值所指示的數(shù)據(jù)量)是對應(yīng)于FIFO存儲器FM2中54個堆棧的數(shù)據(jù)量。
在圖像捕獲操作期間，當(dāng)在FIFO存儲器FM2中的數(shù)據(jù)量是對應(yīng)于53個堆棧的數(shù)據(jù)量的情況下，DMA控制器52對SDRAM 22的訪問與CPU 12和14對SDRAM 22的訪問同時發(fā)生時，如果從FIFO存儲器FM2以DMA傳輸?shù)絊DRAM 22的圖像數(shù)據(jù)量少于通過圖像捕獲而存儲到FIFO存儲器FM2中的圖像數(shù)據(jù)量，則FIFO存儲器FM2中的數(shù)據(jù)量開始上升。
當(dāng)FIFO存儲器FM2中的數(shù)據(jù)量上升到對應(yīng)于60個堆棧的數(shù)據(jù)量(第一預(yù)定量)時，空位控制器VC2激活緊急信號EMG。因此，CPU 12和14對SDRAM 22的訪問被禁止，并且DMA控制器52在總線24被占用的狀態(tài)下執(zhí)行對SDRAM 22的訪問(從FIFO存儲器FM2到SDRAM22的數(shù)據(jù)傳輸)。這樣，從FIFO存儲器FM2以DMA傳輸?shù)絊DRAM 22的圖像數(shù)據(jù)量變得大于通過圖像捕獲而存儲到FIFO存儲器FM2中的圖像數(shù)據(jù)量，因此，F(xiàn)IFO存儲器FM2中的數(shù)據(jù)量開始下降。當(dāng)FIFO存儲器FM2中的數(shù)據(jù)量下降到對應(yīng)于54個堆棧的數(shù)據(jù)量(第二預(yù)定量)時，空位控制器VC2去活緊急信號EMG。因此，CPU 12和14對SDRAM 22的訪問從禁止?fàn)顟B(tài)中被釋放。
從以上描述中可知，在第二實(shí)施例中，在來自圖像捕獲控制器54的緊急信號EMG的激活期間，DMA控制器52可以在所有時間執(zhí)行圖像數(shù)據(jù)傳輸，而不讓CPU 12和14訪問SDRAM 22。這樣一來，由于提高了SDRAM 22和FIFO存儲器FM2之間的吞吐量，因此可以可靠地防止從FIFO存儲器FM2中讀取的圖像捕獲的圖像數(shù)據(jù)不夠的情況發(fā)生。因此，可以可靠地避免由于FIFO存儲器FM2溢出而引起圖像捕獲中的異常情況。另外，以與第一實(shí)施例類似的方式，即使SDRAM 22中的多個訪問區(qū)域被分配給每個總線主控(CPU 12和14以及DMA控制器52)，也不會在緊急信號EMG激活期間發(fā)生頁丟失，因此，可以避免由于頁丟失而引起的SDRAM 22和FIFO存儲器FM2之間的吞吐量下降。
另外，即使在緊急信號EMG被去活之后，如果不存在CPU 12和14對SDRAM 22的訪問，或者如果雖然CPU 12和14以及DMA控制器52對SDRAM 22的訪問同時發(fā)生，但是DMA控制器52對SDRAM 22的訪問的優(yōu)先級高于CPU 12和14對SDRAM 22的訪問的優(yōu)先級，那么由于從FIFO存儲器FM2到SDRAM 22的圖像數(shù)據(jù)傳輸被執(zhí)行，因此可以避免SDRAM 22和FIFO存儲器FM2之間的吞吐量下降。另外，由于可以通過改變寄存器R11和R12的寄存器值來改變DMA控制器52占用總線的開始時刻和結(jié)束時刻，因此本發(fā)明可能正確地應(yīng)對各種系統(tǒng)。例如，通過設(shè)置寄存器R11和R12的寄存器值，使得第一預(yù)定量和第二預(yù)定量之間的差值最小化以確保圖像捕獲能的正常操作，可以將DMA控制器52占用總線的時間抑制到所需的最小值，從而提高了總線24的使用效率。
雖然在第一和第二實(shí)施例中已經(jīng)分別示出了指定緊急信號EMG的激活時刻和去活時刻的第一和第二寄存器，但是本發(fā)明并不局限于這些實(shí)施例。例如，如果只需要改變緊急信號EMG的去活時刻，則可以通過固定第一預(yù)定量而去除第一寄存器，或者如果只需要改變緊急信號EMG的激活時刻，則可以通過固定第二預(yù)定量而去除第二寄存器?？商鎿Q地，如果緊急信號EMG的去活和激活時刻都不需要改變，則可以通過固定第一和第二預(yù)定量兩者而去除第一和第二寄存器。在這些情況下，由于第一和第二寄存器中的至少一個是不必要的，因此可以實(shí)現(xiàn)簡單的系統(tǒng)配置，并且可以縮短系統(tǒng)開發(fā)時間。
在以上描述中，本發(fā)明被應(yīng)用于第一和第二實(shí)施例中的圖像數(shù)據(jù)傳輸，但是本發(fā)明并不局限于這些實(shí)施例。本發(fā)明可以應(yīng)用于除圖像數(shù)據(jù)之外的其他數(shù)據(jù)(音頻數(shù)據(jù))的傳輸。
本發(fā)明并不局限于上述實(shí)施例，并且可以在不脫離本發(fā)明的精神和范圍的情況下對其進(jìn)行各種修改?？梢詫Σ糠纸M件或全部組件進(jìn)行改進(jìn)。
權(quán)利要求
1.一種數(shù)據(jù)傳輸系統(tǒng)，包括緩沖存儲器，用于臨時存儲被順序輸出到數(shù)據(jù)使用裝置的數(shù)據(jù)；存儲器，該存儲器被至少一個存儲器訪問電路經(jīng)由總線所訪問；以及數(shù)據(jù)傳輸電路，該數(shù)據(jù)傳輸電路執(zhí)行經(jīng)由所述總線從所述存儲器到所述緩沖存儲器的數(shù)據(jù)傳輸，其中從如下的第一時刻到第二時刻之間，所述數(shù)據(jù)傳輸電路在占用所述總線的狀態(tài)下執(zhí)行所述數(shù)據(jù)傳輸，所述第一時刻是當(dāng)所述緩沖存儲器中的數(shù)據(jù)量少于第一預(yù)定量時，所述第二時刻是當(dāng)所述緩沖存儲器中的數(shù)據(jù)量超過大于所述第一預(yù)定量的第二預(yù)定量時。
2.如權(quán)利要求1所述的數(shù)據(jù)傳輸系統(tǒng)，還包括仲裁電路，所述仲裁電路對來自所述存儲器訪問電路的訪問請求和來自所述數(shù)據(jù)傳輸電路的訪問請求進(jìn)行仲裁，以將對所述存儲器的訪問賦予所述存儲器訪問電路和所述數(shù)據(jù)傳輸電路之一；以及空位控制器，該空位控制器在所述緩沖存儲器中的數(shù)據(jù)量少于所述第一預(yù)定量時激活緊急信號，并且在所述緩沖存儲器中的數(shù)據(jù)量超過所述第二預(yù)定量時去活所述緊急信號，其中在所述緊急信號激活期間，所述仲裁電路保持將對所述存儲器的訪問賦予所述數(shù)據(jù)傳輸電路，而不理會來自所述存儲器訪問電路的訪問請求。
3.如權(quán)利要求1所述的數(shù)據(jù)傳輸系統(tǒng)，還包括利用寄存器值指定所述第一預(yù)定量的第一寄存器和利用寄存器值指定所述第二預(yù)定量的第二寄存器中的至少一個。
4.如權(quán)利要求1所述的數(shù)據(jù)傳輸系統(tǒng)，其中所述數(shù)據(jù)使用裝置是圖像顯示裝置，并且存儲在所述緩沖存儲器中的數(shù)據(jù)是用于所述圖像顯示裝置的圖像顯示的圖像數(shù)據(jù)。
5.一種數(shù)據(jù)傳輸系統(tǒng)，包括緩沖存儲器，用于臨時存儲從數(shù)據(jù)提供裝置順序捕獲的數(shù)據(jù)；存儲器，該存儲器被至少一個存儲器訪問電路經(jīng)由總線所訪問；以及數(shù)據(jù)傳輸電路，該數(shù)據(jù)傳輸電路執(zhí)行經(jīng)由所述總線從所述緩沖存儲器到所述存儲器的數(shù)據(jù)傳輸，其中從如下的第一時刻到第二時刻之間，所述數(shù)據(jù)傳輸電路在占用所述總線的狀態(tài)下執(zhí)行所述數(shù)據(jù)傳輸，所述第一時刻是當(dāng)所述緩沖存儲器中的數(shù)據(jù)量超過第一預(yù)定量時，所述第二時刻是當(dāng)所述緩沖存儲器中的數(shù)據(jù)量少于小于所述第一預(yù)定量的第二預(yù)定量時。
6.如權(quán)利要求5所述的數(shù)據(jù)傳輸系統(tǒng)，還包括仲裁電路，所述仲裁電路對來自所述存儲器訪問電路的訪問請求和來自所述數(shù)據(jù)傳輸電路的訪問請求進(jìn)行仲裁，以將對所述存儲器的訪問賦予所述存儲器訪問電路和所述數(shù)據(jù)傳輸電路之一；以及空位控制器，該空位控制器在所述緩沖存儲器中的數(shù)據(jù)量超過所述第一預(yù)定量時激活緊急信號，并且在所述緩沖存儲器中的數(shù)據(jù)量少于所述第二預(yù)定量時去活所述緊急信號，其中在所述緊急信號激活期間，所述仲裁電路保持將對所述存儲器的訪問賦予所述數(shù)據(jù)傳輸電路，而不理會來自所述存儲器訪問電路的訪問請求。
7.如權(quán)利要求5所述的數(shù)據(jù)傳輸系統(tǒng)，還包括利用寄存器值指定所述第一預(yù)定量的第一寄存器和利用寄存器值指定所述第二預(yù)定量的第二寄存器中的至少一個。
8.如權(quán)利要求5所述的數(shù)據(jù)傳輸系統(tǒng)，其中所述數(shù)據(jù)提供裝置是順序提供圖像數(shù)據(jù)的圖像提供裝置。
9.一種數(shù)據(jù)傳輸方法，其包括執(zhí)行經(jīng)由總線從存儲器到緩沖存儲器的數(shù)據(jù)傳輸?shù)牟襟E，其中所述存儲器被至少一個存儲器訪問電路經(jīng)由所述總線所訪問，并且所述緩沖存儲器用于臨時存儲被順序輸出到數(shù)據(jù)使用裝置的數(shù)據(jù)，其中從如下的第一時刻到第二時刻之間，在占用所述總線的狀態(tài)下執(zhí)行所述數(shù)據(jù)傳輸，所述第一時刻是當(dāng)所述緩沖存儲器中的數(shù)據(jù)量少于第一預(yù)定量時，所述第二時刻是當(dāng)所述緩沖存儲器中的數(shù)據(jù)量超過大于所述第一預(yù)定量的第二預(yù)定量時。
10.一種數(shù)據(jù)傳輸方法，其包括執(zhí)行經(jīng)由總線從緩沖存儲器到存儲器的數(shù)據(jù)傳輸?shù)牟襟E，其中所述存儲器被至少一個存儲器訪問電路經(jīng)由所述總線所訪問，并且所述緩沖存儲器用于臨時存儲從數(shù)據(jù)提供裝置順序捕獲的數(shù)據(jù)，其中從如下的第一時刻到第二時刻之間，在占用所述總線的狀態(tài)下執(zhí)行所述數(shù)據(jù)傳輸，所述第一時刻是當(dāng)所述緩沖存儲器中的數(shù)據(jù)量超過第一預(yù)定量時，所述第二時刻是當(dāng)所述緩沖存儲器中的數(shù)據(jù)量少于小于所述第一預(yù)定量的第二預(yù)定量時。
全文摘要
本發(fā)明公開了一種數(shù)據(jù)傳輸系統(tǒng)，其包括緩沖存儲器、存儲器和數(shù)據(jù)傳輸電路。緩沖存儲器臨時存儲順序輸出到數(shù)據(jù)使用裝置的數(shù)據(jù)。存儲器可由至少一個存儲器訪問電路經(jīng)由總線所訪問。數(shù)據(jù)傳輸電路經(jīng)由總線執(zhí)行從存儲器到緩沖存儲器的數(shù)據(jù)傳輸。在如下的第一時刻到第二時刻之間，數(shù)據(jù)傳輸電路在占用總線的狀態(tài)下執(zhí)行從存儲器到緩沖存儲器的數(shù)據(jù)傳輸所述第一時刻是當(dāng)緩沖存儲器中的數(shù)據(jù)量少于第一預(yù)定量時，所述第二時刻是當(dāng)緩沖存儲器中的數(shù)據(jù)量超過第二預(yù)定量時，其中第二預(yù)定量大于第一預(yù)定量。
文檔編號G06F13/20GK1821985SQ20051008061
公開日2006年8月23日 申請日期2005年7月4日 優(yōu)先權(quán)日2005年2月16日
發(fā)明者依田齊, 內(nèi)海祐之 申請人:富士通株式會社