專利名稱：視頻信號(hào)處理器及其使用方法，顯示設(shè)備及其使用方法
技術(shù)領(lǐng)域：
本發(fā)明涉及處理視頻數(shù)據(jù)的視頻信號(hào)處理器。
背景技術(shù)：
大家知道以數(shù)字?jǐn)?shù)據(jù)傳送視頻信號(hào)所使用的接口標(biāo)準(zhǔn)。典型的標(biāo)準(zhǔn)是數(shù)字視頻接口(DVI)和高清晰度多媒體接口(HDMI)。
在這些標(biāo)準(zhǔn)里，定義了多種傳輸速率，這樣許多設(shè)備在接收視頻數(shù)據(jù)時(shí)就需要基于和各個(gè)視頻傳輸速率相關(guān)聯(lián)的頻率的時(shí)鐘來工作。
在日本未經(jīng)審查的專利公開(Kokai)第10-261958號(hào)中公開了一個(gè)輸出時(shí)鐘頻率和輸入信號(hào)相關(guān)聯(lián)的PLL電路的例子。在日本未經(jīng)審查的專利公開(Kokai)第2001-251385號(hào)中公開了一個(gè)使用高速和低速串行總線傳輸信號(hào)的信號(hào)傳輸設(shè)備的例子。
接收視頻數(shù)據(jù)的設(shè)備沒有必要設(shè)計(jì)成能處理標(biāo)準(zhǔn)所定義的所有傳輸速率的信號(hào)。例如，為了避免成本的增加，在某些情況下高傳輸速率的視頻信號(hào)將不會(huì)成為處理的對(duì)象。然而，具有未預(yù)料的高傳輸速率的視頻信號(hào)可能在未被知曉的情況下輸入。
在高傳輸速率視頻信號(hào)輸入的情況下，電路往往是依照和輸入信號(hào)相關(guān)聯(lián)的高速時(shí)鐘來處理。因此，如果高于預(yù)定速率的視頻信號(hào)輸入時(shí)，就會(huì)產(chǎn)生電路故障或者額外的熱量。特別地，為了釋放電路產(chǎn)生的熱量，有必要提供散熱器或者有足夠能力的類似部件。這產(chǎn)生了另一個(gè)增加成本的問題。

發(fā)明內(nèi)容
因此本發(fā)明的目的是當(dāng)有未預(yù)料的高傳輸速率的視頻數(shù)據(jù)輸入時(shí)防止額外熱量的產(chǎn)生。
特別地，在本發(fā)明的第一方面，一種依照輸入時(shí)鐘信號(hào)來處理輸入視頻數(shù)據(jù)的視頻信號(hào)處理器包括改變視頻數(shù)據(jù)格式并輸出結(jié)果數(shù)據(jù)的輸入部件；解碼從輸入部件輸出的數(shù)據(jù)并輸出解碼數(shù)據(jù)的邏輯部件；和檢測(cè)時(shí)鐘信號(hào)的頻率高于給定頻率并輸出檢測(cè)結(jié)果作為檢測(cè)信號(hào)的頻率檢測(cè)器。當(dāng)時(shí)鐘信號(hào)的頻率高于給定頻率時(shí)，依照該檢測(cè)信號(hào)，組成視頻信號(hào)處理器的至少一部分電路的操作停止。
使用這個(gè)處理器，當(dāng)輸入高傳輸速率的視頻信號(hào)時(shí)，至少部分電路的操作被停止。因此，就可以防止電路在未預(yù)料的高頻上工作，從而抑制額外熱量的產(chǎn)生。結(jié)果避免了熱量引起的負(fù)面影響。
處理器優(yōu)選地還包括低速時(shí)鐘發(fā)生器來輸出基本為周期性的信號(hào)，并且頻率檢測(cè)器優(yōu)選地包括使用從低速時(shí)鐘發(fā)生器輸出的信號(hào)作為重啟信號(hào)的分頻器，分離時(shí)鐘信號(hào)的頻率并輸出結(jié)果信號(hào)作為檢測(cè)信號(hào)。
處理器優(yōu)選地還包括低速時(shí)鐘發(fā)生器來輸出基本為周期性的信號(hào)，并且頻率檢測(cè)器優(yōu)選地包括轉(zhuǎn)換電路，其使用從低速時(shí)鐘發(fā)生器輸出的信號(hào)作為重啟信號(hào)并輸出依照時(shí)鐘信號(hào)轉(zhuǎn)換給定電平的信號(hào)獲得的結(jié)果作為檢測(cè)信號(hào)。
在處理器中，頻率檢測(cè)器優(yōu)選地包括分離時(shí)鐘信號(hào)頻率并輸出結(jié)果信號(hào)的分頻器；和中央處理單元(CPU)，其基于分頻器輸出信號(hào)的電平變化間隔來執(zhí)行檢測(cè)，并輸出檢測(cè)結(jié)果作為檢測(cè)信號(hào)。
在處理器中，頻率檢測(cè)器優(yōu)選地包括保存和輸出分頻器輸出的寄存器，并且CPU優(yōu)選地使用寄存器輸出來執(zhí)行檢測(cè)。
在處理器中，輸入部件和邏輯部件優(yōu)選地包括和寄存器中各個(gè)位相關(guān)聯(lián)的塊，分頻器優(yōu)選地輸出按不同比率分離時(shí)鐘信號(hào)頻率所獲得的多個(gè)信號(hào)，寄存器優(yōu)選地在各個(gè)不同的位存儲(chǔ)從分頻器輸出的信號(hào)，和CPU優(yōu)選地基于寄存器中一個(gè)相關(guān)聯(lián)位的值控制每個(gè)塊的操作。
在處理器中，頻率檢測(cè)器優(yōu)選地包括將輸入信號(hào)邏輯電平反相和產(chǎn)生輸出的反相器；將反相器的輸出與時(shí)鐘信號(hào)同步輸出的第一觸發(fā)器；延遲第一觸發(fā)器輸出和向反相器輸出延遲信號(hào)的延遲電路；將第一觸發(fā)器的輸出與時(shí)鐘信號(hào)同步輸出的第二觸發(fā)器；和從第一和第二觸發(fā)器獲得該輸出的異或，并輸出獲得的異或作為檢測(cè)信號(hào)的異或門。
在處理器中，輸入部件優(yōu)選地包括工作在輸入視頻數(shù)據(jù)頻率上的第一輸入電路；和工作在時(shí)鐘信號(hào)頻率上的第二電路，并且輸入部件優(yōu)選地依照檢測(cè)信號(hào)使第一電路停止。
在處理器中，輸入部件優(yōu)選地依照檢測(cè)信號(hào)使第二電路停止。
在處理器中，至少部分邏輯部件優(yōu)選地依照檢測(cè)信號(hào)停止。
處理器優(yōu)選地還包括保持和輸出檢測(cè)信號(hào)邏輯電平的門閂電路。
處理器優(yōu)選地還包括輸出給定周期信號(hào)的定時(shí)器，該門閂電路優(yōu)選地由定時(shí)器輸出的信號(hào)重啟。
在處理器中，處理器優(yōu)選地輸出檢測(cè)信號(hào)到為處理器供應(yīng)功率的電源電路，并且處理器優(yōu)選地依照檢測(cè)信號(hào)使電源電路停止向處理器供應(yīng)功率。
在處理器中，處理器優(yōu)選地輸出檢測(cè)信號(hào)到輸出時(shí)鐘信號(hào)的外部時(shí)鐘發(fā)生器，并且處理器優(yōu)選地依照檢測(cè)信號(hào)使外部時(shí)鐘發(fā)生器停止向處理器提供時(shí)鐘信號(hào)。
在處理器中，檢測(cè)信號(hào)優(yōu)選地作為一種信號(hào)輸出，來通知包括外部時(shí)鐘發(fā)生器的另一視頻信號(hào)處理器兩個(gè)處理器互相連接。
在處理器中，假定時(shí)鐘信號(hào)的頻率高于給定頻率，當(dāng)測(cè)量處理器消耗的電流，并且獲得的電流值大于給定的值，則頻率檢測(cè)器優(yōu)選地輸出檢測(cè)信號(hào)。
在本發(fā)明的第二個(gè)方面，一種用視頻信號(hào)處理器來處理視頻信號(hào)的方法包括改變視頻數(shù)據(jù)格式的輸入步驟；解碼輸入步驟所獲數(shù)據(jù)的邏輯步驟；和檢測(cè)時(shí)鐘信號(hào)的頻率高于給定頻率并輸出檢測(cè)結(jié)果作為檢測(cè)信號(hào)的頻率檢測(cè)步驟。當(dāng)時(shí)鐘信號(hào)的頻率高于給定頻率時(shí)，依照該檢測(cè)信號(hào)，組成視頻信號(hào)處理器的至少一部分電路的操作停止。上述視頻信號(hào)處理器依照輸入的時(shí)鐘信號(hào)來處理輸入的視頻數(shù)據(jù)。
在本發(fā)明的第三方面，顯示設(shè)備包括第一方面中的視頻信號(hào)處理器；顯示單元；控制顯示單元的顯示控制器；和控制顯示控制器的CPU，使得當(dāng)CPU接收到檢測(cè)信號(hào)時(shí)，顯示單元出現(xiàn)顯示來指示時(shí)鐘信號(hào)的頻率高于給定頻率。
在本發(fā)明的第四個(gè)方面，顯示設(shè)備的顯示方法包括檢測(cè)時(shí)鐘信號(hào)的頻率高于給定頻率的頻率檢測(cè)步驟；和當(dāng)在頻率檢測(cè)步驟中進(jìn)行檢測(cè)時(shí)，出現(xiàn)顯示來指示時(shí)鐘信號(hào)頻率高于給定頻率的控制步驟。上述顯示設(shè)備包括顯示單元和依照輸入時(shí)鐘信號(hào)處理輸入視頻數(shù)據(jù)的視頻信號(hào)處理器。
依照本發(fā)明，當(dāng)輸入高傳輸速率的視頻信號(hào)時(shí)，至少一部分電路的操作被停止，從而抑制額外熱量的產(chǎn)生。因此，當(dāng)電路工作在有高傳輸速率的視頻信號(hào)輸入的情況下時(shí)，不再需要散熱器或類似的高能部件。結(jié)果使成本降低了。


圖1是顯示依照本發(fā)明第一具體實(shí)施方式
的視頻信號(hào)處理器和它的外設(shè)電路的結(jié)構(gòu)圖。
圖2是圖1中所示視頻信號(hào)處理器配置實(shí)例的結(jié)構(gòu)圖。
圖3是圖2中所示頻率檢測(cè)電路配置實(shí)例的結(jié)構(gòu)圖。
圖4是圖3中所示頻率檢測(cè)電路中信號(hào)實(shí)例的圖。
圖5是圖2中所示頻率檢測(cè)電路的另一個(gè)配置實(shí)例的結(jié)構(gòu)圖。
圖6是圖5中所示頻率檢測(cè)電路中信號(hào)實(shí)例的圖。
圖7是圖2中所示頻率檢測(cè)電路的另一個(gè)配置實(shí)例的結(jié)構(gòu)圖。
圖8是圖2中所示使用視頻信號(hào)處理器的顯示設(shè)備的配置實(shí)例結(jié)構(gòu)圖。
具體實(shí)施例方式
在下文中，將參照附圖闡述本發(fā)明的具體實(shí)施方式
。
實(shí)施方式1圖1是依照本發(fā)明第一實(shí)施方式的視頻信號(hào)處理器和它的外設(shè)電路的結(jié)構(gòu)圖。圖1中的視頻信號(hào)處理器100依照HDMI標(biāo)準(zhǔn)和外部時(shí)鐘信號(hào)CLK，從作為發(fā)送器的視頻信號(hào)處理器800接收視頻數(shù)據(jù)D0、D1和D2，時(shí)鐘信號(hào)CLK具有依照上面視頻數(shù)據(jù)傳輸速率的頻率。視頻信號(hào)處理器100傳輸控制信號(hào)CTL到視頻信號(hào)處理器800和從視頻信號(hào)處理器800接收控制信號(hào)CTL。
中央處理單元(CPU)82根據(jù)需要控制視頻信號(hào)處理器100。CUP82從視頻信號(hào)處理器800接收通知視頻信號(hào)處理器800被連接的熱插拔檢測(cè)信號(hào)HPI。CPU 82向視頻信號(hào)處理器800輸出熱插拔檢測(cè)信號(hào)HPO，該熱插拔檢測(cè)信號(hào)HPO通知視頻信號(hào)處理器100連接到視頻信號(hào)處理器800。
上面描述的視頻信號(hào)處理器100和視頻信號(hào)處理器800之間以及CPU 82與視頻信號(hào)處理器800之間的信號(hào)傳輸和接收是通過HDMI連接器(未示出)來操作的。
視頻信號(hào)處理器100輸出檢測(cè)信號(hào)DFL到外部的時(shí)鐘發(fā)生器810和電源電路84，時(shí)鐘發(fā)生器810產(chǎn)生并輸出外部時(shí)鐘信號(hào)CLK。電源電路84依照檢測(cè)信號(hào)DFL向視頻信號(hào)處理器100提供電源。
圖2是顯示圖1中視頻信號(hào)處理器100配置實(shí)例的結(jié)構(gòu)圖。視頻信號(hào)處理器100包括輸入部件10；時(shí)鐘輸入單元32；低速時(shí)鐘發(fā)生器34；門閂電路36；定時(shí)器38；作為頻率檢測(cè)器的頻率檢測(cè)電路40；和邏輯部件60。
輸入部件10包括外部時(shí)鐘輸入單元12；時(shí)鐘輸出單元14；數(shù)據(jù)輸出電路16；和高速電路20。高速電路包括數(shù)據(jù)輸入電路21、22和23；和頻率轉(zhuǎn)換電路26。邏輯部件60包括時(shí)鐘輸入單元62；解碼器64；解密電路65；A/V控制單元66；視頻數(shù)據(jù)輸出單元67；音頻數(shù)據(jù)輸出單元68；控制單元72；和寄存器74。
在下文中，假設(shè)視頻信號(hào)處理器100被設(shè)計(jì)成例如，當(dāng)視頻數(shù)據(jù)D0至D2的傳輸速率是750MHz或低一些時(shí)是可操作的。視頻數(shù)據(jù)D0至D2是在視頻傳輸中有同樣高的傳輸速率的比特流。外部時(shí)鐘信號(hào)CLK的頻率是視頻數(shù)據(jù)D0至D2傳輸速率的1/10。例如當(dāng)視頻數(shù)據(jù)D0至D2的傳輸速率是750MHz時(shí)，外部時(shí)鐘信號(hào)CLK的頻率就是75MHz。因此，如果檢測(cè)到外部時(shí)鐘信號(hào)CLK的頻率高于給定的頻率，就可以知道視頻數(shù)據(jù)D0至D2的傳輸速率太高了。
視頻數(shù)據(jù)D0至D2分別輸入到數(shù)據(jù)輸入電路21至23。數(shù)據(jù)輸入電路21包括PLL電路并使PLL電路和視頻數(shù)據(jù)D0同步，以使穩(wěn)定的視頻數(shù)據(jù)輸出到頻率轉(zhuǎn)換電路26。數(shù)據(jù)輸入電路22和23用和數(shù)據(jù)輸入電路21同樣的方式配置，視頻數(shù)據(jù)D1和D2穩(wěn)定地輸出到頻率轉(zhuǎn)換電路26。
外部時(shí)鐘輸入單元12依照從門閂電路36輸出的檢測(cè)信號(hào)DFL，向時(shí)鐘輸出單元14、數(shù)據(jù)輸出電路16和頻率轉(zhuǎn)換電路26輸出從外部時(shí)鐘發(fā)生器810輸入的外部時(shí)鐘信號(hào)CLK。時(shí)鐘輸出單元14向時(shí)鐘輸入單元32和62輸出所輸入的時(shí)鐘信號(hào)作為時(shí)鐘信號(hào)CLH，而無需改變。
頻率轉(zhuǎn)換電路26依照從外部時(shí)鐘輸入單元12輸入的時(shí)鐘信號(hào)的時(shí)序，把從數(shù)據(jù)輸入電路21至23輸入的串行數(shù)據(jù)轉(zhuǎn)換為并行數(shù)據(jù)，并把并行數(shù)據(jù)輸出到數(shù)據(jù)輸出電路16。數(shù)據(jù)輸出電路16把從頻率轉(zhuǎn)換電路26輸出的并行視頻數(shù)據(jù)和從外部時(shí)鐘輸入單元12輸入的時(shí)鐘信號(hào)同步，并向解碼器64輸出得到的數(shù)據(jù)作為視頻數(shù)據(jù)DD。
時(shí)鐘輸入單元32輸出時(shí)鐘信號(hào)CLH到頻率檢測(cè)電路40。低速時(shí)鐘發(fā)生器34包含自激振蕩器，并且產(chǎn)生基本為周期性的(substantially-periodic)的低速時(shí)鐘信號(hào)CLL，該信號(hào)有著相對(duì)低的頻率，低速時(shí)鐘發(fā)生器34輸出時(shí)鐘信號(hào)CLL到頻率檢測(cè)電路40。頻率檢測(cè)電路40使用低速時(shí)鐘信號(hào)CLL檢測(cè)時(shí)鐘信號(hào)CLH的頻率是否高于給定的頻率，并將結(jié)果輸出到門閂電路36作為檢測(cè)信號(hào)DHF。
當(dāng)檢測(cè)信號(hào)DHF轉(zhuǎn)換到“H”，門閂電路36保持這個(gè)邏輯電平并把邏輯電平作為檢測(cè)信號(hào)DFL輸出到外部時(shí)鐘輸入單元12、時(shí)鐘輸入單元62、控制單元72、外部時(shí)鐘發(fā)生器810、電源電路84和其他電路。定時(shí)器38產(chǎn)生具有給定周期的信號(hào)并輸出該信號(hào)到門閂電路36。門閂電路36被從定時(shí)器38輸出的信號(hào)重啟。
時(shí)鐘輸入單元62向邏輯部件60所包含的電路提供時(shí)鐘信號(hào)CLH。解碼器64對(duì)視頻數(shù)據(jù)DD解碼并輸出解碼數(shù)據(jù)。解密電路65對(duì)包含在解碼器64輸出中被加密的數(shù)據(jù)進(jìn)行解密，并輸出解密數(shù)據(jù)。
A/V控制電路66從解密電路65的輸出分離出視頻數(shù)據(jù)并向視頻數(shù)據(jù)輸出單元67輸出得到的視頻數(shù)據(jù)。A/V控制電路66也從該輸出分離出音頻數(shù)據(jù)并向音頻數(shù)據(jù)輸出單元68輸出所得到的音頻數(shù)據(jù)。視頻數(shù)據(jù)輸出單元67向外部輸出視頻數(shù)據(jù)VID。音頻數(shù)據(jù)輸出單元68向外部輸出音頻數(shù)據(jù)AUD。解碼器64、解密電路65、A/V控制電路66、視頻數(shù)據(jù)輸出單元67和音頻數(shù)據(jù)輸出單元68由控制單元72所控制。
控制單元72依照從頻率檢測(cè)電路40輸出的檢測(cè)信號(hào)DHF的電平向寄存器74中寫值?？刂茊卧?2向CPU 82發(fā)送數(shù)據(jù)和從CPU 82接收數(shù)據(jù)。CPU 82從寄存器74讀數(shù)據(jù)和在寄存器74中寫數(shù)據(jù)。
圖3是圖2所示頻率檢測(cè)電路40配置實(shí)例的結(jié)構(gòu)圖。頻率檢測(cè)電路40包括觸發(fā)器41、42、43和44；反相器46、47和48。觸發(fā)器41至43以及反相器46至48組成分頻器來分離時(shí)鐘信號(hào)CLH的頻率和輸出得到的信號(hào)。當(dāng)頻率檢測(cè)電路40接收到作為重啟信號(hào)的低速時(shí)鐘信號(hào)CLL，并且隨即接收到8個(gè)脈沖的時(shí)鐘信號(hào)CLH時(shí)，頻率檢測(cè)電路40把檢測(cè)信號(hào)DHF的電平從“L”變?yōu)椤癏”。
圖4是圖3所示頻率檢測(cè)器40的信號(hào)實(shí)例的圖。例如在圖4中，低速時(shí)鐘信號(hào)CLL的頻率是5MHz，作為檢測(cè)對(duì)象的時(shí)鐘信號(hào)CLH的頻率是133MHz(周期是7.5ns)。
在圖4的例子中，頻率檢測(cè)電路40通過低速時(shí)鐘信號(hào)CLL被重啟，導(dǎo)致檢測(cè)信號(hào)DHF在重啟約60ns后轉(zhuǎn)換到“H”，隨即檢測(cè)到輸入了頻率高于75MHz的時(shí)鐘信號(hào)CLH，也就是視頻數(shù)據(jù)D0至D2的頻率高于視頻信號(hào)處理器100所能處理數(shù)據(jù)的頻率。另一方面，當(dāng)時(shí)鐘信號(hào)CLH的頻率是75MHz(周期是13.3ns)時(shí)，檢測(cè)信號(hào)DHF不轉(zhuǎn)換到“H”。
數(shù)據(jù)輸入電路21至23和頻率轉(zhuǎn)換電路26工作在輸入視頻數(shù)據(jù)的頻率上。外部時(shí)鐘輸入單元12和數(shù)據(jù)輸出電路16工作在外部時(shí)鐘信號(hào)CLK的頻率上。
例如當(dāng)檢測(cè)信號(hào)DFL指示外部時(shí)鐘信號(hào)CLK的頻率高于例如75MHz時(shí)，外部時(shí)鐘輸入單元12通過停止時(shí)鐘信號(hào)的供應(yīng)來停止數(shù)據(jù)輸入電路21至23和頻率轉(zhuǎn)換電路26的高速操作。
在這種情況下，外部時(shí)鐘輸入單元12可以通過停止時(shí)鐘信號(hào)的供應(yīng)或者通過停止它本身的操作來停止數(shù)據(jù)輸出電路16相對(duì)低速的操作。
作為選擇，時(shí)鐘輸入單元62可以通過停止時(shí)鐘信號(hào)的供應(yīng)來令組成邏輯部件60的電路的至少一部分停止，例如令解碼器64、解密電路65、A/V控制單元66、視頻數(shù)據(jù)輸出單元67、音頻數(shù)據(jù)輸出單元68或者控制單元72停止。
作為選擇，時(shí)鐘輸出單元14可以停止向時(shí)鐘輸入單元32和62提供時(shí)鐘信號(hào)，來停止頻率檢測(cè)電路40和邏輯部件60的操作。
作為選擇，電源電路84可以停止向視頻信號(hào)處理器100提供電源。
作為選擇，外部時(shí)鐘發(fā)生器810可以停止輸出外部時(shí)鐘信號(hào)CLK。
檢測(cè)信號(hào)DFL可以被用作重啟信號(hào)RST來停止整個(gè)視頻信號(hào)處理器100的操作。
CPU 82或者控制單元72可以輸出檢測(cè)信號(hào)DFL作為熱插拔檢測(cè)信號(hào)HPO。特別地，當(dāng)外部時(shí)鐘信號(hào)CLK的頻率高于給定頻率時(shí)，就會(huì)輸出指示視頻信號(hào)處理器100沒有連接到視頻信號(hào)處理器800的熱插拔檢測(cè)信號(hào)HPO。然后，視頻信號(hào)處理器800能夠停止輸出視頻數(shù)據(jù)D0至D2和外部時(shí)鐘信號(hào)CLK。
頻率檢測(cè)電路40可以測(cè)量視頻信號(hào)處理器100所消耗的電流。在這種情況下，如果獲得的電流值高于給定值，則認(rèn)為外部時(shí)鐘信號(hào)CLK的頻率高于給定頻率，從而輸出指示檢測(cè)到高頻時(shí)鐘信號(hào)的檢測(cè)信號(hào)。
除了檢測(cè)信號(hào)DFL，可以使用從頻率檢測(cè)電路40輸出的檢測(cè)信號(hào)DHF。在這種情況下，門閂電路36和定時(shí)器38可以省略。
(修改實(shí)例1)作為第一實(shí)施方式的第一修改實(shí)例，將會(huì)描述檢測(cè)高頻時(shí)鐘信號(hào)輸入的例子。在本修改實(shí)例中，頻率檢測(cè)電路和CPU形成頻率檢測(cè)器。
CPU 82通過控制單元72接收分頻器的輸出，基于該輸出電平上的變化間隔，檢測(cè)出外部時(shí)鐘信號(hào)CLK的頻率高于給定頻率，并且輸出檢測(cè)結(jié)果作為檢測(cè)信號(hào)DFC。如圖2所示，檢測(cè)信號(hào)DFL、檢測(cè)信號(hào)DFC可以用于視頻信號(hào)處理器的電路控制。
例如，如果其中有串聯(lián)連接的25級(jí)觸發(fā)器的分頻器被用作頻率檢測(cè)電路，則當(dāng)外部時(shí)鐘信號(hào)CLK頻率分別是133MHz和75MHz時(shí)，分頻器的輸出周期大約是252ms和447ms。CPU 82每50ms檢測(cè)分頻器輸出的電平，并基于連續(xù)產(chǎn)生的同樣電平的數(shù)量，檢測(cè)外部時(shí)鐘信號(hào)CLK的頻率是否高于給定的頻率。
由于控制單元72是依照檢測(cè)信號(hào)DHF的電平向寄存器74中寫值，因此，CPU 82可以從寄存器74中讀取數(shù)據(jù)來檢測(cè)外部時(shí)鐘信號(hào)CLK的頻率。
輸入部件10、高速電路20和外部時(shí)鐘輸入單元12，例如，作為電路塊可以分別和寄存器74中最低有效位、第二最低有效位和第三最低有效位相關(guān)聯(lián)。另外，控制單元72可以在寄存器74中的各個(gè)不同位存儲(chǔ)組成分頻器的一些觸發(fā)器的輸出，以使CPU 82基于寄存器中一個(gè)相關(guān)聯(lián)位的值來控制操作，如使每個(gè)輸入部件10、高速電路20和外部時(shí)鐘輸入單元12停止的操作。這樣，CPU 82很容易控制系統(tǒng)必要能量消耗的減少。
(修改實(shí)例2)
圖5是圖2所示頻率檢測(cè)電路另一個(gè)配置實(shí)例的結(jié)構(gòu)圖。圖5中顯示的頻率檢測(cè)電路(頻率檢測(cè)器)包括觸發(fā)器242A、242B、242C、242D、242E、242F、242G、242H、242I、242J、242K和242L。這些觸發(fā)器242A到242L是串聯(lián)的，使得每一個(gè)觸發(fā)器的輸出作為下一級(jí)觸發(fā)器的輸入信號(hào)，因此形成了轉(zhuǎn)換電路。當(dāng)接收到低速時(shí)鐘信號(hào)CLL作為重啟信號(hào)并且之后接收到12個(gè)脈沖的時(shí)鐘信號(hào)CLH時(shí)，圖5中示出的頻率檢測(cè)電路把檢測(cè)信號(hào)DHF的電平從“L”變?yōu)椤癏”。
圖6是圖5所示頻率檢測(cè)電路中信號(hào)示例圖。例如在圖6中，也是假定低速時(shí)鐘信號(hào)CLL的頻率是5MHz并且作為待檢測(cè)對(duì)象的時(shí)鐘信號(hào)CLH的頻率是133MHz(周期是7.5ns)。
在圖6的情況下，頻率檢測(cè)電路由低速時(shí)鐘信號(hào)CLL重啟，使得檢測(cè)信號(hào)DHF在重啟90ns后轉(zhuǎn)換到“H”，從而檢測(cè)出輸入了頻率高于75MHz的時(shí)鐘信號(hào)CLH。另一方面，如果時(shí)鐘信號(hào)CLH的頻率是75MHz(周期是13.3ns)，則檢測(cè)信號(hào)DHF不轉(zhuǎn)換到“H”。
(修改實(shí)例3)圖7是圖2所示頻率檢測(cè)電路另一個(gè)配置實(shí)例的結(jié)構(gòu)圖。圖7中所示頻率檢測(cè)電路(頻率檢測(cè)器)包括觸發(fā)器341和342；延遲電路344；反相器346；和異或門347。在本例中，無需低速時(shí)鐘發(fā)生器34。
延遲電路344延遲了觸發(fā)器341的輸出并且產(chǎn)生到反相器346的輸出。反相器346將延遲電路344輸出的邏輯電平反相，并且產(chǎn)生到觸發(fā)器341的輸出。觸發(fā)器341使反相器346的輸出和時(shí)鐘信號(hào)CLH同步并輸出結(jié)果。觸發(fā)器342接收觸發(fā)器341的輸出并把接收到的輸出和時(shí)鐘信號(hào)CLH同步地輸出到異或門347。異或門347獲得觸發(fā)器341和342輸出的異或，并輸出結(jié)果作為檢測(cè)信號(hào)DHF。
由延遲電路344產(chǎn)生的延遲例如被設(shè)置成比133MHz的時(shí)鐘信號(hào)周期長(zhǎng)并比75MHz的時(shí)鐘信號(hào)周期短。然后，當(dāng)輸入133MHz的高速時(shí)鐘信號(hào)作為時(shí)鐘信號(hào)CLH時(shí)，異或門347輸出反復(fù)在“H”和“L”之間轉(zhuǎn)換的信號(hào)，而當(dāng)輸入75MHz的低速時(shí)鐘信號(hào)時(shí)，輸出電平不變的信號(hào)。從而，圖7所示頻率檢測(cè)電路能檢測(cè)高速時(shí)鐘信號(hào)的輸入。
實(shí)施方式2圖8是使用圖2所示視頻信號(hào)處理器的顯示設(shè)備的配置實(shí)例結(jié)構(gòu)圖。圖8中顯示的顯示設(shè)備400包括視頻信號(hào)處理器100；CPU 82；存儲(chǔ)器412；顯示控制器414；和顯示單元416。
視頻信號(hào)處理器100輸出視頻數(shù)據(jù)VID到顯示控制器414，并且輸出檢測(cè)信號(hào)DHF到CPU 82。當(dāng)檢測(cè)信號(hào)DHF指示檢測(cè)到高頻信號(hào)時(shí)，CPU 82控制顯示控制器414，以使事先存儲(chǔ)在存儲(chǔ)器412中的數(shù)據(jù)被讀出并通過顯示單元416來顯示。顯示控制器414將視頻數(shù)據(jù)VID或由CPU 82從存儲(chǔ)器412中讀出的數(shù)據(jù)輸出到顯示單元416并依照CPU 82的指令顯示數(shù)據(jù)。
當(dāng)檢測(cè)信號(hào)DHF指示檢測(cè)到高頻信號(hào)時(shí)，CPU 82使顯示單元416出現(xiàn)顯示，該顯示指示例如外部時(shí)鐘信號(hào)CLK的頻率高于給定的頻率，也就是輸入到視頻信號(hào)處理器100的視頻數(shù)據(jù)D0至D2的傳輸速率高于給定的傳輸速率，或者視頻數(shù)據(jù)D0至D2傳輸所用的電纜需要從顯示設(shè)備400中移除。
即使輸入超高傳輸速率的視頻數(shù)據(jù)并因此數(shù)據(jù)顯示失敗，顯示設(shè)備400也能使用戶容易地知道失敗的原因，以便于采取措施，象斷開使用的電纜和使用其他的電纜。
綜上所述，本發(fā)明對(duì)于視頻信號(hào)處理器是有用的，因?yàn)樵谳斎敫邆鬏斔俾实囊曨l信號(hào)情況下抑制了額外熱量的產(chǎn)生。
權(quán)利要求
1.一種視頻信號(hào)處理器，用于依照輸入時(shí)鐘信號(hào)來處理輸入的視頻數(shù)據(jù)，該處理器包括改變視頻數(shù)據(jù)格式并輸出結(jié)果數(shù)據(jù)的輸入部件；解碼從輸入部件輸出的數(shù)據(jù)并輸出解碼數(shù)據(jù)的邏輯部件；和檢測(cè)時(shí)鐘信號(hào)的頻率高于給定頻率并輸出檢測(cè)結(jié)果作為檢測(cè)信號(hào)的頻率檢測(cè)器，其中當(dāng)時(shí)鐘信號(hào)的頻率高于給定頻率時(shí)，依照該檢測(cè)信號(hào)，組成視頻信號(hào)處理器的至少一部分電路的操作停止。
2.權(quán)利要求1中的處理器，還包括輸出基本為周期性的信號(hào)的低速時(shí)鐘發(fā)生器，其中頻率檢測(cè)器包括分頻器，其使用從低速時(shí)鐘發(fā)生器輸出的信號(hào)作為重啟信號(hào)，分離時(shí)鐘信號(hào)的頻率并輸出結(jié)果信號(hào)作為檢測(cè)信號(hào)。
3.權(quán)利要求1中的處理器，還包括輸出基本為周期性的信號(hào)的低速時(shí)鐘發(fā)生器，其中頻率檢測(cè)器包括轉(zhuǎn)換電路，其使用從低速時(shí)鐘發(fā)生器輸出的信號(hào)作為重啟信號(hào)并輸出依照時(shí)鐘信號(hào)轉(zhuǎn)換給定電平的信號(hào)獲得的結(jié)果作為檢測(cè)信號(hào)。
4.權(quán)利要求1中的處理器，其中頻率檢測(cè)器包括分離時(shí)鐘信號(hào)頻率并輸出結(jié)果信號(hào)的分頻器；和中央處理單元(CPU)，其基于分頻器輸出信號(hào)的電平的變化間隔來執(zhí)行檢測(cè)，并輸出檢測(cè)結(jié)果作為檢測(cè)信號(hào)。
5.權(quán)利要求4中的處理器，其中頻率檢測(cè)器還包括保存和輸出分頻器輸出的寄存器，和使用寄存器輸出來執(zhí)行檢測(cè)的CPU。
6.權(quán)利要求5中的處理器，其中輸入部件和邏輯部件包括和寄存器中各個(gè)位相關(guān)聯(lián)的塊，分頻器輸出通過按不同比率分離時(shí)鐘信號(hào)頻率所獲得的多個(gè)信號(hào)，寄存器在各個(gè)不同的位存儲(chǔ)從分頻器輸出的信號(hào)，和CPU基于寄存器中一個(gè)相關(guān)聯(lián)位的值控制每個(gè)塊的操作。
7.權(quán)利要求1中的處理器，其中頻率檢測(cè)器包括將輸入信號(hào)邏輯電平反相和產(chǎn)生輸出的反相器；將反相器的輸出與時(shí)鐘信號(hào)同步輸出的第一觸發(fā)器；延遲第一觸發(fā)器輸出和向反相器輸出延遲信號(hào)的延遲電路；將第一觸發(fā)器的輸出與時(shí)鐘信號(hào)同步輸出的第二觸發(fā)器；和從第一和第二觸發(fā)器獲得該輸出的異或，并輸出獲得的異或作為檢測(cè)信號(hào)的異或門。
8.權(quán)利要求1中的處理器，其中輸入部件包括工作在輸入視頻數(shù)據(jù)頻率上的第一輸入電路；和工作在時(shí)鐘信號(hào)頻率上的第二電路，其中輸入部件依照檢測(cè)信號(hào)使第一電路停止。
9.權(quán)利要求8中的處理器，其中輸入部件依照檢測(cè)信號(hào)使第二電路停止。
10.權(quán)利要求1中的處理器，其中至少部分邏輯部件依照檢測(cè)信號(hào)停止。
11.權(quán)利要求1中的處理器，還包括保持和輸出檢測(cè)信號(hào)邏輯電平的門閂電路。
12.權(quán)利要求11中的處理器，還包括輸出給定周期信號(hào)的定時(shí)器，其中門閂電路由定時(shí)器輸出的信號(hào)重啟。
13.權(quán)利要求1中的處理器，其中處理器輸出檢測(cè)信號(hào)到為處理器供應(yīng)功率的電源電路，和處理器依照檢測(cè)信號(hào)使電源電路停止向處理器供應(yīng)功率。
14.權(quán)利要求1中的處理器，其中處理器輸出檢測(cè)信號(hào)到輸出時(shí)鐘信號(hào)的外部時(shí)鐘發(fā)生器，和處理器依照檢測(cè)信號(hào)使外部時(shí)鐘發(fā)生器停止向處理器提供時(shí)鐘信號(hào)。
15.權(quán)利要求14中的處理器，其中檢測(cè)信號(hào)作為一種信號(hào)輸出，來通知包括外部時(shí)鐘發(fā)生器的另一視頻信號(hào)處理器兩個(gè)處理器互相連接。
16.權(quán)利要求1中的處理器，其中假定時(shí)鐘信號(hào)的頻率高于給定頻率，當(dāng)測(cè)量處理器消耗的電流，并且獲得的電流值大于給定的值時(shí)，則頻率檢測(cè)器輸出檢測(cè)信號(hào)。
17.一種用視頻信號(hào)處理器來處理視頻信號(hào)的方法，該視頻信號(hào)處理器依照輸入時(shí)鐘信號(hào)來處理輸入的視頻數(shù)據(jù)，該方法包括改變視頻數(shù)據(jù)格式的輸入步驟；解碼輸入步驟所獲數(shù)據(jù)的邏輯步驟；和檢測(cè)時(shí)鐘信號(hào)的頻率高于給定頻率并輸出檢測(cè)結(jié)果作為檢測(cè)信號(hào)的頻率檢測(cè)步驟，其中當(dāng)時(shí)鐘信號(hào)的頻率高于該給定頻率時(shí)，依照該檢測(cè)信號(hào)，組成視頻信號(hào)處理器的至少一部分電路的操作停止。
18.一種顯示設(shè)備，包括權(quán)利要求1中的視頻信號(hào)處理器；顯示單元；控制顯示單元的顯示控制器；和控制顯示控制器的CPU，使得當(dāng)CPU接收到檢測(cè)信號(hào)時(shí)，顯示單元出現(xiàn)顯示來指示時(shí)鐘信號(hào)的頻率高于給定頻率。
19.一種顯示設(shè)備的顯示方法，顯示設(shè)備包括顯示單元和依照輸入時(shí)鐘信號(hào)處理輸入視頻數(shù)據(jù)的視頻信號(hào)處理器，該顯示方法包括檢測(cè)時(shí)鐘信號(hào)的頻率高于給定頻率的頻率檢測(cè)步驟；和當(dāng)在頻率檢測(cè)步驟中進(jìn)行檢測(cè)時(shí)，出現(xiàn)顯示來指示時(shí)鐘信號(hào)頻率高于給定頻率的控制步驟。
全文摘要
本發(fā)明公開了一種視頻信號(hào)處理器，用于依照輸入時(shí)鐘信號(hào)來處理輸入的視頻數(shù)據(jù)，該處理器包括改變視頻數(shù)據(jù)格式并輸出結(jié)果數(shù)據(jù)的輸入部件；解碼從輸入部件輸出的數(shù)據(jù)并輸出解碼數(shù)據(jù)的邏輯部件；和檢測(cè)時(shí)鐘信號(hào)的頻率高于給定頻率并輸出檢測(cè)結(jié)果作為檢測(cè)信號(hào)的頻率檢測(cè)器。當(dāng)時(shí)鐘信號(hào)的頻率高于給定頻率時(shí)，依照該檢測(cè)信號(hào)，組成視頻信號(hào)處理器的至少一部分電路的操作停止。
文檔編號(hào)G06F13/14GK1678020SQ20051005937
公開日2005年10月5日 申請(qǐng)日期2005年3月29日 優(yōu)先權(quán)日2004年3月31日
發(fā)明者高橋?qū)W志, 柳澤玲互, 巖田徹 申請(qǐng)人:松下電器產(chǎn)業(yè)株式會(huì)社