專利名稱：信息處理裝置及存儲器訪問方法
技術(shù)領(lǐng)域：
本發(fā)明涉及執(zhí)行存儲器存儲的信息的讀出及改寫的信息處理裝置及其存儲器訪問方法。
背景技術(shù)：
傳統(tǒng)的圖象處理等的信息處理中，基于成本降低的觀點，采用稱為SDRAM(Synchronous Dynamic Random Access Memory)的通用存儲器。
這樣的存儲器，以一定的位寬作為管理單位，例如，在用32位的數(shù)據(jù)總線連接的存儲器中，一般匯總規(guī)定的32位進(jìn)行讀出寫入。
因而，這樣的存儲器中，若進(jìn)行上述不足管理單位的尺寸的數(shù)據(jù)(例如4位的數(shù)據(jù))的寫入，則管理單位中的其他部分的數(shù)據(jù)(例如剩余的28位數(shù)據(jù))可能成為非法值。
因而，為了防止這樣的情況，采用稱為讀·修改·寫的手法。讀·修改·寫手法中，采用讀出包含指定的寫入數(shù)據(jù)的管理單位的數(shù)據(jù)全體，僅僅改寫寫入數(shù)據(jù)部分，將改寫后的管理單位的數(shù)據(jù)再次寫入存儲器的方法。
另外，在具有象SDRAM一樣的頁的概念的存儲器中，匯總同一頁內(nèi)的多個地址對應(yīng)的數(shù)據(jù)進(jìn)行轉(zhuǎn)送的稱為突發(fā)轉(zhuǎn)送的方法往往可提高存儲器訪問速度。該場合，上述的管理單位成為一次突發(fā)轉(zhuǎn)送轉(zhuǎn)送的數(shù)據(jù)量。例如，32位的數(shù)據(jù)·總線連接存儲器中，以一次的突發(fā)轉(zhuǎn)送來轉(zhuǎn)送4字的數(shù)據(jù)的場合，128位(32位x4字)成為管理單位。
圖6是傳統(tǒng)的信息處理裝置中，讀·修改·寫手法執(zhí)行的情況的定時圖。另外，圖7是圖6所示定時圖作為流程圖表示的圖。
圖7中，若指示讀·修改·寫，則信息處理裝置發(fā)行激活指令(步驟S101)，進(jìn)行1周期的等待(NOP的執(zhí)行)(步驟102)。
另外，這里進(jìn)行了1周期的等待，但是，根據(jù)采用的SDRAM規(guī)格，也可能等待2個以上的周期或零周期(無等待)。這也適用于所有的等待步驟。
接著，信息處理裝置發(fā)行讀指令(從存儲器直接讀出數(shù)據(jù)的指令)(步驟S103)，判定來自讀入數(shù)據(jù)的存儲器的突發(fā)轉(zhuǎn)送是否結(jié)束(步驟S104)，若判定突發(fā)轉(zhuǎn)送未結(jié)束的場合，轉(zhuǎn)移到步驟S103的處理。另一方面，若判定突發(fā)轉(zhuǎn)送結(jié)束，則通過步驟S105執(zhí)行必要周期數(shù)的等待后，執(zhí)行步驟S106的預(yù)充電指令發(fā)行，但是在圖6的定時圖中，由于使用步驟S105的等待不需要的類型的SDRAM，因而圖6中未記載步驟S105的等待。
然后，信息處理裝置進(jìn)行1周期的等待(步驟S107)，執(zhí)行從存儲器讀出的數(shù)據(jù)的改寫(步驟S108)。
另外，由于步驟S108的處理并行地處理，因而在圖6的定時圖中未出現(xiàn)。
接著，信息處理裝置發(fā)行用于后續(xù)的寫的激活指令(步驟S109)，執(zhí)行1周期的等待(步驟S110)。
然后，信息處理裝置發(fā)行寫指令(實際向存儲器輸入數(shù)據(jù)的寫入指令)(步驟S111)，判定是否向?qū)懭霐?shù)據(jù)的存儲器轉(zhuǎn)送了突發(fā)(步驟S112)。
步驟S112中，判定到寫入數(shù)據(jù)的存儲器的突發(fā)轉(zhuǎn)送未結(jié)束時，信息處理裝置轉(zhuǎn)移到步驟S111的處理，判定突發(fā)轉(zhuǎn)送結(jié)束時，進(jìn)行1周期的等待(步驟S113)。
然后，信息處理裝置發(fā)行預(yù)充電指令(步驟S114)，進(jìn)行1周期的等待后(步驟S115)，結(jié)束讀·修改·寫的執(zhí)行。
但是，如圖6所示，執(zhí)行讀·修改·寫時，為了保護(hù)未改寫數(shù)據(jù)，需要將管理單位的數(shù)據(jù)從存儲器讀出并變更數(shù)據(jù)后將其回寫的處理，因而處理時間增加。
因而，提出了各種讀·修改·寫手法相關(guān)的改善方法。
例如，特開平5-266177號公報所述的技術(shù)在不必要改寫時省略寫命令。另外，特開2003-256271號公報所述的技術(shù)遮蔽不想改寫的部分。
其他還知道有特開平8-123402號公報或特開平8-123716號公報等所述的技術(shù)。
特開平5-266177號公報[專利文獻(xiàn)2]特開2003-256271號公報[專利文獻(xiàn)3]特開平8-123402號公報[專利文獻(xiàn)4]特開平8-123716號公報發(fā)明內(nèi)容但是，傳統(tǒng)的技術(shù)以及上述的公報所述的技術(shù)是在特殊條件下高速化存儲器的改寫處理，而不能普遍適用。
另外，必須采用具有特殊存儲構(gòu)造的存儲器，導(dǎo)致高成本的問題。
即，難以低成本且高速地進(jìn)行改寫存儲器存儲的數(shù)據(jù)，結(jié)果，數(shù)據(jù)的改寫需要長時間并成為信息處理裝置的消耗功率增加的原因之一。
本發(fā)明的課題是可低成本且高速進(jìn)行存儲器存儲的數(shù)據(jù)的改寫處理，降低信息處理裝置的消耗功率。
為了解決以上的課題，本發(fā)明是一種信息處理裝置，可訪問由激活指令設(shè)定的行地址和讀指令或?qū)懼噶钤O(shè)定的列地址所指定的存儲器的地址，其特征在于，對同一行地址的數(shù)據(jù)持續(xù)發(fā)行至少讀指令及寫指令之一時(例如，讀指令連續(xù)時，寫指令連續(xù)時或讀指令后續(xù)發(fā)行寫指令時等)，在先行的讀指令或?qū)懼噶钪蟛话l(fā)行預(yù)充電指令及激活指令，而是發(fā)行后續(xù)的讀指令或?qū)懼噶睢?br> 根據(jù)這樣的構(gòu)成，對同一行地址的指令連續(xù)時，可防止先行指令對應(yīng)的預(yù)充電指令和后續(xù)指令對應(yīng)的激活指令無效地執(zhí)行，可以低成本實現(xiàn)處理的高速化。
另外，其特征在于，對同一行地址的數(shù)據(jù)執(zhí)行數(shù)據(jù)的寫入及讀出時，在寫指令的發(fā)行結(jié)束之后緊接著的周期內(nèi)發(fā)行讀指令。
根據(jù)這樣的構(gòu)成，可避免先行讀指令引起發(fā)生的CAS執(zhí)行時間的影響，可以低成本實現(xiàn)處理的高速化。
另外，其特征在于，讀出包含成為上述存儲器中改寫對象的數(shù)據(jù)的管理單位量的數(shù)據(jù)(例如若是32位存儲器，則為管理單位32位的數(shù)據(jù))并改寫管理單位量的數(shù)據(jù)后，對同一行地址反復(fù)進(jìn)行回寫到上述存儲器的處理時，根據(jù)先頭的讀指令執(zhí)行數(shù)據(jù)的讀出，該數(shù)據(jù)改寫后，在將由先行的讀指令讀出的數(shù)據(jù)的改寫結(jié)果回寫的寫指令的發(fā)行結(jié)束之后緊接著的周期內(nèi)，發(fā)行讀出包含后續(xù)改寫數(shù)據(jù)的管理單位量的數(shù)據(jù)的讀指令。
另外，其特征在于包括地址延遲部件(例如，圖3的地址緩沖器30)，將成為輸入的改寫對象的存儲器地址延遲規(guī)定周期量后輸出；地址選擇部件(例如，圖3的地址選擇器40)，選擇由上述地址延遲部件延遲的存儲器地址和輸入的現(xiàn)在的存儲器地址之一并輸出；改寫對象數(shù)據(jù)保持部件(例如，圖3的數(shù)據(jù)緩沖器70)，將成為上述存儲器的改寫對象的數(shù)據(jù)讀出并保持；數(shù)據(jù)運(yùn)算部件(例如，圖3的數(shù)據(jù)運(yùn)算部60)，改寫成為上述改寫對象數(shù)據(jù)保持部件保持的上述改寫對象的數(shù)據(jù)；控制部件(例如，圖3的控制部10)，在上述地址選擇部件選擇上述地址延遲部件延遲的存儲器地址的定時，將上述數(shù)據(jù)運(yùn)算部件改寫的數(shù)據(jù)從該數(shù)據(jù)運(yùn)算部件向上述存儲器輸出，在上述地址選擇部件選擇上述輸入的現(xiàn)在的存儲器地址的定時，從上述存儲器將數(shù)據(jù)讀出到上述改寫對象數(shù)據(jù)保持部件。
根據(jù)這樣的構(gòu)成，可不采用高價的專用存儲器，可低成本且高速地進(jìn)行傳統(tǒng)進(jìn)行的讀·修改·寫手法。
另外，本發(fā)明是一種存儲器訪問方法，可訪問由激活指令設(shè)定的行地址和讀指令或?qū)懼噶钤O(shè)定的列地址所指定的存儲器的地址，其特征在于，對同一行地址的數(shù)據(jù)持續(xù)發(fā)行至少讀指令及寫指令之一時，在先行的讀指令或?qū)懼噶钪蟛话l(fā)行預(yù)充電指令及激活指令，而是發(fā)行后續(xù)的讀指令或?qū)懼噶睢?br> 這樣，根據(jù)本發(fā)明，可低成本且高速進(jìn)行改寫存儲器存儲的數(shù)據(jù)的處理。


圖1是表示預(yù)充電指令及激活指令省略時的定時圖。
圖2是表示寫命令比讀命令先執(zhí)行時的定時圖。
圖3是表示采用本發(fā)明的信息處理裝置1的機(jī)能構(gòu)成方框圖。
圖4是表示寫·修改·讀手法進(jìn)行的處理的流程圖。
圖5是表示采用本發(fā)明的圖象處理裝置的機(jī)能構(gòu)成例的圖。
圖6是傳統(tǒng)的信息處理裝置中，讀·修改·寫手法執(zhí)行時的定時圖。
圖7是將圖6所示定時圖作為流程圖表示。
符號的說明1信息處理裝置，10控制部，20數(shù)據(jù)生成部，30地址緩沖器，40地址選擇器，50改寫數(shù)據(jù)緩沖器，60數(shù)據(jù)運(yùn)算部，70數(shù)據(jù)緩沖器，80SDRAM具體實施方式
以下，參照圖說明本發(fā)明的實施例。
本發(fā)明對象傳統(tǒng)使用的讀·修改·寫一樣在同一地址中執(zhí)行讀命令后連續(xù)執(zhí)行寫命令的情況進(jìn)行改善，實現(xiàn)處理的高速化。
因而，首先對于本發(fā)明的存儲器訪問方法的基本的考慮方法，舉例說明讀·修改·寫的情況。
在讀·修改·寫的場合，對同一行地址按照讀命令、寫命令的順序進(jìn)行訪問。因而，數(shù)據(jù)的讀出后執(zhí)行的預(yù)充電指令及激活指令不需要。
因而，可省略圖6所示定時圖中的數(shù)據(jù)的讀出后的預(yù)充電指令及激活指令，連續(xù)執(zhí)行讀命令寫命令。
圖1是在讀命令后續(xù)執(zhí)行寫命令時的定時圖。
此時，由讀指令從存儲器讀出的數(shù)據(jù)(RD)和由寫指令寫入存儲器的數(shù)據(jù)(WD)僅僅存在微小的定時偏移，因而會在數(shù)據(jù)總線上引起沖突。
因而，為了避免沖突，如圖1所示，往往采用在讀數(shù)據(jù)(RD)和寫數(shù)據(jù)(WD)間空1周期左右的間隔的對策。
另外，在存儲器的規(guī)格上，從讀指令執(zhí)行開始到讀數(shù)據(jù)(RD)在數(shù)據(jù)總線上出現(xiàn)為止存在稱為CAS執(zhí)行時間的時間滯后。
根據(jù)上述理由，雖然如圖1所示可在讀指令和寫指令之間插入適當(dāng)數(shù)目的NOP指令(什么都不執(zhí)行的指令)，但是并不脫離本發(fā)明的精神。
另外，此時的流程圖在圖7所示流程圖中省略了步驟S106、S107、S109、S110。
這樣，通過省略數(shù)據(jù)讀出后的預(yù)充電指令及激活指令，與單純在讀命令結(jié)束后執(zhí)行寫命令的傳統(tǒng)的讀·修改·寫手法相比，所要周期數(shù)從17周期減少到16周期，可實現(xiàn)處理的高速化。
另外，如圖1所示，以從讀命令到寫命令的順序訪問存儲器的場合，在讀命令中，由于發(fā)生數(shù)據(jù)的讀出所需要的2周期量的執(zhí)行時間，因而插入定時調(diào)節(jié)用的NOP命令。因而，讀命令后不能接著馬上執(zhí)行寫命令。
因而，通過替換執(zhí)行圖6所示定時圖中的讀命令和寫命令，先前執(zhí)行的寫命令后可直接執(zhí)行讀命令。另外，該場合中，由于針對同一行地址的命令連續(xù)，因而與圖1所示場合同樣，可省略預(yù)充電指令及激活指令。
本發(fā)明中，該在先前執(zhí)行的寫命令后續(xù)執(zhí)行讀命令的手法稱為寫·修改·讀手法。
此時，定時圖成為如圖2所示。
另外，此時的流程圖將后述(參照圖4)。
通過這樣按照從寫命令到讀命令的順序訪問存儲器，與從寫命令到讀命令的順序訪問存儲器的場合相比，所要周期數(shù)從17周期減少到12周期，可進(jìn)一步實現(xiàn)處理的高速化。
接著，說明采用上述的方法的信息處理裝置1。
圖3是采用本發(fā)明的信息處理裝置1的機(jī)能構(gòu)成方框圖。
圖3中，信息處理裝置1包括控制部10；數(shù)據(jù)生成部20；地址緩沖器30；地址選擇器40；改寫數(shù)據(jù)緩沖器50；數(shù)據(jù)運(yùn)算部60；數(shù)據(jù)緩沖器70；SDRAM80。
控制部10控制信息處理裝置1全體，管理數(shù)據(jù)生成部20、地址緩沖器30、地址選擇器40、改寫數(shù)據(jù)緩沖器50，數(shù)據(jù)運(yùn)算部60、數(shù)據(jù)緩沖器70以及SDRAM80中的數(shù)據(jù)輸入輸出的定時和各部的動作。
數(shù)據(jù)生成部20根據(jù)控制部10的指示，將SDRAM80內(nèi)的寫入地址向地址緩沖器30及地址選擇器40輸出的同時，生成改寫用的新數(shù)據(jù)(改寫數(shù)據(jù))，生成的改寫數(shù)據(jù)向改寫數(shù)據(jù)緩沖器50輸出。
地址緩沖器30暫時保持?jǐn)?shù)據(jù)生成部20輸出的地址，根據(jù)控制部10的指示，將保持的地址向地址選擇器40輸出。
地址選擇器40根據(jù)控制部10的指示，選擇從數(shù)據(jù)生成部20輸入的地址(寫命令執(zhí)行時的場合)和從地址緩沖器30輸入的地址(讀命令執(zhí)行時的場合)之一，向SDRAM80輸出。
改寫數(shù)據(jù)緩沖器50暫時保持從數(shù)據(jù)生成部20輸入的改寫數(shù)據(jù)，根據(jù)控制部10的指示，在規(guī)定的定時向數(shù)據(jù)運(yùn)算部60輸出保持的改寫數(shù)據(jù)。
數(shù)據(jù)運(yùn)算部60通過從改寫數(shù)據(jù)緩沖器50輸入的改寫數(shù)據(jù)對數(shù)據(jù)緩沖器70輸入的數(shù)據(jù)進(jìn)行變更。具體地，對數(shù)據(jù)緩沖器70輸入的數(shù)據(jù)的一部分，執(zhí)行改寫數(shù)據(jù)的置換或進(jìn)行邏輯或、邏輯與、邏輯異或等的邏輯運(yùn)算等的處理。數(shù)據(jù)運(yùn)算部60根據(jù)控制部10的指示向SDRAM80輸出變更后的數(shù)據(jù)。
數(shù)據(jù)緩沖器70暫時保持根據(jù)控制部10的指示讀出的、包含成為SDRAM80內(nèi)的改寫對象的數(shù)據(jù)的規(guī)定數(shù)據(jù)(例如，SDRAM80中的管理單位即32位的數(shù)據(jù))，保持的數(shù)據(jù)在規(guī)定的定時向數(shù)據(jù)運(yùn)算部60輸出。
SDRAM80具備32位的數(shù)據(jù)總線，作為信息處理裝置1的工作存儲器。因而，SDRAM80執(zhí)行數(shù)據(jù)的改寫的場合，匯總更新包含成為改寫對象的數(shù)據(jù)的32位的管理單位即數(shù)據(jù)。
另外，這里作為通用的存儲器，舉SDRAM為例，但是可作為存儲器使用的不限于此，也可使用其他方式的存儲器。此時，因存儲器的種類不同，指令信號和命令信號的呼稱各異，因而前述的激活指令、讀指令、寫指令、預(yù)充電指令等的名稱可換讀成表示同等的動作的名稱。
接著，信息處理裝置1中，說明執(zhí)行寫·修改讀手法的場合。
圖4是寫·修改·讀手法執(zhí)行的處理的流程圖。另外，圖4所示流程圖是實現(xiàn)圖2所示定時圖的處理的一例。
圖4中，若指示寫·修改·讀，則信息處理裝置1判定數(shù)據(jù)緩沖器70是否保持了數(shù)據(jù)(步驟S1)，判定數(shù)據(jù)緩沖器70未保持?jǐn)?shù)據(jù)時，轉(zhuǎn)移到步驟S15的處理。另一方面，判定數(shù)據(jù)緩沖器70保持?jǐn)?shù)據(jù)的場合，信息處理置1發(fā)行激活指令(步驟S2)，執(zhí)行1周期的等待(NOP的執(zhí)行)(步驟S3)。
另外，這里進(jìn)行了1周期的等待，但是，根據(jù)采用的SDRAM規(guī)格，也可能等待2個以上的周期或零周期(無等待)。這也適用于所有的等待步驟。
然后，信息處理裝置1從數(shù)據(jù)緩沖器70向數(shù)據(jù)運(yùn)算部60輸出數(shù)據(jù)(步驟S4)，該數(shù)據(jù)由數(shù)據(jù)生成部20生成的改寫數(shù)據(jù)進(jìn)行改寫(步驟S5)，而且，發(fā)行寫指令(實際向SDRAM80數(shù)據(jù)輸入的寫入指令)(步驟S6)。
另外，步驟S4～S6的處理并行執(zhí)行。
接著，信息處理裝置1判定到寫入數(shù)據(jù)的SDRAM80的突發(fā)轉(zhuǎn)送是否結(jié)束(步驟S7)，判定突發(fā)轉(zhuǎn)送未結(jié)束的場合，移行到步驟S4的處理。另一方面，判定突發(fā)轉(zhuǎn)送結(jié)束的場合，等待1周期(步驟S8)。
然后，信息處理裝置1判定數(shù)據(jù)生成部20生成的改寫數(shù)據(jù)中是否存在未處理的數(shù)據(jù)(步驟S9)，判定無未處理數(shù)據(jù)的場合，信息處理裝置1發(fā)行預(yù)充電指令(步驟S10)，等待1周期后(步驟11)，結(jié)束寫·修改·讀處理。
另外，步驟S9中，判定有未處理數(shù)據(jù)的場合，信息處理裝置1判定是否有必要進(jìn)行行地址的再設(shè)定(步驟S12)，判定行地址的再設(shè)定必要的場合，信息處理裝置1發(fā)行預(yù)充電指令(步驟S13)，執(zhí)行1周期的等待(步驟S14)。
步驟S14執(zhí)行后以及步驟S1中判定數(shù)據(jù)緩沖器70未存儲數(shù)據(jù)的場合，信息處理裝置1發(fā)行激活指令(步驟S15)，進(jìn)行1周期的等待(步驟S16)。
接著，信息處理裝置1，發(fā)行讀指令(從SDRAM80直接讀出數(shù)據(jù)的指令)(步驟S17)，將讀出的數(shù)據(jù)在數(shù)據(jù)緩沖器70保持(步驟S18)。
另外，步驟S17、S18的處理并行執(zhí)行。
接著，信息處理裝置1判定從SDRAM80到數(shù)據(jù)緩沖器70的數(shù)據(jù)的突發(fā)轉(zhuǎn)送是否結(jié)束(步驟S19)，判定突發(fā)轉(zhuǎn)送未結(jié)束的場合，移到步驟S17的處理。另一方面，判定突發(fā)轉(zhuǎn)送結(jié)束的場合，信息處理裝置1等待步驟S20所必要的周期數(shù)后，移行到步驟S10的處理。此時，使用不需要步驟S20的等待的類型的SDRAM的場合，實際不進(jìn)行等待。
如上所述，本發(fā)明的信息處理裝置1首先執(zhí)行傳統(tǒng)采用的讀·修改·寫的機(jī)能與寫命令，在寫命令內(nèi)的寫指令的發(fā)行結(jié)束后立即發(fā)行讀命令的讀指令。即，不發(fā)行寫命令的預(yù)充電指令和讀命令的激活指令，在寫指令后立即發(fā)行讀指令。
因而，在同一行地址的地址中，可避免執(zhí)行成為不必要處理的命令間的預(yù)充電指令及激活指令，同時可避免CAS執(zhí)行時間的影響。
從而，可以低成本且高速執(zhí)行存儲器(這里SDRAM80)存儲的數(shù)據(jù)的改寫處理。
另外，本發(fā)明在伴隨有圖象的描畫的存儲器訪問時特別有效，例如，如圖5所示，將信息處理裝置1安裝到執(zhí)行圖象處理的裝置是有效的。另外，圖5中，圖形加速器及存儲裝置組成的部分實現(xiàn)本實施例中的信息處理裝置1的機(jī)能。
權(quán)利要求
1.一種信息處理裝置，可訪問由激活指令設(shè)定的行地址和讀指令或?qū)懼噶钤O(shè)定的列地址所指定的存儲器的地址，其特征在于，對同一行地址的數(shù)據(jù)持續(xù)發(fā)行至少讀指令及寫指令之一時，在先行的讀指令或?qū)懼噶钪蟛话l(fā)行預(yù)充電指令及激活指令，而是發(fā)行后續(xù)的讀指令或?qū)懼噶睢?br> 2.權(quán)利要求1所述的信息處理裝置，其特征在于，對同一行地址的數(shù)據(jù)執(zhí)行數(shù)據(jù)的寫入及讀出時，在寫指令的發(fā)行結(jié)束之后緊接著的周期內(nèi)發(fā)行讀指令。
3.權(quán)利要求1或2所述的信息處理裝置，其特征在于，讀出包含成為上述存儲器中改寫對象的數(shù)據(jù)的管理單位量的數(shù)據(jù)并改寫管理單位量的數(shù)據(jù)后，對同一行地址反復(fù)進(jìn)行回寫到上述存儲器的處理時，根據(jù)先頭的讀指令執(zhí)行數(shù)據(jù)的讀出，該數(shù)據(jù)改寫后，在將由先行的讀指令讀出的數(shù)據(jù)的改寫結(jié)果回寫的寫指令的發(fā)行結(jié)束之后緊接著的周期內(nèi)，發(fā)行讀出包含后續(xù)改寫數(shù)據(jù)的管理單位量的數(shù)據(jù)的讀指令。
4.權(quán)利要求2或3所述的信息處理裝置，其特征在于包括地址延遲部件，將成為輸入的改寫對象的存儲器地址延遲規(guī)定周期量后輸出；地址選擇部件，選擇由上述地址延遲部件延遲的存儲器地址和輸入的現(xiàn)在的存儲器地址之一并輸出；改寫對象數(shù)據(jù)保持部件，將成為上述存儲器的改寫對象的數(shù)據(jù)讀出并保持；數(shù)據(jù)運(yùn)算部件，改寫成為上述改寫對象數(shù)據(jù)保持部件保持的上述改寫對象的數(shù)據(jù)；控制部件，在上述地址選擇部件選擇上述地址延遲部件延遲的存儲器地址的定時，將上述數(shù)據(jù)運(yùn)算部件改寫的數(shù)據(jù)從該數(shù)據(jù)運(yùn)算部件向上述存儲器輸出，在上述地址選擇部件選擇上述輸入的現(xiàn)在的存儲器地址的定時，從上述存儲器將數(shù)據(jù)讀出到上述改寫對象數(shù)據(jù)保持部件。
5.一種存儲器訪問方法，可訪問由激活指令設(shè)定的行地址和讀指令或?qū)懼噶钤O(shè)定的列地址所指定的存儲器的地址，其特征在于，對同一行地址的數(shù)據(jù)持續(xù)發(fā)行至少讀指令及寫指令之一時，在先行的讀指令或?qū)懼噶钪蟛话l(fā)行預(yù)充電指令及激活指令，而是發(fā)行后續(xù)的讀指令或?qū)懼噶睢?br> 全文摘要
本發(fā)明可低成本且高速執(zhí)行存儲器存儲的數(shù)據(jù)的改寫處理，并降低信息處理裝置的消耗功率。本發(fā)明的信息處理裝置1首先執(zhí)行傳統(tǒng)采用的讀·修改·寫的機(jī)能與寫命令，在寫命令內(nèi)的寫指令的發(fā)行結(jié)束后立即發(fā)行讀命令的讀指令。即，不發(fā)行寫命令的預(yù)充電指令和讀命令的激活指令，在寫指令后立即發(fā)行讀指令。因而，在同一行地址的地址中，可避免執(zhí)行成為不必要處理的命令間的預(yù)充電指令及激活指令，同時可避免CAS執(zhí)行時間的影響。從而，可以低成本且高速執(zhí)行存儲器存儲的數(shù)據(jù)的改寫處理。
文檔編號G06F13/16GK1648877SQ20051000688
公開日2005年8月3日 申請日期2005年1月26日 優(yōu)先權(quán)日2004年1月27日
發(fā)明者小野義之 申請人:精工愛普生株式會社