專利名稱：具有可編程邏輯單元陣列的電子電路的制作方法
技術(shù)領域：
本發(fā)明涉及一種具有可編程邏輯單元陣列的電子電路，并且特別涉及一種具有可配置來提供靈活多路復用的可編程邏輯單元陣列的電子電路。
可編程邏輯單元使電路設計者能夠適應于已經(jīng)大量生產(chǎn)的電子電路(諸如集成電路)的單個實例的邏輯函數(shù)。這降低了從設計到生產(chǎn)工作電路的時間間隔，并且降低了用于生產(chǎn)小批量產(chǎn)品以及樣機的生產(chǎn)成本。
在實現(xiàn)的一個例子中，可編程單元包含由所述單元的輸入信號來編址的存儲器，所述存儲器為輸入信號值的每個組合把預編程的輸出信號存儲在由這些值所編址的各自地址上。所述存儲器被認為具有LUT(Look-Up Table查找表)功能，用于查找響應于各個輸入信號而生成的輸出信號。
如果LUT包含足夠的存儲空間，那么可以利用所述LUT來實現(xiàn)任何邏輯函數(shù)。然而在實踐中，在具有可編程邏輯單元的電路中利用LUT只實現(xiàn)那些要求有限數(shù)目(一般至多四個)輸入的邏輯函數(shù)。這種LUT要求16個存儲單元。這允許編程四輸入位的隨機邏輯函數(shù)。多數(shù)情況下，具有四輸入位函數(shù)的這種單元的電路足以夠用。具有這種單元陣列的電路(其中把單元的輸出與其它單元的輸入耦合)允許設計者實現(xiàn)更復雜的邏輯函數(shù)。
設計者日益在實現(xiàn)如下的邏輯函數(shù)，其中使用一部分可編程邏輯單元陣列來實現(xiàn)諸如加法之類的信號處理操作。許多信號處理操作具有這樣的屬性，較寬輸入操作數(shù)的許多位通過進位作用都可以影響輸出結(jié)果中的許多位。然而，當使用4位輸入LUT來實現(xiàn)這種寬度依賴性時，只獲得非常低效的實施方式。
XilinxTM通過把進位鏈添加到4位輸入LUT單元陣列來在其可編程邏輯裝置的VirtexTM系列中解決此問題。

圖1示出了這種裝置的可編程邏輯單元。所述單元包含用于執(zhí)行LUT功能的四輸入查找表10，以及具有進位輸入端和進位輸出端的進位電路12。把存儲器10的輸出端與進位電路12耦合，所述進位電路12把進位輸入信號與LUT的輸出信號組合以便形成進位輸出信號。使用異或門14根據(jù)進位輸入信號和LUT的輸出信號來形成單元的輸出信號。在該陣列中把所述單元的進位輸入端和進位輸出端與相鄰單元(未示出)的進位輸出端和進位輸入端耦合，以便形成進位鏈。所述進位鏈執(zhí)行從一個4位輸入LUT的輸出到另一個的進位功能。結(jié)果，不需要分配LUT來實現(xiàn)進位功能。當使用這種電路來實現(xiàn)包括某些信號處理操作的邏輯函數(shù)時，節(jié)省了大量的LUT。
盡管如此，與專用信號處理電路相比較，在這種更通用電路中實現(xiàn)信號處理函數(shù)還遠不夠高效，所述更通用電路還能夠?qū)崿F(xiàn)隨機邏輯功能。因而，人們希望能夠改進這種效率。
其中，本發(fā)明的目的是提供一種具有可編程邏輯單元陣列的電子電路，所述可編程邏輯單元陣列允許實現(xiàn)更靈活多路復用的能力，并且所述電子電路提供隨機邏輯函數(shù)和信號處理操作。
在權(quán)利要求1中闡述了依照本發(fā)明的電子電路。所述電子電路包含具有多個可編程邏輯部件的可編程邏輯單元，所述可編程邏輯部件并聯(lián)地耦合在所述單元的信號輸入和輸出之間。所述可編程邏輯單元可配置來在隨機邏輯模式和多位操作數(shù)模式下操作，所述可編程邏輯單元包括可配置的查找表電路，具有耦合來接收來自輸入電路的邏輯輸入信號的輸入端并具有輸出端，還包括可控制的反相器/非反相器電路，具有耦合來接收所述查找表電路的輸出的輸入端，所述反相器/非反相器電路的輸出端可連接到輸出電路，還包括多路復用器，具有耦合來接收來自所述輸入電路的邏輯輸入信號的輸入端，所述多路復用器的輸出端可連接到所述輸出電路。
此布置提供了具有改進的多路復用能力的可編程邏輯單元。此外，降低了硅面積并且改進了時序。
在一個實施例中，所述可編程邏輯部件還包括輔助多路復用器，具有耦合來接收反相器/非反相器電路的輸出和所述多路復用器的輸出的輸入端。在此實施例中，所述可編程邏輯部件具有來自輔助多路復用器的單個輸出。
在進一步的實施例中，所述可編程邏輯部件包括第一和第二輔助多路復用器。第一輔助多路復用器具有耦合來接收反相器/非反相器電路的輸出和多路復用器的輸出的輸入端，而第二輔助多路復用器具有耦合來接收查找表電路的輸出和多路復用器的輸出的輸入端。由來自配置存儲器的配置信息控制第一和第二多路復用器，以致在第一模式下分別從第一和第二輔助多路復用器輸出數(shù)據(jù)路徑和隨機邏輯輸出信號，并且在第二模式下從第一和第二多路復用器輸出多路復用器輸出信號。
在進一步的實施例中，用于隨機邏輯或多路復用模式下的至少一個控制線路與用于數(shù)據(jù)路徑模式下的控制線路共享。這樣做的優(yōu)點在于降低了所要求輸入引腳數(shù)目。
本發(fā)明提供一種具有可編程邏輯單元陣列的電子電路，所述可編程邏輯單元陣列允許更靈活地實現(xiàn)多路復用的能力，并且所述可編程邏輯單元陣列提供隨機邏輯函數(shù)和信號處理操作。
將要使用以下附圖描述本發(fā)明的這些及其它目的和有益方面。
圖1示出了現(xiàn)有技術(shù)的可編程邏輯單元；圖2示出了可配置在多路復用模式、隨機邏輯模式和多位操作數(shù)處理模式下運行的可編程邏輯單元；圖3示出了依照本發(fā)明第一實施例的可編程邏輯部件；圖4示出了依照本發(fā)明另一實施例的可編程邏輯部件；圖5示出了使用圖3的可編程邏輯部件的多路復用器的示例性實施方式；圖6示出了使用圖4的可編程邏輯部件的多路復用器的示例性實施方式；圖7示出了使用圖3的可編程邏輯部件的多路復用器的另一示例性實施方式；圖8示出了使用圖4的可編程邏輯部件的多路復用器的另一示例性實施方式；圖9示出了具有圖3的可編程邏輯部件的進位鏈的更多細節(jié)；圖10a示出了在數(shù)據(jù)路徑和多路復用器模式之間共享輸入引腳；圖10b示出了不同模式的引腳配置的例子；圖11示出了具有圖10a和10b中所示共享引腳的邏輯單元的示例性實施方式；和圖12示出了輸入電路。
圖2示出了具有使設計者能實現(xiàn)多路復用模式、隨機邏輯模式或多位操作數(shù)處理模式的體系結(jié)構(gòu)的可編程邏輯單元20。單元20包含輸入電路22、多個可編程邏輯部件24a-d、輸出電路26和進位鏈28。經(jīng)由輸入電路22的級聯(lián)、可編程邏輯部件24a-d的并聯(lián)布置和輸出電路26來把單元20的信號輸入端21和信號輸出端27耦合。進位鏈28具有進位輸入端Cin和進位輸出端Cout，并且所述進位鏈28在沿著所述鏈的一連串位置上與可編程邏輯部件耦合。
輸出電路26包含多級多路復用器264a、264b、266和切換級268。第一級多路復用器264a、264b的控制輸入端23與輸入電路22的相應輸出端耦合。第二級多路復用器266的控制輸入端25與輸入電路22的相應輸出端耦合。第一級多路復用器264a、264b的信號輸入端與可編程邏輯部件24a-d對的輸出端耦合，而第二級多路復用器266的信號輸入端與第一級多路復用器264a、264b的輸出端耦合。應當注意盡管所示出的多路復用器264a和264b具有共用的控制輸入端23，然而所述電路還可以被配置為提供獨立的控制信號23a、23b。另外應當理解的是，盡管圖2只示出了兩級多路復用器264a/264b和266，然而也可以有另外的級，例如在邏輯單元包含四個以上的邏輯單元24a-d的情況下就是如此。
把第二級的多路復用器266和可編程邏輯部件24a-d的輸出端與切換級268的輸入端耦合。把切換級268的輸出端與單元20的信號輸出端27耦合。切換級268可配置來把可編程邏輯部件24a-d的輸出端耦合到輸出端27，或者把第一、二級多路復用器264a、264b、266的輸出端耦合到輸出端27，或者至少耦合第二級多路復用器266的輸出端。切換級268可以具有用于鎖存輸出信號的鎖存器或觸發(fā)器(未示出)，以便單元20可以作為流水線電路中的流水線級的最終部件而運行。優(yōu)選地是，切換級268可配置成在鎖存之后或不鎖存的情況下傳遞信號。
通過編程可編程邏輯部件24a-d、輸入電路22、輸出電路26和進位鏈28的配置位，可以配置單元20的功能。(配置位存儲在配置存儲器(未示出)中，經(jīng)由編程路徑(未示出)來加載所述配置位，對于可編程邏輯裝置本身來說這兩者都是已知的)。配置位確定把哪些信號輸入端21與可編程邏輯部件24a-d中的哪些耦合，所述配置位確定可編程邏輯部件24a-d響應于各個輸入信號值將生成哪些輸出信號值，所述配置位確定切換級268將把哪些信號傳遞到信號輸出端27，并且所述配置位確定是否將把來自進位輸入端Cin的進位輸入信號傳遞到單元20。
在操作中，單元20可被配置為在隨機邏輯模式、多位操作數(shù)處理模式和多路復用模式下運行。在操作中，在多位操作數(shù)模式下，單元20輸出多位輸出結(jié)果，所述輸出結(jié)果取決于具有多位的輸入操作數(shù)。每個輸入操作數(shù)中的位具有依次更高的權(quán)級。在多位操作數(shù)模式下，每個可編程邏輯部件24a-d與不同的權(quán)級相關(guān)聯(lián)。輸入電路22被配置為向每個可編程邏輯部件24a-d傳遞信號，所述信號表示來自不同操作數(shù)的位，其中每個位對應于與可編程邏輯部件24a-d相關(guān)聯(lián)的權(quán)級。每個可編程邏輯部件24a-d通過計算該結(jié)果在權(quán)級的位，考慮從較低權(quán)級的進位鏈28接收的信號中的進位，并且向用于較高權(quán)級的進位鏈提供進位輸出來響應這些信號，其中所述權(quán)級與可編程邏輯部件24a-d相關(guān)聯(lián)。在多位操作數(shù)模式下，通常將所有可編程邏輯部件24a-d配置為在它們的輸入信號和輸出信號之間提供相同的關(guān)系。輸出電路26被配置為把來自所有可編程邏輯部件24a-d所計算的結(jié)果位作為輸出信號并行傳遞到輸出端27。
進位鏈28計算進位信號并且把這些進位信號從一個可編程邏輯部件24a-d傳遞到另一個。進位鏈28的配置控制進位鏈28是否使用來自進位輸入端Cin的進位輸入信號來確定所述進位信號。如果單元20處理是較大操作數(shù)的較高有效位的輸入信號，那么配置所述單元以便使用這種進位輸入信號來接收另一單元的進位輸出信號，所述另一單元處理較低有效操作數(shù)。
在操作中，在隨機邏輯模式下，單元20的輸出信號是許多輸入信號的隨機邏輯函數(shù)。使用可編程邏輯部件24a-d和第一、二級多路復用器264a、264b、266來實現(xiàn)此隨機邏輯函數(shù)。輸入電路22向每個可編程功能部件24a-d傳遞相同的輸入信號。在形成第一和第二控制信號23、25的其它輸入信號的控制之下，多路復用器264a、264b、266選擇可編程邏輯部件24a-d之一，從所選擇的可編程邏輯部件24a-d之一向切換級268傳遞輸出信號。第一控制信號23控制第一級的兩個多路復用器264a、264b，而第二控制信號25控制第二級多路復用器266，所述多路復用器266在第一級多路復用器264a、264b的輸出之間選擇。從而，實現(xiàn)了一個邏輯函數(shù)，所述邏輯函數(shù)取決于可編程邏輯部件24a-d的輸入信號以及其它輸入信號，即用于控制多路復用器264a、264b、266的控制信號23、25。每個可編程功能部件24a-d響應于相同的輸入信號生成輸出信號，每個輸出信號作為用于形成控制信號23、25的其它輸入信號的不同值的輸出信號。切換級268把所產(chǎn)生的輸出信號從多路復用器266傳遞到單元20的信號輸出端。
配置進位鏈28以便在隨機邏輯模式下不使用外部進位輸入信號。根據(jù)進位鏈28的實現(xiàn)，進位鏈28仍然可以傳遞某些進位信號到可編程邏輯部件24a-d，所述進位信號出現(xiàn)在所述輸入端的某些輸入值。在這種情況下，在進位鏈下游的可編程邏輯部件24a-d的配置可以適于說明存在用于輸入值的具體值的進位信號。作為選擇，可編程邏輯部件24a-d可以包括這樣的電路，當所述可編程邏輯部件24a-d配置為在隨機邏輯模式下操作時所述電路用于去除對進位信號依賴。在稍后描述中提供了進位鏈的更多細節(jié)。
從而，在隨機邏輯模式和多位操作數(shù)模式之間存在對比。一方面，在隨機邏輯模式下，每個可編程邏輯部件24a-d接收相同的輸入信號，并且為其它輸入信號的不同值提供可能不同的輸入/輸出函數(shù)，所述其它輸入信號用于控制多路復用級264a、264b、266。另一方面，在多位操作數(shù)模式下，可編程邏輯部件24a-d接收不同的輸入信號，但是總體上提供相同的輸入/輸出函數(shù)。
作為選擇，一方面通過使用所述可編程邏輯部件來實現(xiàn)兩個多位操作數(shù)信號處理操作的不同權(quán)級的計算，另一方面通過把所述可編程邏輯部件用作為用于計算兩個以上位輸入的隨機邏輯函數(shù)的部分結(jié)構(gòu)，就使得需要用于支持實現(xiàn)隨機邏輯函數(shù)和多位操作數(shù)信號處理的配置位數(shù)目最小化。在圖2的例子中，利用四個雙輸入端的可編程邏輯部件24a-d，每個可編程邏輯部件24a-d可用四個配置位完全編程，十六位足以定義任何四位輸入的隨機邏輯函數(shù)，以及同時定義任何兩個操作數(shù)信號處理操作的四個權(quán)級。作為對比，考慮其中可能已經(jīng)使用4位輸入可編程邏輯部件24a-d的情況(對于完全編程，每個可編程邏輯部件24a-d需要16個配置位)。當使用4輸入邏輯部件代替2輸入邏輯部件時，如果不存在專用進位信號，就能夠?qū)崿F(xiàn)多位操作數(shù)處理的兩個權(quán)級，或者如果存在這種電路，就能夠?qū)崿F(xiàn)四個權(quán)級。然而，在這兩種情況中，四個4位輸入邏輯部件總共將要求64個配置位，即是圖2的實施例所要求配置位數(shù)目的四倍。
圖3示出了依照本發(fā)明可編程邏輯部件24的實施例，該實施例使邏輯單元能被配置為提供靈活的多路復用。所述可編程邏輯部件24包含LUT部件400和異或門402。所述LUT部件400包括選擇邏輯403(例如4∶1多路復用器)和配置存儲器404。可編程邏輯部件24的信號輸入端A、B與LUT部件400中的選擇邏輯403的輸入端耦合。LUT部件400的輸出端與異或門402的輸入端耦合。異或門402的第二輸入端耦合來接收來自進位鏈28的進位輸入信號Cin，并且第一異或門402具有輸出信號O1。
在操作中，LUT部件400實現(xiàn)可配置的輸入輸出函數(shù)。響應于輸入信號A、B的每個可能組合，LUT部件400輸出按照輸入信號所選擇的各自的輸出信號。輸入信號的每個組合具有由配置位分配的輸出信號，所述配置位存儲在配置存儲器404中。四個配置位足以為兩個輸入信號的任何一種可能的組合提供輸出信號。通過異或門402的動作，當進位輸入信號為邏輯低時，從XOR門402輸出LUT部件400的輸出信號，而當進位輸入信號為邏輯高時，從XOR門402反相輸出所述輸出信號。此布置使可編程邏輯部件24能處理數(shù)據(jù)路徑函數(shù)和隨機邏輯函數(shù)。
依照本發(fā)明，可編程邏輯部件24的信號輸入端A、B與專用多路復用器406(例如對于2位LUT是2∶1多路復用器)的輸入端耦合，所述多路復用器406與LUT部件400并聯(lián)安置。多路復用器406由控制信號X控制，所述控制信號X是邏輯單元的輔助控制信號。
優(yōu)選地是，每個可編程邏輯部件24接收相同的控制信號X。多路復用器406把輸入信號A、B之一選擇為輸出信號O2。輸出信號O2繞過LUT部件400和XOR門402。在可編程邏輯部件24中提供多路復用器406使邏輯單元能被配置用于多路復用操作。從而，可編程邏輯部件24當被配置為在數(shù)據(jù)路徑或隨機邏輯模式下操作時從LUT部件400生成輸出信號O1，而當被配置為作為多路復用器操作時從多路復用器406生成輸出信號O2。
優(yōu)選地是，為了從可編程邏輯部件24提供單個的輸出，例如當用于圖2中示出的可編程邏輯單元布置時，在可編程邏輯部件24中提供輔助多路復用器408。輔助多路復用器408分別接收來自LUT部件400和多路復用器406的輸出信號O1、O2。輔助多路復用器408在信號O1和O2之間選擇以便生成輸出信號“O”。使用配置存儲器位409進行選擇，以致當邏輯單元被配置為在數(shù)據(jù)路徑或隨機邏輯模式下操作時使用輸出信號O1，而當所述單元被配置為作為多路復用器操作時使用輸出信號O2。
圖4示出了可編程邏輯部件24的候選實施例。在圖4的實施例中，每個可編程邏輯部件24生成不是一個而是兩個最終輸出信號。這兩個信號包括數(shù)據(jù)路徑輸出OD和隨機邏輯輸出OR。當邏輯單元產(chǎn)生多位結(jié)果時(即數(shù)據(jù)路徑函數(shù))，使用每個可編程邏輯部件24的數(shù)據(jù)路徑輸出OD，而當映射隨機邏輯函數(shù)時，使用隨機邏輯輸出OR。在圖4的實施例中，提供了兩個輔助多路復用器408、410。如圖3描述的第一實施例中，第一輔助多路復用器408在來自多路復用器406的輸出信號O2和來自XOR門402的輸出信號O1之間選擇。第二輔助多路復用器410在來自多路復用器406的輸出信號O2和來自LUT 400的輸出信號O3之間選擇，(信號O3是繞過XOR門402來自LUT 400的直接輸出)。第一和第二輔助多路復用器408、410由單個配置位409控制。在此布置中，把輸出信號OD直接連接到切換電路268，而把輸出信號OR連接到第一級多路復用器264a和264b(參見下圖6和8)。在數(shù)據(jù)路徑和隨機邏輯操作模式下，分別使數(shù)據(jù)路徑和隨機邏輯輸出信號O1、O3可在OD和OR輸出上得到。在多路復用操作模式下，使多路復用器的輸出O2在OD或OR輸出上得到，取決于實現(xiàn)的多路復用器的特定類型。例如，1位8∶1多路復用器將使用輸出信號OR，而4位2∶1數(shù)據(jù)路徑多路復用器將使用輸出OD。
當邏輯單元被配置為在隨機邏輯模式下工作時，由于利用了直接LUT輸出O3，所以上述布置改進了所述邏輯單元的性能。此外，此布置解決了進位信號對產(chǎn)生隨機邏輯函數(shù)的消極作用的問題，這是因為進位信號對XOR門402的作用并不影響隨機邏輯輸出O3。
在實踐中，在應用中可能遇到兩種類型的多路復用器隨機邏輯多路復用器，其接受多個單一位的輸入并且生成單一位的輸出(例如8∶1多路復用器)，和數(shù)據(jù)路徑多路復用器，其接受多位的輸入并且生成多位的輸出(例如4位2∶1多路復用器)。
所述邏輯單元可配置成提供這兩種類型的多路復用器，除使用八個主要輸入信號之外還使用多達三個的輔助信號X、Y和Z。三個輔助信號X、Y和Z被用作映射到邏輯單元上的邏輯多路復用器的選擇信號。為了處理最大情況為1位8∶1多路復用器，這三個信號是需要的。利用其它多路復用器布置，需要更少的輔助信號。
圖5到8舉例說明了用于圖3和4中示出的可編程邏輯部件的兩個實施例的隨機邏輯8∶1多路復用器和數(shù)據(jù)路徑4位2∶1多路復用器的示例性實施方式。
圖5示出了當圖3的可編程邏輯部件24用于圖2的邏輯單元，并且被布置成作為8∶1多路復用器操作時，可編程邏輯部件24的示例性配置。把來自可編程邏輯部件24a-d的輸出信號O連接到第一級多路復用器264a和264b的輸入端。由可編程邏輯部件24a-d在控制信號X的控制之下，執(zhí)行從八個輸入信號21到四個輸出信號O的第一級選擇。換句話說，由每個可編程邏輯部件24a-d中的多路復用器406來執(zhí)行在這一級的選擇。在控制信號Y的控制之下，由多路復用器264a、264b進行第二級選擇，即在可編程邏輯部件24a-d的四個輸出信號O之間的選擇。在控制信號Z的控制之下，由多路復用器266進行最后一級選擇。從而，使用三個輔助信號X、Y、Z來描述8∶1多路復用器的配置。
圖6示出了當圖4的可編程邏輯部件24用于圖2的邏輯單元，并且被布置成作為8∶1多路復用器操作時，可編程邏輯部件24的示例性配置。如同所示，把來自每個可編程邏輯部件24a-d的輸出信號OR連接到多路復用器264a和264b的輸入端。把輸出OD直接連接到切換級268。在控制信號X的控制之下，在可編程邏輯部件24a-d中執(zhí)行從八個輸入信號到四個輸出信號OR的第一級選擇。把所產(chǎn)生的四個輸出信號OR連接到多路復用器264a、264b的輸入端。在控制信號Y的控制之下，由多路復用器264a、264b進行第二級選擇，即在四個輸出信號OR之間的選擇。在控制信號Z的控制之下，由多路復用器266進行最后一級選擇。從而，如上圖5所示，使用三個輔助信號X、Y、Z來描述8∶1多路復用器的配置。
圖7示出了當圖3的可編程邏輯部件24用于圖2的邏輯單元，并且被布置成作為數(shù)據(jù)路徑4位2∶1多路復用器操作時，可編程邏輯部件24的示例性配置。把來自每個可編程邏輯部件24a-d的輸出信號O直接連接到切換級268。在可編程邏輯部件24a-d中使用控制信號X來在兩個4位輸入信號之間做出選擇。從而，使用控制信號X來提供數(shù)據(jù)路徑4位2∶1多路復用器。
圖8示出圖2的邏輯單元，所述邏輯單元使用如圖4所述、并且被配置為作為數(shù)據(jù)路徑4位2∶1多路復用器操作的可編程邏輯部件24。把來自每個可編程邏輯部件24a-d的輸出信號OD直接連接到切換級268。在可編程邏輯部件24a-d中使用控制信號X來在兩個4位輸入信號之間做出選擇。從而，使用控制信號X來提供數(shù)據(jù)路徑4位2∶1多路復用器。
從以上可以看出，本發(fā)明允許在可編程邏輯單元陣列中配置靈活的多路復用布置，可編程邏輯單元還能夠處理數(shù)據(jù)路徑函數(shù)和隨機邏輯函數(shù)。盡管上述例子涉及1位8∶1多路復用器和4位2∶1多路復用器，然而本領域的技術(shù)人員應當容易理解，使用所述邏輯單元，其它多路復用配置也是可以的。例如，還可以在所述邏輯單元中實現(xiàn)2位4∶1多路復用器。此外，盡管所述例子涉及八輸入的邏輯單元，然而本發(fā)明同樣適用于具有不同輸入數(shù)目的邏輯單元。
上述發(fā)明提供了可以很容易被配置為多個多路復用布置的邏輯單元，并且所述邏輯單元可以容易地在數(shù)據(jù)路徑和隨機邏輯函數(shù)之間適用。
優(yōu)選地是，輔助控制信號X、Y、Z與在數(shù)據(jù)路徑模式下使用的其它輸入引腳-例如進位輸入端(Cin)、減法(SUB)和乘法(MUL)信號共享。依照這種方式共享輸入引腳提供了如下所詳述的對控制信號的高效利用。
利用圖3或4的可編程邏輯部件，可以通過編程LUT部件400的配置位來執(zhí)行異或函數(shù)從而實現(xiàn)算術(shù)加法運算?？梢酝ㄟ^不同地編程LUT部件400來實現(xiàn)除加法以外的操作，當然當在最低權(quán)級使用邏輯高的進位輸入信號時，第一和第二操作數(shù)的相加等價于從第一操作數(shù)減去第二操作數(shù)的補碼。
圖9示出了圖3的可編程邏輯部件和進位鏈28的一部分42。如先前所提及，可編程邏輯部件24包含LUT 400加上第一異或門402，所述LUT 400包括選擇邏輯403和配置存儲器404。部分進位鏈42包含第二異或門420和多路復用器422?？删幊踢壿嫴考?4的信號輸入端A、B與第二異或門420的輸入端耦合，所述第二異或門420具有耦合到多路復用器422的控制輸入端的輸出端。多路復用器422具有分別耦合到進位輸入端以及耦合到可編程邏輯部件24，24的信號輸入端之一的輸入端。根據(jù)可編程邏輯部件24的輸入信號A、B和進位輸入信號來確定進位輸出信號。當輸入信號相等時(即XOR門420的輸出為邏輯低)，多路復用器422輸出一個輸入信號B作為進位輸出信號。當輸入信號A、B不相等時(即XOR門420的輸出為邏輯高)，多路復用器422輸出進位輸入信號作為進位輸出信號。作為上述例子的侯選，由于數(shù)據(jù)路徑模式下的LUT部件400實現(xiàn)XOR門，所以可以去除專用的XOR門420，并且用于多路復用器422的選擇信號由LUT部件400的輸出端提供。
附加的門50、52使可編程邏輯部件24能夠執(zhí)行不必形成外部補碼的算術(shù)減法和1位乘加累加(例如作為多位乘法中的一個步驟)。通過在一邊是LUT部件和第二異或門而另一邊是信號輸入端A、B之一之間增加異或門50就使得減法便于實現(xiàn)，所述異或門50接收必須減去的操作數(shù)位。把減法控制信號SUB提供到異或門50的輸入端之一以便在邏輯上使所述輸入信號反相。當要求加法時，把減法控制信號設置為零。為此，對于單元20中所有的可編程邏輯部件可以使用共用的減法控制信號?？梢杂蓡卧?0的配置位或由來自單元20外部的信號來控制所述減法信號。在減法情況下，把邏輯高進位輸入信號施加到與最低權(quán)級相關(guān)聯(lián)的可編程邏輯部件。
通過在一邊是LUT部件和第二異或門而另一邊是信號輸入端A、B之一之間增加與門52，并且向此與門的輸入端之一提供系數(shù)信號來支持乘加累加的實現(xiàn)，其中所述與門52接收必須乘的操作數(shù)位。為此，對于單元20中所有的可編程邏輯部件可以使用共用的系數(shù)信號。當要求加法時，把系數(shù)信號設置為一。
盡管圖9示出了以組合方式提供的與門52和異或門50，然而，對本領域的技術(shù)人員來說顯而易見的是，當不要求減法或乘法時，可以省略其中的任何一個。還應當理解可以依照候選方式來實現(xiàn)乘法和減法，所述方式在該電路中不同位置采用異或門50的等效物和/或采用LUT部件400的不同配置。例如，可以把異或門50耦合在輸入電路的輸出端和進位鏈42的輸入端之間，把所述輸入電路的輸出耦合到可編程邏輯部件40而不傳遞通過異或門50，假設在減法情況下，可編程邏輯部件40中的配置位適應于沒有異或門50的影響。然而，在這種情況下，當從加法切換到減法時，需要改變可編程邏輯部件的配置。
如上所述，用于多路復用模式的輔助信號X、Y和Z可以與用于數(shù)據(jù)路徑(算術(shù))模式的輔助信號Cin、SUB和MUL共享相同的輸入引腳。圖10a示出了引腳共享的示例性實施方式。分別把來自輸入引腳C0、C1、C2的信號連接到多路復用器100、101、102的第一輸入端。多路復用器100和102接收由配置位115設置的第二輸入，而多路復用器101接收由配置位116設置的第二輸入。每個多路復用器100、101、102由相關(guān)聯(lián)的配置位110、111、112控制。每個配置位110、111、112控制其各自的多路復用器，以致所述多路復用器選擇來自輸入引腳C0、C1、C2的信號或具有預先確定的邏輯電平的信號，該邏輯電平即由配置位115和116設置的高/低。依照這種方式，控制信號X/Cin、Y/MUL和Z/SUB可以具有動態(tài)值或靜態(tài)值，在動態(tài)值中邏輯值由外部引腳C0、C1、C2設置，而在靜態(tài)值中所述邏輯值由配置位115、116設置。圖10b示出了可以配置某些可能模式的例子，以及關(guān)于控制信號X/Cin、Y/MUL、Z/SUB的結(jié)果值。應當注意術(shù)語“ext”和“int”指的是分別采用外部和內(nèi)部進位輸入信號的電路配置。
圖11示出了如上所述具有共享引腳的邏輯單元的示例性實施方式。在用于控制多路復用器406a-d的控制信號X和用于進位鏈的信號Cin中的進位之間共享輸入引腳C0。當被配置為在動態(tài)模式下操作時，配置位110被設置成使得它選擇輸入引腳C0，這將使X或Cin信號與其連接。作為選擇，當被配置為在靜態(tài)模式下操作時，配置位110被設置成使得它選擇來自配置位115的輸入，在其中設置X或Cin值。從而，當在數(shù)據(jù)路徑模式下操作時，把來自輸入引腳C0或配置位115的Cin信號傳遞到進位鏈28的輸入端Cin。作為選擇，當在多路復用模式下操作時，使用來自輸入引腳C0或配置位115的控制信號X來控制多路復用器406a-d。因此在數(shù)據(jù)路徑模式和多路復用模式之間共享輸入引腳C0，從而能夠減少輸入引腳的數(shù)目。
采用類似的方式，在數(shù)據(jù)路徑模式下連接到與門52a-d的輸入端的MUL信號和在多路復用模式下用于控制多路復用器264a和264b的控制信號Y之間共享輸入引腳C1。當配置為在動態(tài)模式下操作時，配置位111被設置成選擇輸入引腳C1，這將把MUL信號或Y信號與其連接。作為選擇，當配置為在靜態(tài)中操作時，配置位111被設置成選擇配置位116，這將在其中存儲MUL或Y值。從而，當配置為在數(shù)據(jù)路徑模式下操作時，使用來自輸入引腳C1或配置位116的MUL信號來控制與門52a-d。此外，當配置為在多路復用器模式下操作時，使用來自輸入引腳C1或配置位116的控制信號Y來控制多路復用器264a、264b。因此在數(shù)據(jù)路徑模式和多路復用模式之間共享輸入引腳C1，借此降低了所要求輸入引腳的數(shù)目。圖11示出了經(jīng)由輸入電路22向多路復用器264a和264b提供控制信號Y。然而應當理解的是，還可以把多路復用器101的輸出端直接連接到多路復用器264a和264b的控制信號。還應當理解的是，控制信號Y可以是相同的控制信號，而不是如圖11所示的兩個獨立的信號。
在數(shù)據(jù)路徑模式下連接到XOR門50a-d的輸入端的SUB信號和用于在多路復用模式下控制多路復用器266的控制信號Z之間共享輸入引腳C2。當配置為在動態(tài)模式下操作時，配置位112被設置成選擇輸入引腳C2，這將把SUB或Z信號與其連接。作為選擇，當配置為在靜態(tài)模式下操作時，配置位110被設置成選擇配置位115，這將把SUB或Z值存儲在其中。從而，當配置為在數(shù)據(jù)路徑模式下操作時，使用來自輸入引腳C2或配置位115的SUB信號來控制異或門50a-d。此外，當配置為在多路復用器模式下操作時，使用控制信號Z來控制所述多路復用器266。因此在數(shù)據(jù)路徑模式和多路復用模式之間共享輸入引腳C2，借此降低了所要求輸入引腳的數(shù)目。應當注意，盡管圖11示出了經(jīng)由輸入電路22把控制信號Z連接到多路復用器266，然而還可以把多路復用器102的輸出端直接連接到多路復用器266的控制信號。
圖11的布置示出了可以怎樣在數(shù)據(jù)路徑和多路復用配置之間共享控制線路，這意味著只要求很少的輸入引腳。
圖12示出了輸入電路22。輸入電路22具有與單元20的輸入端耦合的多個輸入端72，和與可編程邏輯部件24a-d的輸入端以及單元20的輸出電路的多路復用器耦合的多個輸出端74。所述輸入端72和輸出端74經(jīng)由兩層切換電路76、78耦合。在每個切換電路76、78(僅詳細示出了一個)中可以使用兩個多路復用器760來實現(xiàn)所述切換電路，每個多路復用器760在從切換電路的每個輸入端到相應的輸出端之間提供了可配置的耦合。輸入電路22還包含第三多路復用器(未示出)，用于選擇饋送到輸出級多路復用器264a、b、266的輸入信號。由來自配置存儲器(未示出)的配置位來控制切換電路76、78和第三多路復用器的操作。
層76、78組成了切換電路76、78的組，都把各自的輸入端對耦合到相應的輸出端對，并且層76、78被布置成使得每個組中的切換電路76、78能夠可配置地在一方面把來自輸入端對中的每一個的信號拷貝到輸出端對中的兩個輸出端，另一方面把來自輸入端對中每個輸入端的信號耦合到各自的輸出端對之間切換。串聯(lián)地組合層76、78，來自第一層切換電路76對的輸出與第二層78中一對不同切換電路78的輸入端交叉耦合。結(jié)果，層76、78把各四個一組的輸入端72分別耦合到相應四個一組的輸出端74，并且能夠可配置地在把來自四個一組的輸入端72中每一個的信號拷貝到在相應的四個一組的輸出端74中的所有輸出端，和把各四個一組的輸入端分別耦合到相應四個一組的輸出端之間切換。
單元20具有與切換電路76、78的控制輸入端耦合的配置存儲器(未示出)，以便配置存儲器的內(nèi)容控制輸入電路的多路復用器的切換。配置存儲器至少在隨機邏輯模式和多位操作數(shù)模式之間選擇。在隨機邏輯模式下，控制切換電路76、78以便把來自兩個輸入端72的信號拷貝到每個可編程邏輯部件的輸入端，并且控制第三多路復用器(未示出)以便把來自其它輸入端的信號耦合到輸出電路中的多路復用器的控制輸入端。在多位操作數(shù)模式下，控制切換電路76、78以便把各輸入端72分別耦合到相應輸出端74。原則上，一個配置位的存儲器足以在這兩種模式之間選擇，但是優(yōu)選地，為附加配置位提供存儲器，所述附加配置位在隨機邏輯模式下選擇把哪些輸入拷貝到所有可編程邏輯部件。在后一種情況，可以使用五個配置位一個配置位用于在多位操作數(shù)模式(一對一的信號轉(zhuǎn)送)和隨機邏輯模式(四倍拷貝)之間選擇，和兩組兩個配置位，每組都用于選擇與每個可編程邏輯部件的輸入端耦合的四個輸入端之一。
第三多路復用器(未示出)選擇從其把信號饋送到輸出電路26中多路復用器級的控制輸入端的輸入端。優(yōu)選地是，提供兩個第三多路復用器，每個第三多路復用器選擇用于控制各自級輸出電路26的輸入信號。
原則上，可以把所述單元的信號輸入端組成信號輸入端組(例如四個)，其中一組的每個信號輸入端提供對應于所述組的多位操作數(shù)的相應位。為了支持隨機邏輯模式和多位操作數(shù)模式，所述單元具有用于在傳遞來自邏輯輸入端組對的輸入信號和把一個輸入集合的拷貝傳遞到所有可編程邏輯部件之間選擇的配置位是足夠的，其中每個可編程邏輯部件接收來自所述對中兩個組的信號?？梢蕴峁└郊拥呐渲梦粊磉x擇所述組或所述集合。
在這里，具有四個可編程邏輯部件的單元是尤為有益的，這是因為在這種情況下隨機邏輯函數(shù)的輸入信號的數(shù)目和多位操作數(shù)中位的數(shù)目是相同的。這意味著還可以把對應于操作數(shù)的每個組選擇為一個隨機邏輯函數(shù)輸入的集合。可以使用用于在多位操作數(shù)模式下選擇所述組的配置位(如果有的話)來在隨機邏輯模式下選擇一個組。此時，在隨機邏輯模式下，為了要選擇在多位操作數(shù)模式下可能會用作操作數(shù)的那些組中的哪些組將被用作隨機邏輯函數(shù)輸入的集合，使用單個附加配置位就足夠了。
顯然，圖3中描述的可編程邏輯部件的幾個候選實施例在其中描述了相同的邏輯函數(shù)。例如作為候選，圖3的可編程邏輯部件24的功能可以用三輸入端的LUT部件(未示出)來實現(xiàn)，所述LUT部件在其輸入端除輸入信號A、B之外還接收進位信號，并且產(chǎn)生可配置的輸出信號。然而，這種LUT部件往往需要八個配置位才能被完全編程。使用異或門402來實現(xiàn)進位就使得編程任何隨機兩位邏輯函數(shù)和涉及到進位的信號處理操作成為可能，該進位在LUT部件400中僅僅具有四個配置位。
應當理解的是，在單元20中可以進行能夠?qū)崿F(xiàn)類似可配置性的許多變化。例如，可以使用具有數(shù)目較大的、兩位輸入端的可編程邏輯部件24a-d的單元，例如使用具有八個這種部件和如下的一個多路復用器的單元，所述多路復用器在三個輸入信號的控制之下選擇這八個可編程邏輯部件之一的輸出。從而，例如可以使用8位的多位信號處理操作。
另外，應當理解的是，XOR門402可以由候選電路來實現(xiàn)，所述候選電路諸如2∶1多路復用器，該多路復用器在第一輸入端接收查找表的輸出，而在第二輸入端接收所述查找表的輸出的反相輸出，所述多路復用器由進位信號控制。
上述邏輯單元除能夠?qū)崿F(xiàn)數(shù)據(jù)路徑和隨機邏輯函數(shù)之外，還能夠配置靈活的多路復用布置。
權(quán)利要求
1.一種具有可編程邏輯單元陣列的電子電路，每個單元包括具有多個邏輯輸入端的輸入電路；輸出電路；多個可編程邏輯部件，并聯(lián)地耦合在輸入電路和輸出電路之間，所述輸入電路可在隨機邏輯模式和多位操作數(shù)處理模式之間配置，至少一個所述可編程邏輯部件包括可配置的查找表電路，具有耦合來接收來自輸入電路的邏輯輸入信號的輸入端并且具有輸出端；可控制的反相器/非反相器電路，具有耦合來接收查找表電路的輸出的輸入端，所述反相器/非反相器電路的輸出端可連接到輸出電路；和多路復用器，具有耦合來接收來自輸入電路的邏輯輸入信號的輸入端，并且所述多路復用器的輸出端可連接到輸出電路。
2.如權(quán)利要求1所述的電子電路，其中所述多路復用器根據(jù)第一控制信號X從邏輯輸入信號中選擇輸出。
3.如權(quán)利要求1所述的電子電路，其中所述可編程邏輯部件還包括輔助多路復用器，具有耦合來接收反相器/非反相器電路的輸出和多路復用器的輸出的輸入端，并且所述輔助多路復用器的輸出端與輸出電路耦合。
4.如權(quán)利要求3所述的電子電路，其中輔助多路復用器在來自配置存儲器的配置信息的控制之下，向輸出電路提供反相器/非反相器電路的輸出或多路復用器的輸出。
5.如權(quán)利要求1所述的電子電路，其中所述可編程邏輯部件還包括第一輔助多路復用器，具有耦合來接收反相器/非反相器電路的輸出和所述多路復用器的輸出的輸入端；和第二輔助多路復用器，具有耦合來接收查找表電路的輸出和所述多路復用器的輸出的輸入端；其中由來自配置存儲器的配置信息控制第一和第二多路復用器，以致在第一模式下分別從第一和第二輔助多路復用器輸出數(shù)據(jù)路徑和隨機邏輯輸出信號，并且在第二模式下從第一和第二多路復用器輸出多路復用器輸出信號。
6.如權(quán)利要求1所述的電子電路，其中所述輸出電路包括第一級多路復用器，用于接收來自多個可編程邏輯部件的多路復用器輸出信號，所述第一級多路復用器由第二控制信號Y控制。
7.如權(quán)利要求6所述的電子電路，其中所述輸出電路包括至少一個另一級多路復用，所述至少一個另一級多路復用包括至少一個多路復用器，可配置來接收第一級多路復用器中多路復用器的輸出，并且所述至少一個另一級多路復用在第三控制信號Z的控制下提供輸出信號。
8.如權(quán)利要求1所述的電子電路，其中所述多路復用器根據(jù)第一控制信號X從邏輯輸入信號中選擇輸出，所述輸出電路還包括第一級多路復用器，用于接收來自多個可編程邏輯部件的多路復用器輸出信號，所述第一級多路復用器由第二控制信號Y控制，第二級多路復用，所述第二級多路復用包括至少一個另一多路復用器，可配置來接收第一級多路復用器中多路復用器的輸出，并且在第三控制信號Z的控制之下提供輸出信號，其中當所述電路被配置為在多位操作數(shù)處理模式下操作時，所述第一、第二和第三控制信號中的至少一個可被用作為輔助控制信號。
9.如權(quán)利要求1所述的電子電路，還包括進位輸入端和進位輸出端，一進位鏈耦合在進位輸入端、輸入電路和進位輸出端之間；在多位操作數(shù)模式下，所述可編程邏輯部件至少耦合到沿著進位鏈的連續(xù)位置，以便處理來自所述進位鏈的進位信號，所述輸出電路在隨機邏輯模式下在另外輸入信號的控制之下選擇來自可編程邏輯部件的輸出信號，并且在多位操作數(shù)模式下并行傳遞來自可編程邏輯部件的輸出。
10.如權(quán)利要求9所述的電子電路，其中把進位鏈的進位輸出端與反相器/非反相器電路的反相非反相控制輸入端耦合。
11.如權(quán)利要求1所述的電子電路，其中所述單元包括減法控制電路，被布置成至少控制進位鏈的進位輸出確定操作，所述進位鏈根據(jù)在沿著所述進位鏈的每個位置上的進位輸入信號和輸入信號來確定進位輸出信號，還被配置成在減法控制信號的控制之下，由減法控制電路控制至少在適于加法的確定和適于減法的確定之間切換進位輸出確定。
12.如權(quán)利要求1所述的電子電路，其中所述單元為每個可編程邏輯部件包括一相應的乘法電路，耦合來在向可編程邏輯部件的輸入端提供可編程邏輯部件的至少一個輸入信號之前，把所述至少一個輸入信號與被乘數(shù)相乘。
13.如權(quán)利要求1所述的電子電路，其中每個可編程邏輯部件具有用于來自邏輯輸入端的信號的兩單位的輸入端，每個可編程邏輯部件可配置來獨立地實現(xiàn)邏輯輸入端的任何兩個輸入位的邏輯函數(shù)。
14.如權(quán)利要求9所述的電子電路，其中所述進位鏈電路在所述位置和單元的進位輸入端之間具有可配置的耦合，以便在來自配置存儲器的配置信息的控制之下，可配置地把進位輸入信號提供給進位輸入信號或提供標準信號。
15.如權(quán)利要求1所述的電子電路，其中所述進位鏈電路具有多個可配置的耦合，每一個都分別耦合在所述位置之一和一個相應的可編程邏輯部件之間，以便在來自配置存儲器的配置信息的控制下，可配置地把來自所述位置的進位信號提供到可編程邏輯電路或者提供另一信號，該另一信號不是傳播通過進位鏈的結(jié)果。
16.如權(quán)利要求1所述的電子電路，其中所述反相器/非反相器電路包括異或電路。
17.如權(quán)利要求1所述的電子電路，其中所述反相器/非反相器電路包括多路復用器，所述多路復用器在第一輸入端接收查找表的輸出，而在第二輸入端接收所述查找表的輸出的反相輸出，所述多路復用器由進位信號控制。
18.如權(quán)利要求1所述的電子電路，其中所述輸入電路可被布置成在所述單元的信號輸入端和可編程邏輯部件的輸入端之間只提供所有可能耦合的真子集，所述子集包括多位操作數(shù)耦合，其中分別把信號輸入端與各可編程邏輯部件的相應輸入端耦合，并且所述子集還包括隨機邏輯耦合，其中把信號輸入端的子集與每個可編程邏輯部件的輸入端耦合。
19.如權(quán)利要求18所述的電子電路，其中所述子集包括兩位的輸出隨機邏輯耦合，其中把第一和第二子集的信號輸入端分別與多個可編程邏輯部件的每個第一和第二子集的輸入端耦合。
20.如權(quán)利要求1所述的電子電路，被配置為執(zhí)行隨機邏輯函數(shù)，其中每個可編程邏輯部件被配置為提供各自的輸入/輸出關(guān)系，并且來自所述邏輯輸入端的邏輯輸入信號選擇從哪個可編程邏輯部件把邏輯輸出信號傳遞到輸出電路的邏輯輸出端。
21.如權(quán)利要求1所述的電子電路，被配置為執(zhí)行多位操作數(shù)的信號處理函數(shù)，其中每個可編程邏輯部件被配置為根據(jù)來自進位鏈的進位輸入信號提供相同的輸入/輸出關(guān)系，并且輸出電路并行輸出來自可編程邏輯部件的輸出信號。
全文摘要
一種電子電路具有可編程邏輯單元，所述可編程邏輯單元具有多個可編程邏輯部件，所述可編程邏輯部件能夠被配置在多位操作數(shù)模式和隨機邏輯模式下操作。所述可編程邏輯部件并聯(lián)地耦合在輸入電路和輸出電路之間。在隨機邏輯模式下，所述輸入電路可以被配置為把來自邏輯輸入端的相同組合的邏輯輸入信號提供到可編程邏輯部件。在多位操作數(shù)處理模式下，所述輸入電路可以被配置為把來自不同邏輯輸入端的邏輯輸入信號提供到可編程邏輯部件。在多位操作數(shù)模式下，至少把可編程邏輯部件耦合到沿著進位鏈的連續(xù)位置，以便處理來自所述進位鏈的進位信號。在隨機邏輯模式下，輸出電路在其他輸入信號的控制之下選擇來自可編程邏輯部件的輸出信號，并且在多位操作數(shù)模式下，并行地傳遞來自所述可編程邏輯部件的輸出。所述可編程邏輯部件包括多路復用器，在所述可編程邏輯部件被配置為在多路復用模式下操作時，傳遞所接收的輸入信號之一?？梢栽诙嗦窂陀媚Ｊ胶投辔徊僮鲾?shù)處理模式之間共享控制信號。
文檔編號G06F7/50GK1751439SQ200480004613
公開日2006年3月22日 申請日期2004年2月12日 優(yōu)先權(quán)日2003年2月19日
發(fā)明者K·萊滕-諾瓦克 申請人:皇家飛利浦電子股份有限公司