專利名稱：筆記本計(jì)算機(jī)啟動(dòng)前期單步中斷除錯(cuò)裝置及方法
技術(shù)領(lǐng)域：
本發(fā)明是關(guān)于一種筆記本計(jì)算機(jī)的除錯(cuò)系統(tǒng)，特別是指一種筆記本計(jì)算機(jī)啟動(dòng)前期單步中斷除錯(cuò)裝置及方法。
背景技術(shù)：
一般計(jì)算機(jī)系統(tǒng)架構(gòu)中，包括有中央處理器、磁盤裝置、輸入裝置、輸出裝置、內(nèi)存等硬件組件，這些組件是藉由總線來達(dá)到連結(jié)及數(shù)據(jù)傳送、控制的功能。在計(jì)算機(jī)系統(tǒng)的研發(fā)或是系統(tǒng)的錯(cuò)誤診斷時(shí)，經(jīng)常需借助邏輯電路分析儀或是除錯(cuò)裝置作為找出錯(cuò)誤點(diǎn)的輔助工具。
每當(dāng)計(jì)算機(jī)啟動(dòng)時(shí)，計(jì)算機(jī)的基本輸出入系統(tǒng)(BIOS)會(huì)對(duì)系統(tǒng)硬件進(jìn)行一序列的測(cè)試，例如對(duì)連接于該計(jì)算機(jī)系統(tǒng)的顯示器、鍵盤、內(nèi)存、硬盤等進(jìn)行測(cè)試，此一開機(jī)時(shí)所進(jìn)行的系統(tǒng)自我測(cè)試程序(Power On Self Test)一般簡(jiǎn)稱為POST。當(dāng)在計(jì)算機(jī)系統(tǒng)的開機(jī)自我測(cè)試程序中，如果偵測(cè)到有任一裝置存在著錯(cuò)誤時(shí)，即會(huì)產(chǎn)生相對(duì)應(yīng)的開機(jī)測(cè)試錯(cuò)誤碼(POST Code)。檢測(cè)技術(shù)人員即可依據(jù)此一錯(cuò)誤碼的定義，而查詢出系統(tǒng)錯(cuò)誤處。而對(duì)于計(jì)算機(jī)制造廠商、組裝廠商或維修廠商而言，該開機(jī)測(cè)試錯(cuò)誤碼更是重要的測(cè)試信息。
然而，對(duì)于無法正常開機(jī)(尤其是無法順利執(zhí)行到第一個(gè)POST Code輸出指令)的計(jì)算機(jī)主機(jī)板，技術(shù)人員一般會(huì)運(yùn)用具備單步中斷功能的除錯(cuò)裝置(例如應(yīng)用在ISA總線或PCI總線的單步中斷除錯(cuò)卡)來協(xié)助問題分析及故障檢修。
一般臺(tái)式計(jì)算機(jī)大都配置有PCI總線(Peripheral Component InterconnectBus)的擴(kuò)充槽。該P(yáng)CI總線是目前計(jì)算機(jī)裝置所普遍采用的一種總線架構(gòu)。針對(duì)配置有標(biāo)準(zhǔn)PCI總線擴(kuò)充槽的臺(tái)式計(jì)算機(jī)的除錯(cuò)，在本發(fā)明先前所提出的專利申請(qǐng)案中已揭露了可針對(duì)PCI總線周期(PCI Bus Cycle)進(jìn)行單步中斷除錯(cuò)的裝置及方法。藉由此一單步中斷除錯(cuò)裝置的輔助，技術(shù)人員可以利用由PCI總線周期單步中斷除錯(cuò)裝置所搜集及顯示的地址(Address)、數(shù)據(jù)(Data)、命令(Command)等總線周期(Bus Cycle)除錯(cuò)相關(guān)信息予以分析或作為邏輯電路分析儀觸發(fā)設(shè)定的參考條件，以逐步逼近問題癥結(jié)點(diǎn)。
但是，就筆記本計(jì)算機(jī)而言，由于輕薄短小的要求，一般并未配置標(biāo)準(zhǔn)PCI總線擴(kuò)充槽。因此，一般的PCI總線周期單步中斷除錯(cuò)裝置即無法直接被應(yīng)用于筆記本計(jì)算機(jī)的除錯(cuò)作業(yè)。在筆記本計(jì)算機(jī)日益普及、以及具有強(qiáng)大功能及高度商業(yè)價(jià)值的狀況下，此實(shí)為一大缺憾。
再有，一般筆記本計(jì)算機(jī)大部份會(huì)具備承座(Docking)連接器，該承座連接器皆具有復(fù)數(shù)個(gè)PCI總線所定義的信號(hào)腳位。因此，如果能設(shè)計(jì)出一種通過該承座連接器的相關(guān)信號(hào)腳位、并能采用PCI總線周期單步中斷除錯(cuò)裝置的信息搜集及除錯(cuò)功能的話，則對(duì)于計(jì)算機(jī)研發(fā)工程師或是維修人員而言，當(dāng)會(huì)具有極大的實(shí)用價(jià)值。

發(fā)明內(nèi)容
本發(fā)明的主要目的是提供一種筆記本計(jì)算機(jī)啟動(dòng)前期單步中斷除錯(cuò)裝置，藉由一單步中斷除錯(cuò)裝置及一遠(yuǎn)程主控臺(tái)的除錯(cuò)信息搜集裝置以搜集一待檢測(cè)筆記本計(jì)算機(jī)于啟動(dòng)前期時(shí)欲檢視周期的總線周期除錯(cuò)相關(guān)信息。
本發(fā)明的另一目的是提供一種針對(duì)配置有承座連接器的筆記本計(jì)算機(jī)以單步中斷除錯(cuò)裝置進(jìn)行除錯(cuò)的系統(tǒng)。藉由本發(fā)明的設(shè)計(jì)，使一般適用于臺(tái)式計(jì)算機(jī)的總線周期單步中斷除錯(cuò)裝置可直接被應(yīng)用于筆記本計(jì)算機(jī)的除錯(cuò)作業(yè)。
本發(fā)明的又一目的是提供一種筆記本計(jì)算機(jī)啟動(dòng)前期單步執(zhí)行程序的自動(dòng)檢測(cè)及信息搜集裝置，該裝置包括有一單步中斷除錯(cuò)裝置與一遠(yuǎn)程主控臺(tái)的除錯(cuò)信息搜集裝置，其藉由信號(hào)連接線連接于該單步中斷除錯(cuò)裝置。單步中斷除錯(cuò)裝置中包括有用以產(chǎn)生目標(biāo)裝置選取信號(hào)(DEVSEL#)、及告知總線終止數(shù)據(jù)傳送信號(hào)(STOP#)的電路。
本發(fā)明的又一目的是提供一種以PCI總線周期單步中斷除錯(cuò)裝置對(duì)筆記本計(jì)算機(jī)進(jìn)行除錯(cuò)的裝置，本發(fā)明的PCI總線周期單步中斷除錯(cuò)裝置經(jīng)由一轉(zhuǎn)接裝置連接至筆記本計(jì)算機(jī)的承座連接器，以使該P(yáng)CI總線周期單步中斷除錯(cuò)裝置可以對(duì)該筆記本計(jì)算機(jī)進(jìn)行除錯(cuò)功能。
本發(fā)明的又一目的是提供一種筆記本計(jì)算機(jī)啟動(dòng)前期單步執(zhí)行程序的自動(dòng)檢測(cè)及信息搜集方法，其是在單步中斷除錯(cuò)裝置將選定欲檢視的待檢測(cè)筆記本計(jì)算機(jī)總線周期的除錯(cuò)相關(guān)信息被鎖存住后，藉由目標(biāo)裝置選取信號(hào)(DEVSEL#)、開關(guān)仿真信號(hào)、及告知總線終止數(shù)據(jù)傳送信號(hào)(STOP#)的產(chǎn)生的處理，而完成待檢測(cè)筆記本計(jì)算機(jī)于欲檢視周期的除錯(cuò)相關(guān)信息的搜集。
為了實(shí)現(xiàn)上述的本發(fā)明目的，本發(fā)明提供一種筆記本計(jì)算機(jī)啟動(dòng)前期單步中斷除錯(cuò)裝置，用以選取一筆記本計(jì)算機(jī)于啟動(dòng)前期中的總線周期除錯(cuò)相關(guān)信息，該筆記本計(jì)算機(jī)配置有一連接器，且在連接器中包括有筆記本計(jì)算機(jī)總線信號(hào)，該除錯(cuò)裝置包括有一轉(zhuǎn)接裝置，其包括有第一連接器，可連接于該筆記本計(jì)算機(jī)的承座連接器，以使其信號(hào)腳位經(jīng)由該承座連接器與筆記本計(jì)算機(jī)的總線信號(hào)連接；第二連接器，具有預(yù)先定義的固定信號(hào)腳位，各固定信號(hào)腳位經(jīng)由內(nèi)部連接線連接于該第一連接器的信號(hào)腳位，以將筆記本計(jì)算機(jī)的總線信號(hào)引出至第二連接器的固定信號(hào)腳位。一單步中斷除錯(cuò)裝置，可連接于該轉(zhuǎn)接裝置的第二連接器，以透過通過該轉(zhuǎn)接裝置及連接器而與筆記型筆記本計(jì)算機(jī)的總線信號(hào)連接；該單步中斷除錯(cuò)裝置于該筆記本計(jì)算機(jī)啟動(dòng)前期時(shí)，將欲檢視的總線周期的除錯(cuò)相關(guān)信息鎖存住后，該單步中斷除錯(cuò)裝置在下一個(gè)總線周期開始時(shí)，致能一目標(biāo)裝置選取信號(hào)(DEVSEL#)，并暫停該總線周期的進(jìn)行，以逐一擷取該筆記本計(jì)算機(jī)啟動(dòng)前期所欲檢視分總線周期除錯(cuò)相關(guān)信息，并與一標(biāo)準(zhǔn)樣本數(shù)據(jù)進(jìn)行比對(duì)，以對(duì)該筆記本計(jì)算機(jī)啟動(dòng)前期進(jìn)行除錯(cuò)作業(yè)。
本發(fā)明的其它目的及其設(shè)計(jì)，將藉由以下的較佳實(shí)施例及附圖作進(jìn)一步的說明如下。


圖1顯示本發(fā)明的系統(tǒng)連接示意圖；圖2顯示筆記本計(jì)算機(jī)與本發(fā)明PCI總線周期單步中斷除錯(cuò)裝置及遠(yuǎn)程主控臺(tái)之間的進(jìn)一步系統(tǒng)連接示意圖；圖3顯示本發(fā)明PCI總線周期單步中斷除錯(cuò)裝置的電路方框圖；圖4顯示本發(fā)明遠(yuǎn)程主控制臺(tái)與除錯(cuò)信息搜集裝置的系統(tǒng)連接示意圖；圖5顯示圖4中除錯(cuò)信息搜集裝置的電路方框圖；
圖6顯示本發(fā)明單步中斷除錯(cuò)裝置、待檢測(cè)筆記本計(jì)算機(jī)、除錯(cuò)信息搜集裝置間在執(zhí)行單步中斷除錯(cuò)時(shí)各相關(guān)信號(hào)的時(shí)序圖。
其中，附圖標(biāo)記說明如下1筆記本計(jì)算機(jī)10承座連接器11中央處理器 12內(nèi)存13PCI橋接器 14PCI裝置15PCI/ISA橋接器 16ISA裝置171系統(tǒng)總線 172PCI總線173ISA總線2單步中斷除錯(cuò)裝置21地址及命令鎖存控制電路211地址及命令鎖存控制邏輯電路212地址及命令鎖存寄存器213地址及命令緩沖器控制邏輯電路214地址及命令緩沖器 22地址及命令譯碼電路23目標(biāo)裝置選取(DEVSEL#)信號(hào)產(chǎn)生電路24數(shù)據(jù)及字節(jié)致能信號(hào)(BE#)鎖存控制電路241數(shù)據(jù)及字節(jié)致能信號(hào)鎖存控制邏輯電路242數(shù)據(jù)及字節(jié)致能信號(hào)鎖存寄存器25顯示裝置 251地址及命令顯示單元252數(shù)據(jù)及字節(jié)致能信號(hào)顯示單元26操作開關(guān) 261反彈跳電路27告知總線終止數(shù)據(jù)傳送(STOP#)信號(hào)產(chǎn)生電路281信號(hào)輸入連接器282信號(hào)輸出連接器3遠(yuǎn)程主控臺(tái) 30除錯(cuò)信息搜集裝置301中斷請(qǐng)求信號(hào)產(chǎn)生電路 302輸入/輸出地址緩沖器303輸入/輸出數(shù)據(jù)緩沖器 304輸入/輸出控制信號(hào)緩沖器305控制邏輯電路產(chǎn)生電路 306錯(cuò)誤警示電路31中央處理器 32內(nèi)存321除錯(cuò)信息緩沖區(qū)322標(biāo)準(zhǔn)樣本數(shù)據(jù)緩沖區(qū)
33PCI橋接器 34PCI裝置35PCI/ISA橋接器 36ISA裝置371系統(tǒng)總線 372PCI總線373ISA總線4轉(zhuǎn)接裝置 41內(nèi)部連接線50信號(hào)連接線 51連接器52連接器 60信號(hào)連接線61第二連接器 62連接器70信號(hào)連接線 71第一連接器具體實(shí)施方式
同時(shí)參閱圖1及圖2所示，其中圖1顯示本發(fā)明的系統(tǒng)連接示意圖，而圖2顯示一筆記本計(jì)算機(jī)與PCI總線周期單步中斷除錯(cuò)裝置及遠(yuǎn)程主控臺(tái)之間的進(jìn)一步系統(tǒng)連接示意圖。構(gòu)成本發(fā)明除錯(cuò)系統(tǒng)的裝置包括有一PCI總線周期單步中斷除錯(cuò)裝置2、一遠(yuǎn)程主控臺(tái)3、一可配置在該遠(yuǎn)程主控臺(tái)3中的除錯(cuò)信息搜集裝置30、一轉(zhuǎn)接裝置4。
在一典型的待測(cè)筆記本計(jì)算機(jī)1中包括有中央處理器11、內(nèi)存12、PCI橋接器13(PCI Bridge)、PCI裝置14、PCI/ISA橋接器15(PCI/ISA Bridge)、ISA裝置16等裝置。中央處理器11與內(nèi)存12是連接于系統(tǒng)總線171，該系統(tǒng)總線171再通過PCI橋接器13連接一PCI總線172(Peripheral ComponentInterconnect)。在該P(yáng)CI總線172上可供連接各種PCI裝置14(例如局域網(wǎng)絡(luò)界面卡、影像卡、輸出入界面卡等界面裝置)。該P(yáng)CI總線172通過PCI/ISA橋接器15連接一ISA總線173(Industry Standard Architecture)，在該ISA總線173上可配置數(shù)個(gè)ISA插槽，以供插接各種ISA裝置16。
該筆記本計(jì)算機(jī)1并未配置有PCI總線插槽，但具有一承座連接器10，該承座連接器10的復(fù)數(shù)個(gè)信號(hào)腳位中包括有PCI總線所定義的信號(hào)腳位。在標(biāo)準(zhǔn)的PCI總線規(guī)格中，其接腳依功能可區(qū)分為系統(tǒng)支持接腳、地址與數(shù)據(jù)接腳、界面控制信號(hào)、總線仲裁信號(hào)、及錯(cuò)誤告知信號(hào)。與本發(fā)明相關(guān)的接腳功能及定義略述如下PCICLK(Clock，PCI系統(tǒng)時(shí)脈)提供PCI總線時(shí)脈信號(hào)。
AD[31..0](Address Bus，地址總線)32位的PCI總線的地址/數(shù)據(jù)信號(hào)。
C/BE#[3..0](Command/Byte Enable，命令/位致能信號(hào))多任務(wù)輸出的命令與字節(jié)致能信號(hào)。在地址階段時(shí)，若啟動(dòng)則指示對(duì)應(yīng)的字節(jié)將涉及數(shù)據(jù)轉(zhuǎn)移；在數(shù)據(jù)階段時(shí)，是作為命令的功能，指示總線的類型。
FRAME#(Frame，數(shù)據(jù)傳送框信號(hào))由總線控制器啟動(dòng)，指示數(shù)據(jù)轉(zhuǎn)移的開始，并且延續(xù)整個(gè)動(dòng)作期間。
IRDY#(Initiator Ready，主端裝置就緒)，由總線控制器啟動(dòng)，指示已經(jīng)將成立的數(shù)據(jù)置放于總線上，或是已經(jīng)就緒自總線中讀取數(shù)據(jù)。
TRDY#(Target Ready，目標(biāo)裝置就緒)，由被選取的裝置啟動(dòng)，指示已將數(shù)據(jù)放在總線上，或是已經(jīng)就緒自總線中讀取數(shù)據(jù)。
DEVSEL#(Device Select，目標(biāo)裝置選取)，由被選取的裝置啟動(dòng)，告知總線控制器，它已經(jīng)認(rèn)知到自己的裝置位置。
STOP#(Target Ready，輸入/輸出，告知總線終止數(shù)據(jù)傳送)，由被選取的裝置啟動(dòng)，告知總線控制器終止目前正在進(jìn)行的數(shù)據(jù)轉(zhuǎn)移動(dòng)作。
該P(yáng)CI總線周期單步中斷除錯(cuò)裝置2的一端經(jīng)由信號(hào)連接線50及連接器51、52與遠(yuǎn)程主控臺(tái)3的除錯(cuò)信息搜集裝置30連接。該信號(hào)連接線50作為除錯(cuò)信息的傳送以及PCI總線周期單步中斷除錯(cuò)裝置2、除錯(cuò)信息搜集裝置30二者之間進(jìn)行信號(hào)交握(Handshaking)所需的相關(guān)控制信號(hào)。該遠(yuǎn)程主控臺(tái)3是作為除錯(cuò)系統(tǒng)的控制主機(jī)或終端機(jī)。
轉(zhuǎn)接裝置4可經(jīng)由信號(hào)連接線70及第一連接器71與筆記本計(jì)算機(jī)1的承座連接器10連接，以使其信號(hào)腳位經(jīng)由該承座連接器10與筆記本計(jì)算機(jī)1的PCI總線信號(hào)連接。該轉(zhuǎn)接裝置4的第二連接器61具有預(yù)先定義的固定信號(hào)腳位，各固定信號(hào)腳位經(jīng)由內(nèi)部連接線41連接至該第一連接器71的信號(hào)腳位，以將筆記本計(jì)算機(jī)1的PCI總線信號(hào)引出至第二連接器61的固定信號(hào)腳位。
該P(yáng)CI總線周期單步中斷除錯(cuò)裝置2的一端則經(jīng)由信號(hào)連接線60及連接器62與轉(zhuǎn)接裝置4的第二連接器61連接。該P(yáng)CI總線周期單步中斷除錯(cuò)裝置2在欲檢視的筆記本計(jì)算機(jī)PCI總線周期中取得該筆記本計(jì)算機(jī)1的總線主控權(quán)，并擷取該筆記本計(jì)算機(jī)1的PCI總線周期的除錯(cuò)相關(guān)信息及信號(hào)。
本發(fā)明中的PCI總線周期單步中斷除錯(cuò)裝置2的電路方框圖請(qǐng)參考圖3所示，其主要包括有一地址及命令鎖存控制電路21、一地址及命令譯碼電路22、一目標(biāo)裝置選取(DEVSEL#)信號(hào)產(chǎn)生電路23、一數(shù)據(jù)及字節(jié)致能信號(hào)(DATA/BE#)鎖存控制電路24、一顯示裝置25、一操作開關(guān)26、一告知總線終止數(shù)據(jù)傳送(STOP#)信號(hào)產(chǎn)生電路27。
圖3中的地址及命令鎖存控制電路21進(jìn)一步包括有一地址及命令鎖存控制邏輯電路211(Address/Command Latch Control Logic)、一地址及命令鎖存寄存器212(Address/Command Latch Register)、一地址及命令緩沖器控制邏輯電路213(Address/Command Buffer Control Logic)、一地址及命令緩沖器214(Address/Command Buffer)。其中該地址及命令鎖存控制邏輯電路211可用以產(chǎn)生一地址及命令鎖存控制信號(hào)至地址及命令鎖存寄存器212中，以將地址總線AD[31..0]中的地址(Address)及C/BE#[3..0]中的命令(Command)信號(hào)鎖存至該地址及命令鎖存寄存器212中。該地址及命令鎖存寄存器212是一先進(jìn)先出寄存器(FIFO)，地址及命令緩沖器214亦是一先進(jìn)先出緩沖器(FIFO)，其動(dòng)作是由緩沖器控制邏輯電路213所產(chǎn)生的緩沖器控制信號(hào)所控制。
地址及命令譯碼電路22是用以將被鎖存住的待檢視總線周期的地址及命令予以譯碼。
DEVSEL#信號(hào)產(chǎn)生電路23是在待檢視的總線周期結(jié)束后，在下一個(gè)PCI總線周期一開始，F(xiàn)RAME#信號(hào)之后產(chǎn)生一DEVSEL#信號(hào)至除錯(cuò)信息搜集裝置30，直到STOP#脈波信號(hào)產(chǎn)生之后，該DEVSEL#信號(hào)則回復(fù)為高態(tài)。
數(shù)據(jù)及字節(jié)致能信號(hào)鎖存控制電路24中包括有一數(shù)據(jù)及字節(jié)致能信號(hào)鎖存控制邏輯電路241(Data/BE#Latch Control Logic)及一數(shù)據(jù)及字節(jié)致能信號(hào)鎖存寄存器242(Data/BE#Latch Register)。其中該數(shù)據(jù)及字節(jié)致能信號(hào)鎖存控制邏輯電路241可以在待檢視的總線周期的期間中，當(dāng)PCI總線中的IRDY#與TRDY#皆呈低態(tài)的期間，將AD[31..0]總線中數(shù)據(jù)(Data)及C/BE#[3..0]中的字節(jié)致能信號(hào)BE#鎖存至該數(shù)據(jù)及字節(jié)致能信號(hào)鎖存寄存器242中。該數(shù)據(jù)及字節(jié)致能信號(hào)鎖存寄存器242為一先進(jìn)先出寄存器(FIFO)。
顯示裝置25中包括有一地址及命令顯示單元251與一數(shù)據(jù)及字節(jié)致能信號(hào)顯示單元252。其中該地址及命令顯示單元251連接于該地址及命令鎖存控制電路21中的地址及命令緩沖器214的輸出端，用以顯示欲檢視周期的被鎖存地址及命令狀態(tài)。數(shù)據(jù)及字節(jié)致能信號(hào)顯示單元252連接于該數(shù)據(jù)及字節(jié)致能信號(hào)鎖存控制電路24中的數(shù)據(jù)及字節(jié)致能信號(hào)鎖存寄存器242的輸出端，用以顯示欲檢視周期的被鎖存數(shù)據(jù)及字節(jié)致能信號(hào)的狀態(tài)。
操作開關(guān)26在使用者的手動(dòng)操作下，可產(chǎn)生一開/關(guān)的開關(guān)信號(hào)至STOP#信號(hào)產(chǎn)生電路27中，且該開關(guān)信號(hào)可經(jīng)由一反彈跳電路261，以消除該操作開關(guān)26于開/關(guān)瞬時(shí)所產(chǎn)生的不穩(wěn)信號(hào)。
該STOP#信號(hào)產(chǎn)生電路27可在每當(dāng)接收到該操作開關(guān)26被壓按后所產(chǎn)生的開關(guān)信號(hào)、或是偵測(cè)到由遠(yuǎn)程主控臺(tái)3的除錯(cuò)信息搜集裝置30經(jīng)由信號(hào)輸入連接器281所送來的開關(guān)仿真信號(hào)SW-EMULATE時(shí)，用以產(chǎn)生一STOP#信號(hào)。該STOP#信號(hào)會(huì)被送至前述的DEVSEL#信號(hào)產(chǎn)生電路23中，以使待測(cè)筆記本計(jì)算機(jī)的PCI總線重復(fù)目前的總線周期。
圖3所示的電路方框圖中，包括有信號(hào)輸入連接器281及一信號(hào)輸出連接器282，其中該信號(hào)輸入連接器281是用以將遠(yuǎn)程主控臺(tái)3的除錯(cuò)信息搜集裝置30所產(chǎn)生的開關(guān)仿真信號(hào)SW-EMULATE送至STOP#信號(hào)產(chǎn)生電路27中。而信號(hào)輸出連接器282亦連接至遠(yuǎn)程主控臺(tái)3的除錯(cuò)信息搜集裝置30，以將地址、數(shù)據(jù)、命令、BE#、DEVSEL#等信號(hào)送至該除錯(cuò)信息搜集裝置30中。
圖4顯示本發(fā)明遠(yuǎn)程主控制臺(tái)3與除錯(cuò)信息搜集裝置30的系統(tǒng)連接示意圖。該遠(yuǎn)程主控制臺(tái)3可采用任何型式的中央處理器、輸出入接口、以及操作系統(tǒng)的計(jì)算機(jī)系統(tǒng)所構(gòu)成，本實(shí)施例中是以可以支持PCI總線接口的計(jì)算機(jī)裝置為實(shí)施例進(jìn)一步說明如下。
該除錯(cuò)信息搜集裝置30主要包含有一中央處理器31、內(nèi)存32、PCI橋接器33、PCI裝置34、PCI/ISA橋接器35、ISA裝置36。中央處理器31與內(nèi)存32是連接于系統(tǒng)總線371，該系統(tǒng)總線371再通過PCI橋接器33連接一PCI總線372。該P(yáng)CI總線372上可供連接各種PCI裝置34。該P(yáng)CI總線372通過PCI/ISA橋接器35連接一ISA總線373，在該ISA總線373上可供連接各種ISA裝置36。
內(nèi)存32中包括有一除錯(cuò)信息緩沖區(qū)321，其是用以存放所有已搜集各個(gè)總線周期(Bus Cycle)的除錯(cuò)相關(guān)信息，例如某一總線周期的地址、數(shù)據(jù)、控制等信號(hào)狀態(tài)。除錯(cuò)信息搜集裝置30是連接于遠(yuǎn)程主控臺(tái)3的PCI總線372，且其經(jīng)由連接器300及信號(hào)連接線4而連接至單步中斷除錯(cuò)裝置2。內(nèi)存32中另包含有一標(biāo)準(zhǔn)樣本數(shù)據(jù)緩沖區(qū)322。
圖5顯示圖4中除錯(cuò)信息搜集裝置30的電路方框圖，其主要包括有一中斷請(qǐng)求信號(hào)產(chǎn)生電路301、一輸入/輸出地址緩沖器302(I/O AddressBuffer)、一輸入/輸出數(shù)據(jù)緩沖器303(I/O Data Buffer)、一輸入/輸出控制信號(hào)緩沖器304(I/O Control Signal Buffer)、一控制邏輯電路產(chǎn)生電路305、一錯(cuò)誤警示電路306。
該控制邏輯電路產(chǎn)生電路305經(jīng)由PCICLK、FRAME#、IRDY#、TRDY#、DEVSEL#等信號(hào)線連接于PCI總線372，并能產(chǎn)生一解除中斷請(qǐng)求信號(hào)INT_DST至中斷請(qǐng)求信號(hào)產(chǎn)生電路301，以及分別產(chǎn)生一控制信號(hào)讀取RD_CONTROL、一數(shù)據(jù)讀取RD_DATA、一地址讀取RD_ADDRESS等信號(hào)至輸入/輸出地址緩沖器302、輸入/輸出數(shù)據(jù)緩沖器303、及輸入/輸出控制信號(hào)緩沖器304。
圖6顯示本發(fā)明PCI總線周期單步中斷除錯(cuò)裝置、待檢測(cè)筆記本計(jì)算機(jī)、遠(yuǎn)程主控臺(tái)間在執(zhí)行單步中斷除錯(cuò)時(shí)各相關(guān)信號(hào)的時(shí)序圖。茲同時(shí)配合前述電路圖對(duì)本發(fā)明的控制流程作一說明如后。
首先，安裝于待檢測(cè)筆記本計(jì)算機(jī)1的單步中斷除錯(cuò)裝置2將某一欲檢視總線周期的地址(Address)、數(shù)據(jù)(Data)、以及控制等信號(hào)狀態(tài)鎖存住之后，該單步中斷除錯(cuò)裝置2會(huì)在下一個(gè)總線周期開始時(shí)，搶先致能DEVSEL#信號(hào)，并使TRDY#信號(hào)維持在無效(Inactive)狀態(tài)，以暫停此總線周期的進(jìn)行。
此一由單步中斷除錯(cuò)裝置2所產(chǎn)生的DEVSEL#信號(hào)，會(huì)通過信號(hào)連接線50傳送到遠(yuǎn)程主控臺(tái)3的除錯(cuò)信息搜集裝置30，該除錯(cuò)信息搜集裝置30隨即通過中斷請(qǐng)求信號(hào)產(chǎn)生電路301觸發(fā)一硬件中斷請(qǐng)求信號(hào)INTA#，經(jīng)由PCI總線372向中央處理器31要求處理該一中斷請(qǐng)求。再經(jīng)由中斷處理程序軟件的運(yùn)行，除錯(cuò)信息搜集裝置30會(huì)令中央處理器31發(fā)出一連串的輸出入讀取(I/O Read)及內(nèi)存寫入(Memory Write)指令，通過控制邏輯產(chǎn)生電路305分別產(chǎn)生一控制信號(hào)讀取RD_CONTROL、一數(shù)據(jù)讀取RD_DATA、一地址讀取RD_ADDRESS等信號(hào)至輸入/輸出地址緩沖器302、輸入/輸出數(shù)據(jù)緩沖器303、及輸入/輸出控制信號(hào)緩沖器304，使該單步中斷除錯(cuò)裝置2所送來的除錯(cuò)信息逐一經(jīng)由PCI總線372送至中央處理器31，并寫入內(nèi)存32的除錯(cuò)信息緩沖區(qū)321中，亦即在該除錯(cuò)信息緩沖區(qū)321是用以存放所有已搜集的各個(gè)PCI總線周期的除錯(cuò)相關(guān)信息。
在除錯(cuò)信息均已寫入除錯(cuò)信息緩沖區(qū)321之后，中斷處理程序會(huì)令除錯(cuò)信息搜集裝置30的控制邏輯電路產(chǎn)生電路305發(fā)送一解除中斷請(qǐng)求信號(hào)INT_DST至中斷請(qǐng)求信號(hào)產(chǎn)生電路301中，以通知中斷請(qǐng)求信號(hào)產(chǎn)生電路301解除中斷請(qǐng)求。
中央處理器31亦會(huì)將該新搜集的地址、數(shù)據(jù)、控制等信號(hào)狀態(tài)與事先加載到內(nèi)存32中的標(biāo)準(zhǔn)樣本數(shù)據(jù)緩沖區(qū)322的標(biāo)準(zhǔn)樣本數(shù)據(jù)作比對(duì)，如果不相符合，則令控制邏輯產(chǎn)生電路305產(chǎn)生一錯(cuò)誤警示信號(hào)Err至一錯(cuò)誤警示電路306，用以啟動(dòng)錯(cuò)誤警示電路306以燈號(hào)(如LED)或聲音(如蜂鳴器)等方式通知使用者。
如果該新搜集的地址、數(shù)據(jù)、控制等信號(hào)狀態(tài)與標(biāo)準(zhǔn)樣本數(shù)據(jù)緩沖區(qū)322的標(biāo)準(zhǔn)樣本數(shù)據(jù)內(nèi)容比對(duì)符合，則中央處理器31令控制邏輯產(chǎn)生電路305產(chǎn)生一開關(guān)仿真信號(hào)SW_EMULATE，此信號(hào)經(jīng)由信號(hào)連接線4被送回單步中斷除錯(cuò)裝置2。由于該開關(guān)仿真信號(hào)SW_EMULATE實(shí)際上等效于開關(guān)的切換，因此單步中斷除錯(cuò)裝置2的STOP#信號(hào)產(chǎn)生電路27自動(dòng)產(chǎn)生一STOP#信號(hào)，通知待檢測(cè)筆記本計(jì)算機(jī)1恢復(fù)總線周期的進(jìn)行，并重試該一被單步除錯(cuò)裝置2所中斷的總線周期。如此反復(fù)同樣的步驟，一直到標(biāo)準(zhǔn)樣本數(shù)據(jù)緩沖區(qū)322的所有標(biāo)準(zhǔn)樣本數(shù)據(jù)均已全部比對(duì)過為止。
而通過遠(yuǎn)程主控臺(tái)軟件程序的運(yùn)行，經(jīng)由除錯(cuò)信息緩沖區(qū)321所搜集到的所有各個(gè)總線周期除錯(cuò)相關(guān)信息，可被儲(chǔ)存到數(shù)據(jù)儲(chǔ)存裝置(如硬盤機(jī))，以作為進(jìn)一步除錯(cuò)分析及統(tǒng)計(jì)之用。
綜上所述，本發(fā)明所提供的上述筆記本計(jì)算機(jī)啟動(dòng)前期單步中斷除錯(cuò)裝置及方法確具高度的產(chǎn)業(yè)利用價(jià)值。而上述實(shí)施例說明，僅為本發(fā)明的較佳實(shí)施例說明，任何本領(lǐng)域的普通技術(shù)人員當(dāng)可依據(jù)本發(fā)明的上述實(shí)施例說明而作其它種種的改良及變化。然而這些依據(jù)本發(fā)明實(shí)施例所作的種種改良及變化，當(dāng)仍屬于本發(fā)明所保護(hù)的專利范圍內(nèi)。
權(quán)利要求
1.一種筆記本計(jì)算機(jī)啟動(dòng)前期單步中斷除錯(cuò)裝置，用以擷取一筆記本計(jì)算機(jī)于啟動(dòng)前期中的總線周期除錯(cuò)相關(guān)信息，該筆記本計(jì)算機(jī)配置有一承座連接器，且在承座連接器中包括有筆記本計(jì)算機(jī)總線信號(hào)，該除錯(cuò)裝置包括有一轉(zhuǎn)接裝置，包括有第一連接器，連接于該筆記本計(jì)算機(jī)的承座連接器，以使其信號(hào)腳位經(jīng)由該承座連接器與筆記本計(jì)算機(jī)的總線信號(hào)連接；第二連接器，具有預(yù)先定義的固定信號(hào)腳位，各固定信號(hào)腳位經(jīng)由內(nèi)部連接線連接于該第一連接器的信號(hào)腳位，以將筆記本計(jì)算機(jī)的總線信號(hào)引出至第二連接器的固定信號(hào)腳位；一單步中斷除錯(cuò)裝置，可連接于該轉(zhuǎn)接裝置的第二連接器，以通過該轉(zhuǎn)接裝置及承座連接器而與筆記本計(jì)算機(jī)的總線信號(hào)連接；其中該單步中斷除錯(cuò)裝置于該筆記本計(jì)算機(jī)啟動(dòng)前期時(shí)，將欲檢視的總線周期的除錯(cuò)相關(guān)信息鎖存住后，該單步中斷除錯(cuò)裝置在下一個(gè)總線周期開始時(shí)，致能一目標(biāo)裝置選取信號(hào)，并暫停該總線周期的進(jìn)行，以逐一擷取該筆記本計(jì)算機(jī)啟動(dòng)前期所欲檢視的總線周期除錯(cuò)相關(guān)信息，并與一標(biāo)準(zhǔn)樣本數(shù)據(jù)進(jìn)行比對(duì)，以對(duì)該筆記本計(jì)算機(jī)啟動(dòng)前期進(jìn)行除錯(cuò)作業(yè)。
2.如權(quán)利要求1所述的筆記本計(jì)算機(jī)啟動(dòng)前期單步中斷除錯(cuò)裝置，其中該承座連接器包括有筆記本計(jì)算機(jī)的PCI總線信號(hào)。
3.如權(quán)利要求1所述的筆記本計(jì)算機(jī)啟動(dòng)前期單步中斷除錯(cuò)裝置，其中該單步中斷除錯(cuò)裝置包括有一地址及命令鎖存控制電路，在欲檢視的筆記本計(jì)算機(jī)總線周期中將該筆記本計(jì)算機(jī)的地址及命令信號(hào)予以鎖存至一地址及命令鎖存寄存器中；一數(shù)據(jù)及字節(jié)致能信號(hào)鎖存控制電路，在欲檢視的筆記本計(jì)算機(jī)總線周期中將該筆記本計(jì)算機(jī)的數(shù)據(jù)及字節(jié)致能信號(hào)予以鎖存至一數(shù)據(jù)及字節(jié)致能信號(hào)鎖存寄存器中；一地址及命令譯碼電路，用以將被鎖存住的待檢視總線周期的地址及命令予以譯碼；一目標(biāo)裝置選取信號(hào)產(chǎn)生電路，在選定欲檢視的待檢測(cè)筆記本計(jì)算機(jī)總線周期的除錯(cuò)相關(guān)信息鎖存住后，該單步中斷除錯(cuò)裝置在下一個(gè)總線周期開始時(shí)，由該目標(biāo)裝置選取信號(hào)產(chǎn)生電路致能一目標(biāo)裝置選取信號(hào)至除錯(cuò)信息搜集裝置，并暫停該總線周期的進(jìn)行；一告知總線終止數(shù)據(jù)傳送信號(hào)產(chǎn)生電路，在每當(dāng)接收到該一由遠(yuǎn)程主控臺(tái)的除錯(cuò)信息搜集裝置所送來的開關(guān)仿真信號(hào)時(shí)，用以產(chǎn)生一告知總線終止數(shù)據(jù)傳送信號(hào)送至該目標(biāo)裝置選取信號(hào)產(chǎn)生電路中，以使待測(cè)筆記本計(jì)算機(jī)的總線重復(fù)目前的總線周期。
4.如權(quán)利要求3所述的筆記本計(jì)算機(jī)啟動(dòng)前期單步中斷除錯(cuò)裝置，其中該地址及命令鎖存控制電路包括有一地址及命令鎖存控制邏輯電路，用以產(chǎn)生一地址及命令鎖存控制信號(hào)；一地址及命令鎖存寄存器，于接收到該地址及命令鎖存控制邏輯電路所產(chǎn)生的地址及命令鎖存控制信號(hào)時(shí)，將待檢測(cè)筆記本計(jì)算機(jī)的地址及命令信號(hào)予以鎖存；一地址及命令緩沖器控制邏輯電路，用以產(chǎn)生一緩沖器控制信號(hào)；一地址及命令緩沖器，在該地址及命令緩沖器控制邏輯電路所產(chǎn)生的緩沖器控制信號(hào)的控制之下，將被鎖存在地址及命令鎖存寄存器中的地址及命令信號(hào)予以存入至地址及命令緩沖器中。
5.如權(quán)利要求3所述的筆記本計(jì)算機(jī)啟動(dòng)前期單步中斷除錯(cuò)裝置，其中該數(shù)據(jù)及字節(jié)致能信號(hào)鎖存控制電路包括有一數(shù)據(jù)及字節(jié)致能信號(hào)鎖存控制邏輯電路，用以產(chǎn)生一數(shù)據(jù)及字節(jié)致能信號(hào)鎖存控制信號(hào)；一數(shù)據(jù)及字節(jié)致能信號(hào)鎖存寄存器，于接收到該數(shù)據(jù)及字節(jié)致能信號(hào)鎖存控制邏輯電路所產(chǎn)生的數(shù)據(jù)及字節(jié)致能信號(hào)鎖存控制信號(hào)時(shí)，將待檢測(cè)筆記本計(jì)算機(jī)的數(shù)據(jù)及字節(jié)致能信號(hào)予以鎖存。
6.如權(quán)利要求3所述的筆記本計(jì)算機(jī)啟動(dòng)前期單步中斷除錯(cuò)裝置，其中該單步中斷除錯(cuò)裝置更包括有一地址及命令顯示單元，連接至該地址及命令鎖存控制電路，用以顯示欲檢視周期的被鎖存地址及命令狀態(tài)。
7.如權(quán)利要求3所述的筆記本計(jì)算機(jī)啟動(dòng)前期單步中斷除錯(cuò)裝置，其中該單步中斷除錯(cuò)裝置更包括有一數(shù)據(jù)及字節(jié)致能信號(hào)顯示單元，連接至該數(shù)據(jù)及字節(jié)致能信號(hào)鎖存控制電路，用以顯示欲檢視周期的被鎖存數(shù)據(jù)及字節(jié)致能信號(hào)的狀態(tài)。
8.如權(quán)利要求1所述的筆記本計(jì)算機(jī)啟動(dòng)前期單步中斷除錯(cuò)裝置，其中該單步中斷除錯(cuò)裝置更連接有一除錯(cuò)信息搜集裝置，藉由該除錯(cuò)信息搜集裝置以搜集該總線周期單步中斷除錯(cuò)裝置所送出的除錯(cuò)相關(guān)信息及信號(hào)。
9.如權(quán)利要求8所述的筆記本計(jì)算機(jī)啟動(dòng)前期單步中斷除錯(cuò)裝置，其中該除錯(cuò)信息搜集裝置配置在一遠(yuǎn)程主控臺(tái)，兩者間藉由連接器及信號(hào)連接線予以連接。
10.如權(quán)利要求9所述的筆記本計(jì)算機(jī)啟動(dòng)前期單步中斷除錯(cuò)裝置，其中該遠(yuǎn)程主控臺(tái)的內(nèi)存中配置有一除錯(cuò)信息緩沖區(qū)，用以存放所有搜集自單步中斷除錯(cuò)裝置所傳送過來的筆記本計(jì)算機(jī)各個(gè)欲檢視總線周期的除錯(cuò)相關(guān)信息；一標(biāo)準(zhǔn)樣本數(shù)據(jù)緩沖區(qū)，用以存放預(yù)設(shè)的標(biāo)準(zhǔn)樣本數(shù)據(jù)。
11.如權(quán)利要求8所述的筆記本計(jì)算機(jī)啟動(dòng)前期單步中斷除錯(cuò)裝置，其中該除錯(cuò)信息搜集裝置包括有一控制邏輯產(chǎn)生電路，用以產(chǎn)生該開關(guān)仿真信號(hào)，并送到單步中斷除錯(cuò)裝置的告知總線終止數(shù)據(jù)傳送信號(hào)產(chǎn)生電路；至少一緩沖器，用以暫存該單步中斷除錯(cuò)裝置所送來的除錯(cuò)相關(guān)信息；一中斷請(qǐng)求信號(hào)產(chǎn)生電路，用以接收該單步中斷除錯(cuò)裝置所送來的目標(biāo)裝置選取信號(hào)，并據(jù)以產(chǎn)生一中斷請(qǐng)求信號(hào)至該遠(yuǎn)程主控臺(tái)的中央處理器，以將該單步中斷除錯(cuò)裝置所送來的除錯(cuò)信息逐一寫入遠(yuǎn)程主控臺(tái)中內(nèi)存的除錯(cuò)信息緩沖區(qū)中。
12.如權(quán)利要求8所述的筆記本計(jì)算機(jī)啟動(dòng)前期單步中斷除錯(cuò)裝置，其中該除錯(cuò)信息搜集裝置更包括有一錯(cuò)誤警示電路。
13.一種筆記本計(jì)算機(jī)啟動(dòng)前期單步中斷除錯(cuò)方法，藉由一單步中斷除錯(cuò)裝置擷取一筆記本計(jì)算機(jī)于啟動(dòng)前期的總線周期除錯(cuò)相關(guān)信息，該筆記本計(jì)算機(jī)配置有一承座連接器，且在承座連接器中包括有總線信號(hào)，該方法包括有將該單步中斷除錯(cuò)裝置經(jīng)由一轉(zhuǎn)接裝置連接至筆記本計(jì)算機(jī)的承座連接器，該轉(zhuǎn)接裝置包括有第一連接器、第二連接器、以及連接于第一連接器與第二連接器間的內(nèi)部連接線；該單步中斷除錯(cuò)裝置將選定欲檢視的筆記本計(jì)算機(jī)總線周期的除錯(cuò)相關(guān)信息經(jīng)由該轉(zhuǎn)接裝置予以鎖存??；該單步中斷除錯(cuò)裝置在下一個(gè)總線周期開始時(shí)，致能一目標(biāo)裝置選取信號(hào)，并暫停該總線周期的進(jìn)行；該除錯(cuò)信息搜集裝置接收到該目標(biāo)裝置選取信號(hào)后，將該單步中斷除錯(cuò)裝置所鎖存的除錯(cuò)相關(guān)信息逐一寫入遠(yuǎn)程主控臺(tái)的一除錯(cuò)信息緩沖區(qū)中；將該搜集的除錯(cuò)相關(guān)信息的信號(hào)狀態(tài)與一標(biāo)準(zhǔn)樣本數(shù)據(jù)作比對(duì)，如果相符合，則由除錯(cuò)信息搜集裝置產(chǎn)生一開關(guān)仿真信號(hào)至單步中斷除錯(cuò)裝置；單步中斷除錯(cuò)裝置接收到該開關(guān)仿真信號(hào)后，產(chǎn)生一告知總線終止數(shù)據(jù)傳送信號(hào)，通知待檢測(cè)筆記本計(jì)算機(jī)恢復(fù)總線周期的進(jìn)行，并重試該一被單步除錯(cuò)裝置所中斷的總線周期，如此反復(fù)同樣的步驟直到所有標(biāo)準(zhǔn)樣本數(shù)據(jù)均全部比對(duì)過為止。
14.如權(quán)利要求13所述的筆記本計(jì)算機(jī)啟動(dòng)前期單步中斷除錯(cuò)方法，其中該除錯(cuò)信息搜集裝置于接收到單步中斷除錯(cuò)裝置所送來的目標(biāo)裝置選取信號(hào)后，通過中斷處理程序?qū)⒃搯尾街袛喑e(cuò)裝置所鎖存的除錯(cuò)相關(guān)信息寫入除錯(cuò)信息緩沖區(qū)中，該中斷處理程序包括下列步驟由除錯(cuò)信息搜集裝置的中斷請(qǐng)求信號(hào)產(chǎn)生電路觸發(fā)一硬件中斷請(qǐng)求信號(hào)至遠(yuǎn)程主控臺(tái)的中央處理器；由該遠(yuǎn)程主控臺(tái)的中央處理器發(fā)出一連串的輸出入讀取及內(nèi)存寫入指令，通過一控制邏輯產(chǎn)生電路分別產(chǎn)生一控制信號(hào)讀取、一數(shù)據(jù)讀取、一地址讀取等信號(hào)至該除錯(cuò)信息搜集裝置中的輸入/輸出地址緩沖器、輸入/輸出數(shù)據(jù)緩沖器、及輸入/輸出控制信號(hào)緩沖器，使該單步中斷除錯(cuò)裝置所送來的除錯(cuò)相關(guān)信息逐一寫入內(nèi)存的除錯(cuò)信息緩沖區(qū)中；在除錯(cuò)信息均已寫入除錯(cuò)信息緩沖區(qū)后，由該控制邏輯電路產(chǎn)生電路發(fā)送一解除中斷請(qǐng)求信號(hào)至中斷請(qǐng)求信號(hào)產(chǎn)生電路中，以通知解除中斷請(qǐng)求。
15.如權(quán)利要求13所述的筆記本計(jì)算機(jī)啟動(dòng)前期單步中斷除錯(cuò)方法，其中該標(biāo)準(zhǔn)樣本數(shù)據(jù)預(yù)先加載至該遠(yuǎn)程主控臺(tái)內(nèi)存中的一標(biāo)準(zhǔn)樣本數(shù)據(jù)緩沖區(qū)中。
16.如權(quán)利要求13所述的筆記本計(jì)算機(jī)啟動(dòng)前期單步中斷除錯(cuò)方法，其中該搜集的除錯(cuò)相關(guān)信息的信號(hào)狀態(tài)與標(biāo)準(zhǔn)樣本數(shù)據(jù)比對(duì)結(jié)果若為不符合，則該遠(yuǎn)程主控臺(tái)更包括有一產(chǎn)生警示的步驟。
17.如權(quán)利要求13所述的筆記本計(jì)算機(jī)啟動(dòng)前期單步中斷除錯(cuò)方法，更包括將該單步中斷除錯(cuò)裝置所擷取到的待檢測(cè)計(jì)算機(jī)總線周期的除錯(cuò)相關(guān)信息分別予以顯示在一顯示裝置的步驟。
18.如權(quán)利要求13所述的筆記本計(jì)算機(jī)啟動(dòng)前期單步中斷除錯(cuò)方法，其中該單步中斷除錯(cuò)裝置所擷取到的待檢測(cè)計(jì)算機(jī)總線周期的除錯(cuò)相關(guān)信息包括該總線周期的地址、數(shù)據(jù)、命令等信息。
19.如權(quán)利要求13所述的筆記本計(jì)算機(jī)啟動(dòng)前期單步中斷除錯(cuò)方法，其中更包括將該除錯(cuò)相關(guān)信息儲(chǔ)存到數(shù)據(jù)儲(chǔ)存裝置以作為進(jìn)一步除錯(cuò)分析及統(tǒng)計(jì)的步驟。
20.如權(quán)利要求13所述的筆記本計(jì)算機(jī)啟動(dòng)前期單步中斷除錯(cuò)方法，其中該承座連接器包括有筆記本計(jì)算機(jī)的PCI總線信號(hào)。
全文摘要
本發(fā)明公開了一種筆記本計(jì)算機(jī)啟動(dòng)前期單步中斷除錯(cuò)裝置及方法，是以一轉(zhuǎn)接裝置連接于單步中斷除錯(cuò)裝置與筆記本計(jì)算機(jī)的承座連接器之間，該單步中斷除錯(cuò)裝置可通過該轉(zhuǎn)接裝置及承座連接器而與筆記本計(jì)算機(jī)的總線信號(hào)連接。該單步中斷除錯(cuò)裝置于該筆記本計(jì)算機(jī)啟動(dòng)前期時(shí)，將欲檢視的總線周期的除錯(cuò)相關(guān)信息鎖存住后，該單步中斷除錯(cuò)裝置在下一個(gè)總線周期開始時(shí)，致能一目標(biāo)裝置選取信號(hào)(DEVSEL#)，并暫停該總線周期的進(jìn)行，以逐一擷取該筆記本計(jì)算機(jī)啟動(dòng)前期所欲檢視的總線周期除錯(cuò)相關(guān)信息，并與一標(biāo)準(zhǔn)樣本數(shù)據(jù)進(jìn)行比對(duì)，以對(duì)該筆記本計(jì)算機(jī)啟動(dòng)前期進(jìn)行除錯(cuò)作業(yè)。
文檔編號(hào)G06F11/22GK1619502SQ20031011654
公開日2005年5月25日 申請(qǐng)日期2003年11月18日 優(yōu)先權(quán)日2003年11月18日
發(fā)明者蔡俊男 申請(qǐng)人:神達(dá)電腦股份有限公司