專利名稱：具有多工輸出入介面架構(gòu)的電腦系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及在電腦系統(tǒng)架構(gòu)中連接總線使用一具有多工輸出入介面架構(gòu)的電腦系統(tǒng)，特別涉及一種使用PCI-Express總線介面的電腦系統(tǒng)架構(gòu)。
背景技術(shù)：
現(xiàn)行或常用技術(shù)中，因?yàn)橹醒胩幚韱卧?Central Processing Unit，CPU)的數(shù)據(jù)處理速度遠(yuǎn)大于此中央處理單元與系統(tǒng)存儲(chǔ)器(即隨機(jī)動(dòng)態(tài)存取存儲(chǔ)器，DRAM)的總線資料傳輸速度，而中央處理單元處理資料時(shí)，須隨時(shí)對(duì)該系統(tǒng)存儲(chǔ)器中作存取的動(dòng)作，故欲提升整體電腦系統(tǒng)效能，可以針對(duì)資料傳輸?shù)目偩€作改進(jìn)。
以現(xiàn)行普遍的架構(gòu)而言，請(qǐng)參閱圖1常用技術(shù)電腦系統(tǒng)內(nèi)部架構(gòu)第一示意圖，如圖所示，電腦系統(tǒng)架構(gòu)包括有處理整體電腦系統(tǒng)各樣資訊數(shù)據(jù)運(yùn)算的中央處理單元11，中央處理單元11藉第一芯片12與系統(tǒng)存儲(chǔ)器13與其他周邊連接，此第一芯片12于一般個(gè)人電腦架構(gòu)中的北橋芯片(north bridge)，而中央處理單元11與第一芯片12的第一系統(tǒng)總線101稱之為前端系統(tǒng)總線(front side bus)，第一芯片12中設(shè)置有存儲(chǔ)器控制器，以第二系統(tǒng)總線102連接系統(tǒng)存儲(chǔ)器13，現(xiàn)行大多以64位元的雙倍資料傳輸率(Double Data Rate，DDR)總線來連接，系統(tǒng)存儲(chǔ)器13即以雙倍資料傳輸率存儲(chǔ)器模組(Double Data Rate-SynchronousDRAM，DDR-SDRAM)來實(shí)施，第一芯片12更藉第三系統(tǒng)總線103來存取資料至顯示卡模組14，此第三系統(tǒng)總線103現(xiàn)行多為繪圖加速連接端(Accelerated GraphicPort，AGP)的總線實(shí)施，此繪圖加速連接端是電腦主機(jī)板上介面上插槽的一種，專為繪圖加速連接端顯示卡而設(shè)計(jì)，功能在于輸送往返于中央處理單元與繪圖顯示卡之間的影像資訊。而第一芯片12更藉第四系統(tǒng)總線104連接至第二芯片16，此第四系統(tǒng)總線104現(xiàn)行以周邊元件連接介面總線(Peripheral ComponentInterconnect，PCI)實(shí)施，此第四系統(tǒng)總線104不僅連接第一芯片12與第二芯片16，更為電腦系統(tǒng)各樣擴(kuò)充介面卡的傳輸總線，如聲效卡、網(wǎng)路卡等。此第二芯片16常用為芯片組中俗稱的南橋芯片(south bridge)，并藉第二芯片16連接控制各周邊，如鍵盤、鼠標(biāo)器等周邊裝置17，如磁盤控制器18，用以連接硬盤控制器、軟盤控制器等周邊儲(chǔ)存裝置，更有多種連接端19，如串行端(serialport)、平行端(parallel port)或萬用串行總線(USB)等。
圖2為常用技術(shù)電腦系統(tǒng)內(nèi)部架構(gòu)第二示意圖，本圖所示為將存儲(chǔ)器控制器由第一芯片12移至中央處理單元11，并藉第六系統(tǒng)總線106連接控制系統(tǒng)存儲(chǔ)器13，連接中央處理單元11的第一芯片，以第五系統(tǒng)總線105連接一圖框暫存器(frame buffer)21，此第五系統(tǒng)總線105現(xiàn)行使用64位元的雙倍資料傳輸率總線實(shí)施，圖框暫存器21用于內(nèi)建于電腦主機(jī)板上的顯示芯片，為使用繪圖加速連接端總線的顯示卡模組14的另外選擇。
多年來周邊元件連接介面總線(PCI)一直是掌管電腦內(nèi)資料傳送的主流技術(shù)標(biāo)準(zhǔn)，但升級(jí)PCI速度所費(fèi)不貲。而由美國(guó)英特爾(INTEL)電腦系統(tǒng)芯片公司將上述的現(xiàn)行電腦系統(tǒng)加以改良后成為第三代串接介面(third generation I/O，3GIO)，此第三代串接介面的總線資料傳輸速度可望比最高速的PCI技術(shù)(PCI-X)快六倍之多，進(jìn)而提升各種應(yīng)用的執(zhí)行效能。各請(qǐng)參閱圖3常用技術(shù)電腦系統(tǒng)內(nèi)部架構(gòu)第三示意圖，其中中央處理單元11藉第一芯片12與系統(tǒng)存儲(chǔ)器13以依第七系統(tǒng)總線107連接，此第七系統(tǒng)總線107為一四倍頻寬存儲(chǔ)器技術(shù)(QBM)的雙倍資料傳輸率存儲(chǔ)器模組(DDR-SDRAM)總線，是在現(xiàn)行架構(gòu)的雙倍資料傳輸率存儲(chǔ)器模組(DDR-SDRAM)中加以改良，在不增加自身基準(zhǔn)頻率的條件下增加了系統(tǒng)存儲(chǔ)器系統(tǒng)數(shù)據(jù)頻寬，而解決中央處理單元與系統(tǒng)存儲(chǔ)器之間傳輸線路影響和常用電腦系統(tǒng)中儲(chǔ)存系統(tǒng)執(zhí)行速度慢的問題。而第一芯片12與第二芯片16是以第三代串接介面的第八系統(tǒng)總線108連接。
圖4為常用技術(shù)電腦系統(tǒng)內(nèi)部架構(gòu)第四示意圖。圖示為將存儲(chǔ)器控制器移至中央處理單元11，并以現(xiàn)行雙倍資料傳輸率存儲(chǔ)器模組或四倍頻寬存儲(chǔ)器技術(shù)的第九系統(tǒng)總線109連接系統(tǒng)存儲(chǔ)器13，而第一芯片12亦以雙倍資料傳輸率存儲(chǔ)器模組或四倍頻寬存儲(chǔ)器技術(shù)的第十系統(tǒng)總線110連接圖框暫存器21，其中是依實(shí)際需要而選擇雙倍資料傳輸率存儲(chǔ)器模組或四倍頻寬存儲(chǔ)器技術(shù)二者其中之一總線。第一芯片12與第二芯片16亦以第三代串接介面的第八系統(tǒng)總線108連接。
以上所述為現(xiàn)行電腦主機(jī)板架構(gòu)，為改善現(xiàn)行電腦系統(tǒng)架構(gòu)內(nèi)部總線傳輸速度，本發(fā)明是使用四倍頻寬存儲(chǔ)器技術(shù)(QBM)與有多工傳輸功能的第三代串接介面以改善整體傳輸效能。

發(fā)明內(nèi)容
本發(fā)明為一種具有多工輸出入介面架構(gòu)的電腦系統(tǒng)，是在電腦系統(tǒng)的中央處理單元、存儲(chǔ)器與各周邊與芯片組的連接總線使用多個(gè)多工輸出入介面架構(gòu)總線，達(dá)到電腦系統(tǒng)內(nèi)部總線多路傳輸及增加傳輸速度的目的。此電腦系統(tǒng)包括有一中央處理單元；第一芯片，藉一前端系統(tǒng)總線連接該中央處理單元；一系統(tǒng)存儲(chǔ)器，藉一多倍頻寬存儲(chǔ)器架構(gòu)的總線連接該第一芯片；一顯示卡模組，藉一具有多工輸出入介面架構(gòu)的總線連接該第一芯片；及第二芯片，藉具有多工輸出入介面架構(gòu)的總線連接該第一芯片，該第二芯片并連接電腦系統(tǒng)的周邊裝置與多個(gè)連接端。
為進(jìn)一步說明本發(fā)明的上述目的、結(jié)構(gòu)特點(diǎn)和效果，以下將結(jié)合附圖對(duì)本發(fā)明進(jìn)行詳細(xì)的描述。


圖1為常用電腦系統(tǒng)內(nèi)部架構(gòu)的第一示意圖；圖2為常用電腦系統(tǒng)內(nèi)部架構(gòu)的第二示意圖；圖3為常用電腦系統(tǒng)內(nèi)部架構(gòu)的第三示意圖；圖4為常用電腦系統(tǒng)內(nèi)部架構(gòu)的第四示意圖；圖5為本發(fā)明具有多工輸出入介面架構(gòu)的電腦系統(tǒng)的第一示意圖；圖6為本發(fā)明具有多工輸出入介面架構(gòu)的電腦系統(tǒng)的第二示意圖；以及圖7為本發(fā)明具有多工輸出入介面架構(gòu)的電腦系統(tǒng)的第三示意圖。
具體實(shí)施例方式
請(qǐng)參閱圖5的本發(fā)明具有多工輸出入介面架構(gòu)的電腦系統(tǒng)第一示意圖，圖中所示的電腦系統(tǒng)架構(gòu)包括有處理整體電腦系統(tǒng)各樣資訊數(shù)據(jù)運(yùn)算的中央處理單元11，中央處理單元11藉第一芯片12與系統(tǒng)存儲(chǔ)器13與其他周邊連接，中央處理單元11與第一芯片12的第一系統(tǒng)總線101以前端系統(tǒng)總線實(shí)施，第一芯片12中設(shè)置有存儲(chǔ)器控制器與系統(tǒng)存儲(chǔ)器連接，本發(fā)明分別以第一總線51連接第一系統(tǒng)存儲(chǔ)器13a，以第二總線52連接第二系統(tǒng)存儲(chǔ)器13b，此第一總線51與第二總線52同時(shí)相容常用的64位元雙倍資料傳輸率的存儲(chǔ)器總線與一多倍頻寬存儲(chǔ)器技術(shù)的總線，此多倍頻寬存儲(chǔ)器技術(shù)的總線本發(fā)明是以四倍頻寬存儲(chǔ)器技術(shù)的64位元雙倍資料傳輸率總線來實(shí)施。
以上所述的電腦系統(tǒng)，為改善現(xiàn)行普遍的電腦架構(gòu)主機(jī)板總線傳輸速度，本發(fā)明于中央處理單元11與系統(tǒng)存儲(chǔ)器13之間使用四倍頻寬存儲(chǔ)器技術(shù)提升傳輸頻寬的電腦系統(tǒng)，此提升傳輸頻寬的電腦系統(tǒng)是在現(xiàn)行架構(gòu)的雙倍資料傳輸率存儲(chǔ)器模組中加以改良，在不增加自身基準(zhǔn)頻率的條件下增加系統(tǒng)存儲(chǔ)器系統(tǒng)數(shù)據(jù)頻寬，而解決中央處理單元與系統(tǒng)存儲(chǔ)器之間傳輸線路影響和常用電腦系統(tǒng)中儲(chǔ)存系統(tǒng)執(zhí)行速度慢的問題。此四倍頻寬存儲(chǔ)器技術(shù)不需要更高時(shí)脈頻率的存儲(chǔ)器元件，因此，此電腦系統(tǒng)也無需設(shè)計(jì)為高頻，這使得實(shí)現(xiàn)數(shù)據(jù)總線的高速傳輸設(shè)計(jì)更加容易，實(shí)現(xiàn)了一種高速、經(jīng)濟(jì)高效、可擴(kuò)展的解決辦法，解決了系統(tǒng)中不斷增加的處理能力和存儲(chǔ)器頻寬之間的矛盾。
四倍頻寬存儲(chǔ)器技術(shù)結(jié)構(gòu)的原理是當(dāng)欲運(yùn)算處理的數(shù)據(jù)從系統(tǒng)存儲(chǔ)器(13a，13b)經(jīng)第一芯片12輸出至中央處理單元11時(shí)，其以一傳輸?shù)幕鶞?zhǔn)頻率輸出，以一做為開關(guān)的晶體管在現(xiàn)行雙倍資料傳輸率總線的傳輸基準(zhǔn)頻率的90度相(phase)位移輸出作切換，是將每個(gè)傳輸?shù)南辔粫r(shí)間分割，使一個(gè)有效的數(shù)據(jù)位插入到前一個(gè)數(shù)據(jù)位沒有占用的時(shí)間內(nèi)，而達(dá)到雙倍于現(xiàn)行雙倍資料傳輸率總線架構(gòu)下的四倍頻寬存儲(chǔ)器架構(gòu)的目的。
圖5所示的電腦系統(tǒng)架構(gòu)中，第一芯片12藉第一多工輸出入介面架構(gòu)的總線53連接顯示卡模組14，即以有多工輸出入功能的第三代串接介面(multiplexed third generation I/O，3GIO)總線代替常用繪圖加速連接端(AGP)總線，但仍保有常用繪圖加速連接端總線的相容性，更增加本發(fā)明實(shí)施的彈性。另外，藉有第二多工輸出入介面架構(gòu)的總線54連接第二芯片16，以代替常用的周邊元件連接介面總線(PCI)，可達(dá)到更大頻寬而傳輸速度更快的目的，亦保有常用周邊元件連接介面總線的相容性，依不同須有采用。以上所述的第一多工輸出入介面架構(gòu)的總線53與第二多工輸出入介面架構(gòu)的總線54皆可依照主機(jī)板設(shè)計(jì)而變更使用現(xiàn)行總線或是具有多工輸出入介面架構(gòu)總線，而增加多重選擇性。第二芯片16更可藉另一多工輸出入介面架構(gòu)的總線連接一多工輸出入介面橋接芯片(3GIO bridge chip)(圖示于圖7)。
此有多工輸出入功能的第三代串接介面即對(duì)資料采多工傳輸功能的總線，可解決現(xiàn)行常用周邊元件連接介面與繪圖加速連接端的瓶頸，并因?yàn)橛卸喙鬏敼δ?，故可同時(shí)使用在各式介面卡與電腦周邊上，亦可單獨(dú)存在于任一介面卡與周邊的傳輸。因?yàn)殡娔X主機(jī)板上的芯片組(如第一芯片12、第二芯片16等)的芯片針腳有限，若因?yàn)橹苓呥B接愈多而加多其針腳數(shù)目，則會(huì)有增加成本及擴(kuò)充彈性不大的缺點(diǎn)，若使用此多工輸出入功能的第三代串接介面，其針腳可多工使用，使系統(tǒng)擴(kuò)充與考慮成本因素而調(diào)整設(shè)計(jì)的彈性增加，又有節(jié)省成本的優(yōu)點(diǎn)。
如圖6的第二示意圖所示，為圖5第一實(shí)施例的第二態(tài)樣，存儲(chǔ)器控制器亦可設(shè)置于中央處理單元11中，再藉由上述的具有多倍頻寬存儲(chǔ)器技術(shù)的第一總線51連接第一系統(tǒng)存儲(chǔ)器13a，并可同時(shí)將存儲(chǔ)器控制器設(shè)置于第一芯片12中，使第二系統(tǒng)存儲(chǔ)器13b藉具有多倍頻寬存儲(chǔ)器技術(shù)的第二總線52連接第一芯片12。第二芯片16更可藉另一多工輸出入介面架構(gòu)的總線連接一多工輸出入介面橋接芯片(3GIO bridge chip)(圖示于圖7)。
圖7為本發(fā)明提升傳輸頻寬的電腦系統(tǒng)第二示意圖，與中央處理單元11以多倍頻寬存儲(chǔ)器架構(gòu)的第一總線51連接第一系統(tǒng)存儲(chǔ)器13a，第一芯片12以多倍頻寬存儲(chǔ)器架構(gòu)的第三總線73連接圖框暫存器21，另外以第一多工輸出入介面架構(gòu)的總線53連接顯示卡模組14取代常用繪圖加速連接端總線，但仍有常用繪圖加速連接端總線的相容性，可以多重選擇使用。第一芯片12以第二多工輸出入介面架構(gòu)的總線54連接第二芯片16，更設(shè)置有一獨(dú)立的第三代串接介面的第三多工輸出入介面架構(gòu)的總線75連接至一多工輸出入介面橋接芯片70，此多工輸出入介面橋接芯片70為了提供更多連接周邊裝置選擇而設(shè)置，具有多重?cái)U(kuò)充性。以上所述的第一多工輸出入介面架構(gòu)的總線53與第二多工輸出入介面架構(gòu)的總線54皆可依照主機(jī)板設(shè)計(jì)而變更使用現(xiàn)行總線或是具有多工輸出入介面架構(gòu)的總線，而增加多重選擇性。
以上為本發(fā)明具有多工輸出入介面架構(gòu)的電腦系統(tǒng)實(shí)施例的詳細(xì)說明，在電腦系統(tǒng)中各總線以多個(gè)多倍頻寬存儲(chǔ)器架構(gòu)與多工傳輸功能的第三代串接介面的多重選擇性，達(dá)到增加電腦系統(tǒng)傳輸頻寬與有擴(kuò)充彈性的目的與功效。
雖然本發(fā)明已參照當(dāng)前的具體實(shí)施例來描述，但是本技術(shù)領(lǐng)域中的普通技術(shù)人員應(yīng)當(dāng)認(rèn)識(shí)到，以上的實(shí)施例僅是用來說明本發(fā)明，在沒有脫離本發(fā)明精神的情況下還可作出各種等效的變化和修改，因此，只要在本發(fā)明的實(shí)質(zhì)精神范圍內(nèi)對(duì)上述實(shí)施例的變化、變型都將落在本發(fā)明權(quán)利要求書的范圍內(nèi)。
權(quán)利要求
1.一種具有多工輸出入介面架構(gòu)的電腦系統(tǒng)，至少包含一中央處理單元；第一芯片，藉一前端系統(tǒng)總線連接該中央處理單元；一系統(tǒng)存儲(chǔ)器，藉一多倍頻寬存儲(chǔ)器架構(gòu)的總線連接該第一芯片；一顯示卡模組，藉第一多工輸出入介面架構(gòu)的總線連接該第一芯片；及第二芯片，藉第二多工輸出入介面架構(gòu)的總線連接該第一芯片，該第二芯片并連接電腦系統(tǒng)的周邊裝置與多個(gè)連接端；其中，該第一多工輸出入介面架構(gòu)的總線系在第三代輸出入介面總線與周邊元件總線之間作切換。
2.如權(quán)利要求1所述的具有多工輸出入介面架構(gòu)的電腦系統(tǒng)，其特征在于，該第一芯片為一北橋芯片與該第二芯片為一南橋芯片。
3.如權(quán)利要求1所述的具有多工輸出入介面架構(gòu)的電腦系統(tǒng)，其特征在于，該系統(tǒng)存儲(chǔ)器與該第一芯片的傳輸總線為可選擇該四倍頻寬存儲(chǔ)器架構(gòu)與一雙倍資料傳輸率的總線。
4.如權(quán)利要求1所述的具有多工輸出入介面架構(gòu)的電腦系統(tǒng)，其特征在于，該第一多工輸出入介面架構(gòu)選擇性切換一繪圖加速連接端總線與多工傳輸功能的第三代串接介面。
5.如權(quán)利要求1所述的具有多工輸出入介面架構(gòu)的電腦系統(tǒng)，其特征在于，還包含第三多工輸出入介面架構(gòu)總線連接該第一芯片與一多工輸出入介面橋接芯片。
6.一種具有多工輸出入介面架構(gòu)的電腦系統(tǒng)，至少包含一中央處理單元；第一系統(tǒng)存儲(chǔ)器，系藉具有多倍頻寬存儲(chǔ)器架構(gòu)的第一總線連接該中央處理單元；第一芯片，藉一前端系統(tǒng)總線連接該中央處理單元；第二系統(tǒng)存儲(chǔ)器，的藉具有多倍頻寬存儲(chǔ)器架構(gòu)的第二總線連接該第一芯片；一顯示卡模組，藉第一多工輸出入介面架構(gòu)的總線連接該第一芯片；及第二芯片，藉第二多工輸出入介面架構(gòu)的總線連接該第一芯片，該第二芯片并連接電腦系統(tǒng)的周邊裝置與多個(gè)連接端；其中，該第一多工輸出入介面架構(gòu)的總線系在第三代輸出入介面總線與周邊元件總線之間作切換。
7.如權(quán)利要求6所述的具有多工輸出入介面架構(gòu)的電腦系統(tǒng)，其特征在于，該第一芯片為一北橋芯片與該第二芯片為一南橋芯片。
8.如權(quán)利要求6所述的具有多工輸出入介面架構(gòu)的電腦系統(tǒng)，其特征在于，該多工輸出入介面架構(gòu)的總線為一多工傳輸功能的第三代串接介面。
9.如權(quán)利要求6所述的具有多工輸出入介面架構(gòu)的電腦系統(tǒng)，其特征在于，該第一系統(tǒng)存儲(chǔ)器與該中央處理單元的傳輸總線為可選擇該多倍頻寬存儲(chǔ)器架構(gòu)與一雙倍資料傳輸率的總線。
10.如權(quán)利要求6所述的具有多工輸出入介面架構(gòu)的電腦系統(tǒng)，其特征在于，該第二系統(tǒng)存儲(chǔ)器與該第一芯片的傳輸總線為可選擇該多倍頻寬存儲(chǔ)器架構(gòu)與一雙倍資料傳輸率的總線。
11.如權(quán)利要求6所述的具有多工輸出入介面架構(gòu)的電腦系統(tǒng)，其特征在于，該顯示卡模組與該第一芯片的傳輸總線為可選擇該多工輸出入介面架構(gòu)與一繪圖加速連接端的總線。
12.如權(quán)利要求6所述的多工輸出入介面架構(gòu)的電腦系統(tǒng)，其特征于，還包含第三多工輸出入介面架構(gòu)總線連接該第一芯片與一多工輸出入介面橋接芯片。
全文摘要
本發(fā)明涉及一種具有多工輸出入介面架構(gòu)的電腦系統(tǒng)，是在電腦系統(tǒng)的中央處理單元、存儲(chǔ)器與各周邊與芯片組的連接總線使用多個(gè)多工輸出入介面架構(gòu)總線，此電腦系統(tǒng)包括一中央處理單元；第一芯片，是藉一前端系統(tǒng)總線連接中央處理單元；一系統(tǒng)存儲(chǔ)器，藉一多倍頻寬存儲(chǔ)器架構(gòu)的總線連接第一芯片；一顯示卡模組，藉一多工輸出入介面架構(gòu)的總線連接第一芯片；及第二芯片，藉具有多工輸出入介面架構(gòu)的總線連接第一芯片，第二芯片并連接電腦系統(tǒng)的周邊裝置與多個(gè)連接端。
文檔編號(hào)G06F13/14GK1545039SQ20031011611
公開日2004年11月10日 申請(qǐng)日期2003年11月14日 優(yōu)先權(quán)日2003年11月14日
發(fā)明者許峻榮, 張伊佐, 余嘉興 申請(qǐng)人:威盛電子股份有限公司