專利名稱：時(shí)脈調(diào)整裝置及方法
技術(shù)領(lǐng)域：
本發(fā)明是關(guān)于一種主機(jī)板超頻的技術(shù)領(lǐng)域，尤指一種用于主機(jī)板中以執(zhí)行超頻動(dòng)作的時(shí)脈調(diào)整裝置及方法。
背景技術(shù)：
一般公知個(gè)人電腦主機(jī)板具有一時(shí)脈晶片，以提供不同時(shí)脈給該主機(jī)板上的中央處理器(Central Processor Unit，CPU)、與其他晶片及總線使用。由于各晶片在設(shè)計(jì)時(shí)均有考慮其工作頻率的余裕度(tolerance)，故在個(gè)人電腦主機(jī)板上可執(zhí)行一起頻動(dòng)作，以提高系統(tǒng)的工作頻率，進(jìn)而提升系統(tǒng)的效能。
圖1是一般個(gè)人電腦主機(jī)板的結(jié)構(gòu)圖，其包含一中央處理器110、一北橋(north bridge)晶片120、一南橋(south bridge)晶片130及一時(shí)脈晶片140。如欲執(zhí)行超頻動(dòng)作時(shí)，先于該時(shí)脈晶片140設(shè)定其內(nèi)部一看門狗計(jì)時(shí)器(watch dog timer)141，其后啟動(dòng)該內(nèi)部看門狗計(jì)時(shí)器141，再執(zhí)行超頻動(dòng)作，該時(shí)脈晶片140將一輸出時(shí)脈提高一些后再輸出至主機(jī)板系統(tǒng)，以檢查該主機(jī)板系統(tǒng)是否當(dāng)機(jī)。
例如該時(shí)脈晶片140將100MHz的中央處理器上作時(shí)脈CPU_CLK提高至101MHz后再輸出至該主機(jī)板系統(tǒng)。同時(shí)，該中央處理器110執(zhí)行一基本輸入輸出系統(tǒng)(Basic Input Output System，BIOS)程序，以經(jīng)由該南橋晶片的SCLK及SDATA訊號(hào)，而重置該看門狗計(jì)時(shí)器141。若是101MHz的CPU_CLK可接受時(shí)，該中央處理器110則可在該看門狗計(jì)時(shí)器141計(jì)時(shí)終了前，重置該看門狗計(jì)時(shí)器141，該時(shí)脈晶片140則將一安全時(shí)脈FsafeMHz設(shè)為101MHz，該時(shí)脈晶片140再將101MHz的CPU_CLK提高至102MHz，并輸出至該主機(jī)板系統(tǒng)。
若是102MHz的CPU_CLK不可接受時(shí)，此時(shí)由于該南橋晶片已無(wú)法輸出正確的SCLK及SDATA訊號(hào)，故無(wú)法重置該看門狗計(jì)時(shí)器141，故該看門狗計(jì)時(shí)器141會(huì)計(jì)時(shí)終了，此時(shí)該時(shí)脈晶片140則將該CPU_CLK設(shè)為FsafeMHz(101MHz)，重新啟動(dòng)該主機(jī)板系統(tǒng)。
然而，公知時(shí)脈晶片140在超頻動(dòng)作時(shí)，其所提供的各種輸出時(shí)脈訊號(hào)是互相關(guān)連，亦即如果調(diào)整加速圖形接口時(shí)脈AGP_CLK失敗時(shí)，同時(shí)亦讓其他輸出時(shí)脈訊號(hào)(例如CPU_CLK)無(wú)法繼續(xù)執(zhí)行超頻動(dòng)作。因此，所有接收時(shí)脈晶片140輸出的時(shí)脈訊號(hào)的晶片、總線或是其他電子元件皆只能運(yùn)作于對(duì)時(shí)脈訊號(hào)的頻率余裕度最低的元件的工作時(shí)脈。而該看門狗計(jì)時(shí)器141計(jì)時(shí)時(shí)間太長(zhǎng)，使得該時(shí)脈晶片140執(zhí)行連續(xù)超頻時(shí)，需花費(fèi)許多時(shí)間，因此，公知時(shí)脈晶片的超頻方法的設(shè)計(jì)仍有諸多缺失而有予以改進(jìn)的必要。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種時(shí)脈調(diào)整裝置及方法，其可對(duì)時(shí)脈晶片輸出的不同時(shí)脈訊號(hào)分別地進(jìn)行超頻動(dòng)作，并且減少時(shí)脈晶片進(jìn)行連續(xù)超頻所需的時(shí)間。
依據(jù)本發(fā)明的目的，提出一種時(shí)脈調(diào)整方法，用于使一時(shí)脈晶月執(zhí)行一起頻動(dòng)作，該時(shí)脈晶片設(shè)置于一主機(jī)板上，用以輸出復(fù)數(shù)個(gè)時(shí)脈訊號(hào)，該方法包括遞增一第一時(shí)脈訊號(hào)的頻率；當(dāng)該主機(jī)板無(wú)法正常工作時(shí)，重置該主機(jī)板，并紀(jì)錄當(dāng)時(shí)該第一時(shí)脈訊號(hào)的頻率；以及將該第一時(shí)脈訊號(hào)的頻率減去一預(yù)設(shè)安全值后，儲(chǔ)存該第一時(shí)脈訊號(hào)的頻率；其中，該時(shí)脈晶片重復(fù)上述步驟，以依序調(diào)整該些時(shí)脈訊號(hào)的頻率。
該時(shí)脈晶片先以一第一順序依序調(diào)整該些時(shí)脈訊號(hào)的頻率，再以一第二順序依序調(diào)整該些時(shí)脈訊號(hào)的頻率。
還包括同時(shí)將該些時(shí)脈訊號(hào)的頻率增加一特定值，以測(cè)試該主機(jī)板是否仍能正常工作。
依據(jù)本發(fā)明的另一目的，提出一種時(shí)脈調(diào)整裝置，用于執(zhí)行一超頻動(dòng)作，該時(shí)脈調(diào)整裝置與一中央處理器及一南橋晶片耦接，且該時(shí)脈調(diào)整裝置、該中央處理器及該南橋晶片系設(shè)置于一主機(jī)板上，該時(shí)脈調(diào)整裝置主要包含一暫存器，用以儲(chǔ)存復(fù)數(shù)個(gè)時(shí)脈訊號(hào)；一鎖相回路，與該暫存器耦接，用以分別輸出該些時(shí)脈訊號(hào)；以及一控制電路，用以控制該鎖相回路分別依序?qū)γ吭摃r(shí)脈訊號(hào)執(zhí)行該超頻動(dòng)作。
當(dāng)欲對(duì)一第一時(shí)脈訊號(hào)執(zhí)行該超頻動(dòng)作時(shí)，該暫存器輸出該第一時(shí)脈訊號(hào)的預(yù)設(shè)頻率至該鎖相回路，且當(dāng)對(duì)該第一時(shí)脈訊號(hào)執(zhí)行該超頻動(dòng)作直到該主機(jī)板無(wú)法正常工作時(shí)，將當(dāng)時(shí)該第一時(shí)脈訊號(hào)的頻率減去一預(yù)設(shè)安全值之后，儲(chǔ)存到該暫存器中。
依據(jù)該控制電路偵測(cè)不到該南橋晶片輸出的一序列總線訊號(hào)，而判定該主機(jī)板無(wú)法正常工作。
該時(shí)脈調(diào)整裝置還包括一計(jì)時(shí)器，與該控制電路耦接，由偵測(cè)該南橋晶片的一序列總線訊號(hào)無(wú)法重置該計(jì)時(shí)器，而判定該主機(jī)板無(wú)法正常工作。
該些時(shí)脈訊號(hào)分別輸出至一中央處理器或一AGP總線或是一PCI總線。
該控制電路先以一第一順序依序?qū)υ撔r(shí)脈訊號(hào)執(zhí)行該超頻動(dòng)作，再以一第二順序依序?qū)υ撔r(shí)脈訊號(hào)執(zhí)行該超頻動(dòng)作。
該控制電路同時(shí)將該些時(shí)脈訊號(hào)的頻率增加一特定值，以測(cè)試該主機(jī)板是否仍能正常工作。


圖1為本發(fā)明時(shí)脈調(diào)整方法的應(yīng)用系統(tǒng)結(jié)構(gòu)圖。
圖2為本發(fā)明時(shí)脈調(diào)整晶片的方塊圖。
圖3為本發(fā)明時(shí)脈調(diào)整方法的流程圖。
具體實(shí)施例方式
有關(guān)本發(fā)明的時(shí)脈調(diào)整裝置及方法的應(yīng)用環(huán)境，仍請(qǐng)參照?qǐng)D1所示的主機(jī)板的結(jié)構(gòu)圖，在本實(shí)施例中，主機(jī)板包含一中央處理器110、一北橋晶片120、一南橋晶片130及一時(shí)脈晶片140，該中央處理器110經(jīng)由一區(qū)域總線111連至該此橋晶片120。該此橋晶片120經(jīng)由一PCI總線122連至該南橋晶片130，且并具有一加速圖形接口(Accelerated GraphicsPort、AGP)121。該南橋晶片130則經(jīng)由一SM序列總線存取該時(shí)脈晶片140。該SM序列總線由一SCLK及SDATA訊號(hào)所組成。
前述時(shí)脈晶片140作為一時(shí)脈調(diào)整裝置，圖2顯示此時(shí)脈晶片140的方塊圖，其具有一看門狗計(jì)時(shí)器141、一鎖相回路裝置142、第1至第N暫存器(N為正整數(shù))143、一控制電路144及一旗標(biāo)145。該鎖相回路裝置142用以產(chǎn)生N組輸出時(shí)脈訊號(hào)，該第1至第N暫存器143供該鎖相回路裝置142依據(jù)其值而對(duì)應(yīng)產(chǎn)生該N組輸出時(shí)脈訊號(hào)(例如CPU_CLK，AGP_CLK，PCI_CLK…)，以分別提供該主機(jī)板上的中央處理器110、加速圖形接121及PCI總線122等的工作時(shí)脈，該第1至第N暫存器143在電源開機(jī)時(shí)分別被設(shè)定為一預(yù)定值。
該控制電路144控制該第1至第N暫存器143以執(zhí)行超頻動(dòng)作。該看門狗計(jì)時(shí)器141提供一計(jì)時(shí)功能，而南橋晶片130可經(jīng)由SCLK及SDATA訊號(hào)，以存取該旗標(biāo)145及該看門狗計(jì)時(shí)器141。
當(dāng)時(shí)脈晶片140進(jìn)行超頻時(shí)，該旗標(biāo)145被設(shè)為0，當(dāng)該時(shí)脈晶片140完成超頻動(dòng)作時(shí)，該旗標(biāo)145被設(shè)為1。故欲執(zhí)行超頻動(dòng)作時(shí)，中央處理器110執(zhí)行一BIOS程序，以通過(guò)此橋晶片120而由該南橋晶片的序列總線讀取該時(shí)脈晶片140中的旗標(biāo)145。若旗標(biāo)145為0時(shí)，表示該超頻動(dòng)作尚未完成，該BIOS程序持續(xù)讀取該旗桿145，此時(shí)序列匯總線的SCLK及SDATA訊號(hào)亦持續(xù)存在，若旗標(biāo)145為1時(shí)，表示該超頻動(dòng)作已完成，該BIOS程式結(jié)束讀取該旗標(biāo)145的動(dòng)作。而在該時(shí)脈調(diào)整晶片140執(zhí)行該超頻動(dòng)作過(guò)程中，若有該主機(jī)板上的電子設(shè)備因超頻過(guò)度而無(wú)法正常工作時(shí)，該南橋晶片130將無(wú)法產(chǎn)生SCLK及SDATA訊號(hào)，而使該時(shí)脈晶片140得以由判斷SCLK及SDATA訊號(hào)是否存在而得知主機(jī)板是否正常工作。
前述說(shuō)明是以該BIOS程序存取該旗標(biāo)145，而使該南橋晶片130產(chǎn)生SCLK及SDATA訊號(hào)。然亦可以該BIOS程序存取該看門狗計(jì)時(shí)器141，而由該南橋晶片130產(chǎn)生SCLK及SDATA訊號(hào)，據(jù)用以判定該主機(jī)板是否正常工作。
圖3為本發(fā)明的時(shí)脈調(diào)整方法的流程圖，如圖所示，其依i＝1-N序?qū)Φ趇暫存器所對(duì)應(yīng)的第i輸出時(shí)脈訊號(hào)調(diào)整而進(jìn)行超頻，首先，于步驟S301中，判斷是否對(duì)笫i時(shí)脈訊號(hào)(例如CPU_CLK)執(zhí)行超頻動(dòng)作，若否，則執(zhí)行步驟S315以由控制電路144依據(jù)該第i個(gè)暫存器的值來(lái)驅(qū)動(dòng)該鎖相回路裝置142以輸出時(shí)脈訊號(hào)供給至主機(jī)板上的對(duì)應(yīng)電子設(shè)備(CPU)。若是，再于步驟S303中，判斷第i個(gè)暫存器的值是否為其預(yù)定值(100MHz)。若是，表示該笫i時(shí)脈訊號(hào)尚未超頻，故執(zhí)行步驟S305以間始對(duì)第i時(shí)脈訊號(hào)進(jìn)行超頻。
于步驟S305中，將該第i個(gè)暫存器的值遞增(例如增加一增量值1MHz)，而該控制電路144依據(jù)該第i個(gè)暫存器的值，驅(qū)動(dòng)該鎖相回路裝置142，以調(diào)高對(duì)應(yīng)的輸出時(shí)脈訊號(hào)(CPU_CLK)的頻率至101MHz。其中，該增量值可為一預(yù)設(shè)值或使用者予以設(shè)定。步驟S306判斷SCLK及SDATA訊號(hào)是否存在，若該101MHz的輸出時(shí)脈訊號(hào)(CPU_CLK)仍可使該主機(jī)板上的各電子設(shè)備正常工作時(shí)，則該南橋晶片130仍可產(chǎn)生SCLK及SDATA訊號(hào)，表示主機(jī)板仍正常工作，故重回步驟S305，再將該第i個(gè)暫存器的值遞增(例如增加一增量值1MHz)，該控制電路144再依據(jù)該第i個(gè)暫存器的值，驅(qū)動(dòng)該鎖相回路裝置142，以調(diào)高對(duì)應(yīng)的輸出時(shí)脈訊號(hào)(CPU_CLK)的頻率至102MHz，如此重復(fù)地增調(diào)高該輸出時(shí)脈訊號(hào)(CPU_CLK)的頻率。
而若該102MHz的輸出時(shí)脈訊號(hào)(CPU_CLK)使該主機(jī)板上的中央處理器110無(wú)法正常工作時(shí)，則該南橋晶片130無(wú)法產(chǎn)生SCLK及SDATA訊號(hào)，故執(zhí)行步驟S309，以保留該第i個(gè)暫存器的值(102MHz)，并由時(shí)脈晶片140產(chǎn)生一重置訊號(hào)以重置該主機(jī)板上的各電子設(shè)備。
經(jīng)重置后再執(zhí)行步驟S301，于步驟S301中，由于先前已對(duì)第i個(gè)時(shí)脈訊號(hào)執(zhí)行超頻動(dòng)作，故于步驟S303中將判斷笫i個(gè)暫存器的值(102MHz)并非為其預(yù)定值(100MH2)，故執(zhí)行步驟S311。
于步驟S311中，由于該102MHz的輸出時(shí)脈訊號(hào)(CPU_CLK)會(huì)使該主機(jī)板上的中央處理器110無(wú)法正常工作，故將該第i個(gè)暫存器的值減少一預(yù)設(shè)安全值(例如1MHz)，該控制電路144便依據(jù)該笫i個(gè)暫存器的值，驅(qū)動(dòng)該鎖相回路裝置142，以調(diào)低對(duì)應(yīng)的輸出時(shí)脈訊號(hào)(CPU_CLK)的頻率至101MHz，以保證可使該主機(jī)板上的中央處理器110正常工作，據(jù)此，完成對(duì)第i輸出時(shí)脈訊號(hào)的超頻，再繼續(xù)對(duì)下一輸出時(shí)脈訊號(hào)(例如笫i+1時(shí)脈訊號(hào))進(jìn)行超頻(步驟S313)，直至完成對(duì)所有輸出時(shí)脈訊號(hào)的超頻。
又，由于主機(jī)板上的晶片、總線或是其他電子元件的運(yùn)作時(shí)脈頻率有可能沒有各自獨(dú)立，而會(huì)有互相相關(guān)的情況。因此，當(dāng)該控制電路144于分別依序?qū)υ摰?至第N輸出時(shí)脈訊號(hào)超頻后，可再一次地重復(fù)上述步驟，再一次地分別，而且較佳地以不同的順序，對(duì)該第1至笫N輸出時(shí)脈訊號(hào)進(jìn)行超頻動(dòng)作。之后，亦可分別對(duì)該第1至第N暫存器增加一特定值，再進(jìn)行前述的超頻步驟。由此方式以調(diào)高對(duì)應(yīng)的輸出時(shí)脈訊號(hào)的頻率，進(jìn)而測(cè)試該主機(jī)板最高工作頻率。
由上述說(shuō)明可知，本發(fā)明技術(shù)是依序?qū)χ鳈C(jī)板上的每一電子設(shè)備分別進(jìn)行超頻，其不同于公知技術(shù)是將所有的電子設(shè)備的輸出時(shí)脈訊號(hào)一起進(jìn)行超頻，而造成例如調(diào)整AGP_CLK失敗時(shí)，亦讓其他輸出時(shí)脈訊號(hào)(例如CPU_CLK)也無(wú)法繼續(xù)執(zhí)行超頻動(dòng)作。而本發(fā)明技術(shù)是可分別對(duì)各輸出時(shí)脈訊號(hào)進(jìn)行超頻動(dòng)作，而達(dá)到該主機(jī)板最佳工作頻率。同時(shí)，公知技術(shù)使用該看門狗計(jì)時(shí)器141以判斷該主機(jī)板是否正常工作，但該看門狗計(jì)時(shí)器141計(jì)時(shí)時(shí)間太長(zhǎng)，使得該時(shí)脈晶片140執(zhí)行連續(xù)超頻時(shí)，需花費(fèi)許多時(shí)間，本發(fā)明是由偵測(cè)到該南橋晶片130的序列總線訊號(hào)(SCLK及SDATA訊號(hào))是否存在，而判定該主機(jī)板是否正常工作，所花費(fèi)時(shí)間遠(yuǎn)較公知技術(shù)少，此在執(zhí)行連續(xù)超頻時(shí)，可節(jié)省許多時(shí)間。
上述實(shí)施例僅是為了方便說(shuō)明而舉例而已，本發(fā)明所主張的權(quán)利范圍自應(yīng)以申請(qǐng)專利范圍所述為準(zhǔn)，而非僅限于上述實(shí)施例。
權(quán)利要求
1.一種時(shí)脈調(diào)整方法，用于使一時(shí)脈晶片執(zhí)行一超頻動(dòng)作，該時(shí)脈晶片設(shè)置于一主機(jī)板上，用以輸出復(fù)數(shù)個(gè)時(shí)脈訊號(hào)，該方法包括遞增一第一時(shí)脈訊號(hào)的頻率；當(dāng)該主機(jī)板無(wú)法正常工作時(shí)，重置該主機(jī)板，并紀(jì)錄當(dāng)時(shí)該第一時(shí)脈訊號(hào)的頻率；以及將該第一時(shí)脈訊號(hào)的頻率減去一預(yù)設(shè)安全值后，儲(chǔ)存該第一時(shí)脈訊號(hào)的頻率；其中，該時(shí)脈晶片重復(fù)上述步驟，以依序調(diào)整該些時(shí)脈訊號(hào)的頻率。
2.如權(quán)利要求1所述的方法，其特征在于，該時(shí)脈晶片先以一第一順序依序調(diào)整該些時(shí)脈訊號(hào)的頻率，再以一第二順序依序調(diào)整該些時(shí)脈訊號(hào)的頻率。
3.如權(quán)利要求1所述的方法，其特征在于，還包括同時(shí)將該些時(shí)脈訊號(hào)的頻率增加一特定值，以測(cè)試該主機(jī)板是否仍能正常工作。
4.一種時(shí)脈調(diào)整裝置，用于執(zhí)行一起頻動(dòng)作，該時(shí)脈調(diào)整裝置與一中央處理器及一南橋晶片耦接，且該時(shí)脈調(diào)整裝置、該中央處理器及該南橋晶片設(shè)置于一主機(jī)板上，該時(shí)脈調(diào)整裝置主要包含一暫存器，用以儲(chǔ)存復(fù)數(shù)個(gè)時(shí)脈訊號(hào)；一鎖相回路，與該暫存器耦接，用以分別輸出該些時(shí)脈訊號(hào)；以及一控制電路，用以控制該鎖相回路分別依序?qū)γ吭摃r(shí)脈訊號(hào)執(zhí)行該超頻動(dòng)作。
5.如權(quán)利要求4所述的時(shí)脈調(diào)整裝置，其特征在于，當(dāng)欲對(duì)一第一時(shí)脈訊號(hào)執(zhí)行該超頻動(dòng)作時(shí)，該暫存器輸出該第一時(shí)脈訊號(hào)的預(yù)設(shè)頻率至該鎖相回路，且當(dāng)對(duì)該第一時(shí)脈訊號(hào)執(zhí)行該超頻動(dòng)作直到該主機(jī)板無(wú)法正常工作時(shí)，將當(dāng)時(shí)該第一時(shí)脈訊號(hào)的頻率減去一預(yù)設(shè)安全值之后，儲(chǔ)存到該暫存器中。
6.如權(quán)利要求5所述的時(shí)脈調(diào)整裝置，其特征在于，依據(jù)該控制電路偵測(cè)不到該南橋晶片輸出的一序列總線訊號(hào)，而判定該主機(jī)板無(wú)法正常工作。
7.如權(quán)利要求5所述的時(shí)脈調(diào)整裝置，其特征在于，該時(shí)脈調(diào)整裝置還包括一計(jì)時(shí)器，與該控制電路耦接，由偵測(cè)該南橋晶片的一序列總線訊號(hào)無(wú)法重置該計(jì)時(shí)器，而判定該主機(jī)板無(wú)法正常工作。
8.如權(quán)利要求4所述的時(shí)脈調(diào)整裝置，其特征在于，該些時(shí)脈訊號(hào)分別輸出至一CPU或一AGP總線或是一PCI總線。
9.如權(quán)利要求4所述的時(shí)脈調(diào)整裝置，其特征在于，該控制電路先以一第一順序依序?qū)υ撔r(shí)脈訊號(hào)執(zhí)行該超頻動(dòng)作，再以一第二順序依序?qū)υ撔r(shí)脈訊號(hào)執(zhí)行該超頻動(dòng)作。
10.如權(quán)利要求4所述的時(shí)脈調(diào)整裝置，其特征在于，該控制電路同時(shí)將該些時(shí)脈訊號(hào)的頻率增加一特定值，以測(cè)試該主機(jī)板是否仍能正常工作。
全文摘要
本發(fā)明提出一種時(shí)脈調(diào)整裝置及方法，用于執(zhí)行一超頻動(dòng)作，該時(shí)脈調(diào)整裝置主要包含一暫存器，用以儲(chǔ)存復(fù)數(shù)個(gè)時(shí)脈訊號(hào)；一鎖相回路，與該暫存器耦接，用以分別輸出該些時(shí)脈訊號(hào)；以及一控制電路，用以控制該鎖相回路分別依序?qū)γ吭摃r(shí)脈訊號(hào)執(zhí)行該超頻動(dòng)作。該方法包括遞增一第一時(shí)脈訊號(hào)的頻率；當(dāng)該主機(jī)板無(wú)法正常工作時(shí)，重置該主機(jī)板，并紀(jì)錄當(dāng)時(shí)該第一時(shí)脈訊號(hào)的頻率；以及將該第一時(shí)脈訊號(hào)的頻率減去一預(yù)設(shè)安全值后，儲(chǔ)存該第一時(shí)脈訊號(hào)的頻率；其中，該時(shí)脈晶片重復(fù)上述步驟，以依序調(diào)整該些時(shí)脈訊號(hào)的頻率。
文檔編號(hào)G06F1/08GK1607486SQ20031010068
公開日2005年4月20日 申請(qǐng)日期2003年10月13日 優(yōu)先權(quán)日2003年10月13日
發(fā)明者翁文祥, 張名君, 張義樹, 陳圣凱, 管繼孔 申請(qǐng)人:瑞昱半導(dǎo)體股份有限公司