專(zhuān)利名稱(chēng)：可選擇時(shí)鐘體系結(jié)構(gòu)的制作方法
背景本發(fā)明一般涉及可選擇時(shí)鐘體系結(jié)構(gòu)。
參照

圖1，為了產(chǎn)生通過(guò)光纖20傳輸?shù)墓庑盘?hào)，可使用串行化器/發(fā)送器5。這樣，發(fā)送器5從輸出寄存器24接收并行的數(shù)據(jù)位并將這種并行數(shù)據(jù)流轉(zhuǎn)換成表示串行數(shù)據(jù)流的輸出信號(hào)。隨后，將所述輸出信號(hào)輸送給光纖20。為了實(shí)現(xiàn)這種功能，發(fā)送器5可以包括接收將被輸送給光纖20的數(shù)據(jù)并行位(來(lái)自輸出寄存器24)的輸入寄存器12。由輸入寄存器12接收到的數(shù)據(jù)被輸送給通過(guò)電光(E/O)轉(zhuǎn)換電路11而耦合到光纖20的并行至串行轉(zhuǎn)換電路，或選擇器14。所述選擇器14隨后產(chǎn)生表示串行數(shù)據(jù)流的位的輸出信號(hào)(在其輸出端)。對(duì)于光串行總線(xiàn)20，所述選擇器14可以通過(guò)由來(lái)自選擇器14的輸出信號(hào)驅(qū)動(dòng)的光源11而耦合到所述總線(xiàn)20。
輸入寄存器12的操作與出現(xiàn)在發(fā)送器5的時(shí)鐘信號(hào)線(xiàn)19的時(shí)鐘信號(hào)(稱(chēng)作“TXPICLK信號(hào)”)的邊沿同步。這樣，與所述TXPICLK信號(hào)的預(yù)先確定的邊沿同步，輸出寄存器24接收新數(shù)據(jù)并傳遞存儲(chǔ)的數(shù)據(jù)給輸入寄存器12。
因?yàn)橛蛇x擇器14執(zhí)行的并行至串行轉(zhuǎn)換的本質(zhì)是，所述選擇器14由比TXPICLK頻率高的(出現(xiàn)在時(shí)鐘信號(hào)線(xiàn)13的)時(shí)鐘信號(hào)來(lái)提供時(shí)鐘。為了產(chǎn)生這個(gè)線(xiàn)路速率時(shí)鐘信號(hào)13，必須在發(fā)送器5中實(shí)現(xiàn)發(fā)送器5的時(shí)鐘倍增單元電路(未示出)。
理想的情形下，時(shí)鐘信號(hào)線(xiàn)13上的時(shí)鐘信號(hào)與TXPICLK信號(hào)同步，盡管這些信號(hào)有不同的頻率。然而，這些時(shí)鐘信號(hào)產(chǎn)生的方式及這些信號(hào)相互同步的方式會(huì)影響發(fā)送器5的各種特性。例如，這些時(shí)鐘信號(hào)產(chǎn)生及相互同步的方式會(huì)影響時(shí)鐘信號(hào)之間的相位誤差或抖動(dòng)、相位裕量、時(shí)鐘產(chǎn)生電路的功率消耗以及時(shí)鐘產(chǎn)生電路所花費(fèi)的電路板面積。
附圖簡(jiǎn)述圖1為現(xiàn)有技術(shù)串行總線(xiàn)發(fā)送器的原理圖。
圖2及圖3為串行化器/發(fā)送器的原理圖。
圖4為根據(jù)本發(fā)明實(shí)施例的具有可選擇時(shí)鐘體系結(jié)構(gòu)的串行化器/發(fā)送器的原理圖。
圖5及圖6示出根據(jù)本發(fā)明實(shí)施例的處在不同工作方式下的圖4中的發(fā)送器。
圖7為根據(jù)本發(fā)明實(shí)施例的光線(xiàn)路發(fā)送器的原理圖。
詳細(xì)說(shuō)明圖2及圖3描繪了與通過(guò)發(fā)送器或串行化器向光纖51傳輸數(shù)據(jù)相關(guān)的用于產(chǎn)生時(shí)鐘信號(hào)的不同方案。
更具體地說(shuō)，參照?qǐng)D2，一個(gè)這樣的方案包括使用串行化器或發(fā)送器50。所述發(fā)送器50包括并行至串行轉(zhuǎn)換電路，或多路復(fù)用器54，以提供表示數(shù)據(jù)串行位的信號(hào)。所述信號(hào)驅(qū)動(dòng)電光轉(zhuǎn)換器21，而所述電光轉(zhuǎn)換器響應(yīng)驅(qū)動(dòng)信號(hào)而在光纖51上驅(qū)動(dòng)光信號(hào)。
由多路復(fù)用器54提供的信號(hào)表示由多路復(fù)用器54從發(fā)送器50的輸入寄存器52并行接收到的數(shù)據(jù)的串行位。這樣，輸入寄存器52從(專(zhuān)用集成電路(ASIC)67的)輸出寄存器66接收數(shù)據(jù)并將數(shù)據(jù)與出現(xiàn)在時(shí)鐘信號(hào)線(xiàn)70上的時(shí)鐘信號(hào)(稱(chēng)作“TXPICLK”)同步地傳送到多路復(fù)用器54。輸出寄存器66接收稱(chēng)作“TXPCLK”信號(hào)(與“TXPICLK”除了在主要由ASIC 67造成的往返行程時(shí)延而引起的相位差之外一樣的信號(hào))的信號(hào)并使提供其數(shù)據(jù)給輸入寄存器52的過(guò)程與TXPICLK信號(hào)的邊沿同步。
多路復(fù)用器54工作在比輸入寄存器52及輸出寄存器66高的頻率下，因?yàn)閿?shù)據(jù)的并行至串行轉(zhuǎn)換由多路復(fù)用器54完成。這樣，多路復(fù)用器54的操作與由多路復(fù)用器54從時(shí)鐘信號(hào)線(xiàn)62接收到的時(shí)鐘信號(hào)的邊沿同步。
為了產(chǎn)生呈現(xiàn)在TXPCLK時(shí)鐘信號(hào)線(xiàn)72上的時(shí)鐘信號(hào)，發(fā)送器50包括構(gòu)成(至少部分地構(gòu)成)鎖相環(huán)電路的相位頻率比較器(PFC)64及電壓控制振蕩器(VCO)66。發(fā)送器50使用這個(gè)鎖相環(huán)電路來(lái)保證TXPICLK信號(hào)與呈現(xiàn)在時(shí)鐘信號(hào)線(xiàn)62上的時(shí)鐘信號(hào)同步。如圖2中所描述的，VCO 66的輸出端在時(shí)鐘信號(hào)線(xiàn)72上產(chǎn)生TXPCLK信號(hào)。由于圖2中所描述的配置，時(shí)鐘信號(hào)線(xiàn)72連接到時(shí)鐘信號(hào)線(xiàn)70，而在時(shí)鐘信號(hào)線(xiàn)70上出現(xiàn)的是TXPICLK信號(hào)。于是，如圖所示，VCO 66補(bǔ)償TXPCLK時(shí)鐘線(xiàn)72與TXPICLK時(shí)鐘線(xiàn)70之間的往返行程時(shí)延變化。
PFC 64具有連接到時(shí)鐘信號(hào)線(xiàn)70的用于接收TXPICLK信號(hào)的輸入端76。PFC 64的另一個(gè)輸入端74連接到時(shí)鐘倍增單元(CMU)56的輸出端。CMU 56具有接收被稱(chēng)作“TXREFCLK”的參考時(shí)鐘信號(hào)的輸入端。CMU 56將出現(xiàn)在時(shí)鐘信號(hào)線(xiàn)62上的信號(hào)與TXREFCLK參考時(shí)鐘信號(hào)同步，盡管時(shí)鐘信號(hào)線(xiàn)62上的時(shí)鐘信號(hào)的頻率可能明顯地高于TXREFCLK參考時(shí)鐘信號(hào)的頻率。CMU 56還在PFC 64的輸入端74上產(chǎn)生較低頻率的時(shí)鐘信號(hào)，并且這個(gè)較低頻率的時(shí)鐘信號(hào)與呈現(xiàn)在時(shí)鐘信號(hào)線(xiàn)62上的時(shí)鐘信號(hào)同步。
時(shí)鐘信號(hào)線(xiàn)70在接口A(yíng)SIC 67內(nèi)部連接到時(shí)鐘信號(hào)線(xiàn)72，時(shí)鐘信號(hào)線(xiàn)72又連接到VCO 66的輸出端。由于這種配置的緣故，所形成的由PFC 64及VCO 66構(gòu)成的鎖相環(huán)電路起到了將TXPICLK信號(hào)與由CMU 56提供的在輸入端74的時(shí)鐘信號(hào)同步的作用。因此，作為這種配置的結(jié)果，出現(xiàn)在時(shí)鐘信號(hào)線(xiàn)70上的TXPICLK信號(hào)及出現(xiàn)在時(shí)鐘信號(hào)線(xiàn)70上的TXPCLK信號(hào)各自與出現(xiàn)在時(shí)鐘信號(hào)線(xiàn)62上的時(shí)鐘信號(hào)同步。
在圖2中描述的這種配置的優(yōu)點(diǎn)是發(fā)送器50可以由處在發(fā)送路徑的單獨(dú)的集成電路制成。而且，這種配置還為較低頻率的往返行程時(shí)延變化提供了無(wú)限的相位裕量。這種配置的缺點(diǎn)是沒(méi)有內(nèi)在的或內(nèi)置的抖動(dòng)清除功能。因此，發(fā)送器50可能需要穩(wěn)定(即，“干凈”)的TXREFCLK參考時(shí)鐘信號(hào)，不然的話(huà)，可能會(huì)有過(guò)多的抖動(dòng)。
參照?qǐng)D3，為了提供抖動(dòng)清除功能，另一種可供選擇的方法是，可以利用介于參考時(shí)鐘源與發(fā)送器50的參考時(shí)鐘輸入端(即，CMU 56的參考時(shí)鐘輸入)之間的電路。因此，電路69包括發(fā)送器50。然而，在電路69中，發(fā)送器50被連接成不同的配置(將在下面描述)，并且發(fā)送器50還用于與外部電壓控制晶體振蕩器(VCXO)112連接。
與在圖2中所描述的發(fā)送器50不同，電路69的PFC 64用于將時(shí)鐘信號(hào)線(xiàn)62上的時(shí)鐘信號(hào)與TXREFCLK參考時(shí)鐘信號(hào)同步的配置。因此，PFC 64的一個(gè)輸入端76接收來(lái)自時(shí)鐘信號(hào)線(xiàn)58的TXREFCLK參考時(shí)鐘信號(hào)，而PFC 64的另一個(gè)輸入端接收來(lái)自CMU 56的輸出信號(hào)，這與在圖2中描述的與發(fā)送器50的連接形式一樣。然而PFC 64的輸出端連接到電壓控制石英振蕩器112(及環(huán)路濾波器100)以構(gòu)成鎖相環(huán)電路從而控制出現(xiàn)在CMU 56的輸入端上的信號(hào)。
由于這種配置的緣故，電路69的結(jié)果鎖相環(huán)電路調(diào)節(jié)提供給CMU56的時(shí)鐘信號(hào)的頻率以及相位，以便將這個(gè)信號(hào)鎖定在TXREFCLK信號(hào)上。響應(yīng)由VCXO 112所提供的時(shí)鐘信號(hào)，CMU 56產(chǎn)生時(shí)鐘信號(hào)線(xiàn)62上的時(shí)鐘信號(hào)以及時(shí)鐘信號(hào)線(xiàn)74和78上的時(shí)鐘信號(hào)(來(lái)自CMU 56的其它輸出時(shí)鐘信號(hào)線(xiàn))。
電路69的優(yōu)點(diǎn)是由基于VCXO的鎖相環(huán)電路提供了抖動(dòng)清除功能。于是，由于這種配置緣故，不再需要干凈的TXREFCLK參考時(shí)鐘信號(hào)。電路69的缺點(diǎn)是與圖2中所描述配置相比給出的相位裕量較小。因此，圖2及圖3中所描述的配置具有不同的、需要在不同的構(gòu)架中取舍的優(yōu)點(diǎn)及缺點(diǎn)。
為了容許兩種體系結(jié)構(gòu)中的任意一個(gè)，在圖4中描述了依據(jù)本發(fā)明的具有可選擇時(shí)鐘體系結(jié)構(gòu)的發(fā)送器200。發(fā)送器200包括連接到傳輸時(shí)鐘信號(hào)(稱(chēng)作“TXPICLK”)的第一時(shí)鐘信號(hào)線(xiàn)207以及第二時(shí)鐘信號(hào)線(xiàn)205的先進(jìn)先出存儲(chǔ)器204。所述先進(jìn)先出存儲(chǔ)器204以與TXPICLK信號(hào)同步的方式接收數(shù)據(jù)，而且所述先進(jìn)先出存儲(chǔ)器204以與出現(xiàn)在時(shí)鐘信號(hào)線(xiàn)205上的時(shí)鐘同步的方式發(fā)送其所存儲(chǔ)的數(shù)據(jù)給并行至串行轉(zhuǎn)換電路或選擇器202。選擇器202具有輸出端203，輸出端203可以連接到比如串行總線(xiàn)或在光總線(xiàn)的情況下連接到驅(qū)動(dòng)該光總線(xiàn)的光源。選擇器202還包括接收時(shí)鐘信號(hào)以便為串行數(shù)據(jù)從選擇器202到輸出端203的傳輸提供時(shí)鐘控制的時(shí)鐘端209。先進(jìn)先出存儲(chǔ)器204具有輸入數(shù)據(jù)線(xiàn)201，輸入數(shù)據(jù)線(xiàn)201接收比如來(lái)自輸出寄存器(圖4中未示出)的輸入數(shù)據(jù)。
圖4中所描述的余下的電路構(gòu)成產(chǎn)生出現(xiàn)在時(shí)鐘信號(hào)線(xiàn)205、207及209上的時(shí)鐘信號(hào)的時(shí)鐘電路。更具體地說(shuō)，這個(gè)電路為發(fā)送器200選擇兩種時(shí)鐘產(chǎn)生方式下的一種。這樣，在第一方式下，所述電路產(chǎn)生呈現(xiàn)在時(shí)鐘信號(hào)線(xiàn)209上的與參考時(shí)鐘信號(hào)(稱(chēng)作“TXREFCLK”)同步的時(shí)鐘信號(hào)。而且在這個(gè)第一方式下，發(fā)送器200的時(shí)鐘電路將呈現(xiàn)在時(shí)鐘信號(hào)線(xiàn)205及207上的時(shí)鐘信號(hào)同步，并與呈現(xiàn)在時(shí)鐘信號(hào)線(xiàn)209上的時(shí)鐘信號(hào)同步。在第二工作方式下，發(fā)送器200的時(shí)鐘電路產(chǎn)生呈現(xiàn)在時(shí)鐘信號(hào)線(xiàn)205及207上的與TXREFCLK參考時(shí)鐘信號(hào)同步的時(shí)鐘信號(hào)，并且使時(shí)鐘信號(hào)線(xiàn)209上的時(shí)鐘信號(hào)的產(chǎn)生與時(shí)鐘信號(hào)線(xiàn)205及207上的時(shí)鐘信號(hào)同步。
為了描述第一和第二方式，下面首先結(jié)合圖4討論發(fā)送器200的結(jié)構(gòu)。然后，結(jié)合圖5及圖6在這個(gè)結(jié)構(gòu)的范圍內(nèi)討論兩種不同的方式。
參照?qǐng)D4，發(fā)送器200包括具有輸入端212及輸入端214的相位頻率比較器(PFC)210。如下面進(jìn)一步描述的，發(fā)送器200設(shè)定輸入端212及214中的一個(gè)為信號(hào)輸入端而輸入端212及214中的另一個(gè)為反饋信號(hào)輸入端，具體取決于特定的工作方式。輸入端212連接到2選1選擇器222的輸出端，所述選擇器有連接到時(shí)鐘信號(hào)線(xiàn)的第一輸入端，而所述時(shí)鐘信號(hào)線(xiàn)連接到TXPICLK輸入時(shí)鐘信號(hào)線(xiàn)207，所述選擇器還有連接到傳輸TXREFCLK參考時(shí)鐘信號(hào)的時(shí)鐘信號(hào)線(xiàn)234的另一輸入端。選擇器222的選擇輸入端連接到傳輸稱(chēng)作“TXPCLKSEL”的信號(hào)的時(shí)鐘信號(hào)線(xiàn)238，所述“TXPCLKSEL”信號(hào)被有選擇地確證或否定(de-asserted)以便將發(fā)送器置于兩種方式之一。PFC 210的輸出端216連接到發(fā)送器200的外部端子217以及電壓控制振蕩器(VC0)220的輸入端。
PFC 210的另一個(gè)輸入端214連接到2選1選擇器224的輸出端214。VCO 220的輸出端連接到2選1選擇器226的一個(gè)輸入端。選擇器226的選擇端連接到TXPCLKSEL選擇信號(hào)238，選擇器226的輸出端連接到傳輸TXPCLK信號(hào)的時(shí)鐘信號(hào)線(xiàn)240，而選擇器226的輸入端連接到時(shí)鐘發(fā)生器250的輸出端之一。選擇器224的另一個(gè)輸入端連接到選擇器258的輸出端。選擇器258的選擇輸入端接收稱(chēng)作“TXREFSEL”的選擇信號(hào)，所述選擇信號(hào)通過(guò)信號(hào)線(xiàn)207傳輸，用于選擇出現(xiàn)在選擇器258輸出端的時(shí)鐘信號(hào)的頻率。選擇器258的一個(gè)輸入端連接到選擇器224及選擇器226的輸入端。選擇器258的另一個(gè)輸入端連接到分頻器256的輸出端。分頻器256的輸入端則連接到時(shí)鐘發(fā)生器250的另一個(gè)輸出端。
時(shí)鐘發(fā)生器250的另一個(gè)輸出端提供時(shí)鐘信號(hào)給時(shí)鐘信號(hào)線(xiàn)209。時(shí)鐘發(fā)生器250的另一個(gè)輸出端提供在輸出時(shí)鐘信號(hào)線(xiàn)251上的輸出信號(hào)，并且時(shí)鐘信號(hào)發(fā)生器250的輸入端連接到VCO 252的輸出端。VCO 252的輸入端則連接到以下面將要描述的方式使用的外部端子253。
發(fā)送器200還包括其一個(gè)輸入端連接到時(shí)鐘信號(hào)線(xiàn)234的選擇器225。選擇器225的另一個(gè)輸入端連接到以下面將要描述的方式使用的外部端子242。選擇器225的輸出端連接到PFC 262的輸入端。PFC 262的輸出端連接到以下面將要描述的方式使用的外部端子263。PFC 262的另一個(gè)輸入端連接到選擇器260的輸出端。選擇器260的一個(gè)輸入端連接到時(shí)鐘信號(hào)線(xiàn)205，選擇器260的另一個(gè)輸入端則連接到選擇器258的輸出端。如圖4中所描述的，PFC 262、選擇器260、選擇器258、分頻器256、時(shí)鐘發(fā)生器250和VCO 252構(gòu)成時(shí)鐘倍增器(CMU)208。
由于上述配置的緣故，可以確證TXPCLKSEL信號(hào)(比如置為高電平)而將發(fā)送器200置為第一方式并建立在圖5中描述的信號(hào)路徑。在這種方式下，發(fā)送器200連接到在發(fā)送器200外部的附加電路。例如，所述外部電路可以包括連接在時(shí)鐘信號(hào)端217與地之間的環(huán)路濾波器302。電壓控制石英振蕩器(VCXO)304的輸入端連接到時(shí)鐘信號(hào)217。VCXO 304的輸出端連接到時(shí)鐘信號(hào)端242。這個(gè)電路還包括連接在端子263與地之間的環(huán)路濾波器300。
響應(yīng)被確證的TXPCLKSEL信號(hào)，將TXREFCLK參考時(shí)鐘信號(hào)通過(guò)選擇器225發(fā)送到PFC 262的輸入端。另外，PFC 262將這個(gè)輸入信號(hào)的相位及頻率與時(shí)鐘發(fā)生器250的輸出信號(hào)的相位及頻率進(jìn)行比較。于是，PFC 262以閉環(huán)的方式控制VCO 252以便使時(shí)鐘發(fā)生器250產(chǎn)生的時(shí)鐘信號(hào)與TXREFCLK參考時(shí)鐘信號(hào)同步。來(lái)自時(shí)鐘發(fā)生器250的輸出信號(hào)出現(xiàn)在時(shí)鐘信號(hào)線(xiàn)205上以及PFC 210的輸入端214上。
還有，出現(xiàn)在PFC 210的輸出端216的輸出信號(hào)被發(fā)送回PFC 210的輸入端212。由于這種配置的緣故，PFC 210將出現(xiàn)在時(shí)鐘信號(hào)線(xiàn)207上的時(shí)鐘信號(hào)的相位及頻率與時(shí)鐘信號(hào)發(fā)生器250所產(chǎn)生的出現(xiàn)在輸入端214的時(shí)鐘信號(hào)進(jìn)行比較。因此，由于這種配置的緣故，由PFC 210及VCO 220構(gòu)成的鎖相環(huán)使出現(xiàn)在時(shí)鐘信號(hào)線(xiàn)207上的信號(hào)的相位與出現(xiàn)在時(shí)鐘信號(hào)線(xiàn)209上的時(shí)鐘信號(hào)相互同步。如在圖5中所描述的，出現(xiàn)在時(shí)鐘信號(hào)線(xiàn)205上的時(shí)鐘信號(hào)也由時(shí)鐘發(fā)生器250產(chǎn)生。
因此，在圖5中所描述的配置中，參考時(shí)鐘信號(hào)用于產(chǎn)生使選擇器202的操作同步的時(shí)鐘信號(hào)。與出現(xiàn)在時(shí)鐘信號(hào)線(xiàn)209上的時(shí)鐘信號(hào)同步地產(chǎn)生一種時(shí)鐘信號(hào)，該時(shí)鐘信號(hào)使向FIFO 204存儲(chǔ)數(shù)據(jù)的操作同步。
可以否定(de-asserted)TXPCLKSEL信號(hào)(比如置為低電平)以便將發(fā)送器200設(shè)置到第二工作方式，以建立如圖6中所描述的信號(hào)路徑。在這個(gè)第二工作方式下，PFC 210的輸入端212成為PFC 210的參考或輸入信號(hào)，并且PFC 210使這個(gè)信號(hào)與出現(xiàn)在輸入端214的信號(hào)同步。在這種情況下，即，在第二方式下，出現(xiàn)在輸入端216的信號(hào)為來(lái)自時(shí)鐘發(fā)生器210的輸出信號(hào)。因此，如在圖6中所描述的，在發(fā)送器的第二工作方式下，PFC 210、VCXO 304和環(huán)路濾波器302構(gòu)成鎖相環(huán)電路以便產(chǎn)生同樣出現(xiàn)在時(shí)鐘信號(hào)線(xiàn)205及207上的與TXREFCLK參考時(shí)鐘信號(hào)同步的時(shí)鐘信號(hào)。時(shí)鐘發(fā)生器210產(chǎn)生呈現(xiàn)在時(shí)鐘信號(hào)線(xiàn)209上的與那些信號(hào)同步的時(shí)鐘信號(hào)。
參照?qǐng)D7，在本發(fā)明的某些實(shí)施例中，發(fā)送器200可以是光線(xiàn)路發(fā)送器卡500的組成部分，而所述卡則是光傳輸網(wǎng)絡(luò)(OTN)的組成部分。作為例證，發(fā)送器卡500可能是光網(wǎng)絡(luò)路由器或切換開(kāi)關(guān)的組成部分。發(fā)送器卡500可以包括具有輸出寄存器(未在圖7中示出)以并行的方式提供數(shù)據(jù)給發(fā)送器200的FIFO 204(圖4)的專(zhuān)用集成電路(ASIC)502(光網(wǎng)絡(luò)幀調(diào)節(jié)器或前向錯(cuò)誤修正裝置，僅舉幾例)。數(shù)據(jù)由ASIC 502從數(shù)據(jù)源600接收過(guò)來(lái)，數(shù)據(jù)源可以是，比如計(jì)算機(jī)或網(wǎng)絡(luò)橋，僅舉幾例。光學(xué)發(fā)送器卡500還可以包括光源508(比如激光二極管器件)，所述光源響應(yīng)出現(xiàn)在發(fā)送器200的輸出端203上的信號(hào)而在光串行總線(xiàn)510上產(chǎn)生光信號(hào)。其它的變化形式也是可能的。
回過(guò)來(lái)參照?qǐng)D4，可以以多種方式設(shè)定發(fā)送器200的(借助于TXPCLKSEL信號(hào)的)方式選擇。例如，輸入信號(hào)線(xiàn)238可以直接連到某個(gè)特定的電壓電平(即邏輯1或邏輯0電平)以選擇發(fā)送器200的方式?；蛘?，可以通過(guò)某個(gè)可編程寄存器的某一位來(lái)設(shè)定TXPCLKSEL信號(hào)的信號(hào)電平。其它的配置也是可能的。
盡管已經(jīng)通過(guò)有限個(gè)數(shù)的實(shí)施例描述了本發(fā)明，但是，本領(lǐng)域的技術(shù)人員，得益于這個(gè)公開(kāi)，將會(huì)因此意識(shí)到很多的修改及變化。本申請(qǐng)的企圖是，以所附權(quán)利要求書(shū)來(lái)涵蓋所有屬于本發(fā)明精神與范疇的這樣的修改及變化。
權(quán)利要求
1.一種方法，它包括提供第一時(shí)鐘信號(hào)給并行至串行數(shù)據(jù)轉(zhuǎn)換電路；提供第二時(shí)鐘信號(hào)給用于存儲(chǔ)由所述轉(zhuǎn)換電路轉(zhuǎn)換的數(shù)據(jù)的存儲(chǔ)器；有選擇地使所述第一和第二時(shí)鐘信號(hào)之一與參考時(shí)鐘信號(hào)同步。
2.如權(quán)利要求1所述的方法，其特征在于還包括使所述第一和第二時(shí)鐘信號(hào)中的另一個(gè)與所述第一和第二時(shí)鐘信號(hào)中的所述一個(gè)同步。
3.如權(quán)利要求1所述的方法，其特征在于所述有選擇地同步的步驟包括有選擇地將所述同步電路置于第一方式以便使所述第一時(shí)鐘信號(hào)與所述參考時(shí)鐘信號(hào)同步，以及將所述同步電路置于第二方式以便使所述第二時(shí)鐘信號(hào)與所述參考時(shí)鐘信號(hào)同步。
4.如權(quán)利要求1所述的方法，其特征在于所述有選擇地同步的步驟包括有選擇地將所述參考時(shí)鐘信號(hào)和所述第一時(shí)鐘信號(hào)的表示之一提供給鎖相環(huán)電路的輸入端。
5.如權(quán)利要求4所述的方法，其特征在于對(duì)把所述參考時(shí)鐘信號(hào)提供給所述鎖相環(huán)電路的所述輸入端作出響應(yīng)而使所述第一時(shí)鐘信號(hào)與所述參考時(shí)鐘信號(hào)同步。
6.如權(quán)利要求5所述的方法，其特征在于還包括，對(duì)把所述參考時(shí)鐘信號(hào)提供給所述鎖相環(huán)電路的所述輸入端作出響應(yīng)而使所述第二時(shí)鐘信號(hào)與所述第一時(shí)鐘信號(hào)同步。
7.如權(quán)利要求4所述的方法，其特征在于對(duì)把所述第一時(shí)鐘信號(hào)的表示提供給所述鎖相環(huán)電路的所述輸入端作出響應(yīng)而使所述第一時(shí)鐘信號(hào)與所述第二時(shí)鐘信號(hào)同步。
8.如權(quán)利要求4所述的方法，其特征在于對(duì)把所述第一時(shí)鐘信號(hào)的表示提供給給所述鎖相環(huán)電路的所述輸入端作出響應(yīng)而使所述第二時(shí)鐘信號(hào)與所述第一時(shí)鐘信號(hào)同步。
9.一種裝置，它包括并行至串行數(shù)據(jù)轉(zhuǎn)換電路，用以接收第一時(shí)鐘信號(hào)；存儲(chǔ)器，用以存儲(chǔ)由所述轉(zhuǎn)換電路轉(zhuǎn)換的數(shù)據(jù)并接收第二時(shí)鐘信號(hào)；以及時(shí)鐘電路，用以有選擇地使所述第一和第二時(shí)鐘信號(hào)之一與參考時(shí)鐘信號(hào)同步。
10.如權(quán)利要求9所述的裝置，其特征在于所述時(shí)鐘電路包括鎖相環(huán)電路，用以使所述第一和第二時(shí)鐘信號(hào)中的另一個(gè)與所述第一和第二時(shí)鐘信號(hào)中的所述一個(gè)同步。
11.如權(quán)利要求9所述的裝置，其特征在于所述時(shí)鐘電路的第一方式用以使所述第一時(shí)鐘信號(hào)與所述參考時(shí)鐘信號(hào)同步，而所述時(shí)鐘電路的第二方式用以使所述第二時(shí)鐘信號(hào)與所述參考時(shí)鐘信號(hào)同步。
12.如權(quán)利要求9所述的裝置，其特征在于所述時(shí)鐘電路包括鎖相環(huán)電路，用以提供所述第一和第二信號(hào)之一，以及選擇器電路，用以有選擇地將所述參考時(shí)鐘信號(hào)和所述第一時(shí)鐘信號(hào)的表示之一提供給所述鎖相環(huán)電路的輸入端。
13.如權(quán)利要求12所述的裝置，其特征在于對(duì)所述選擇器電路把所述參考時(shí)鐘信號(hào)提供給所述鎖相環(huán)電路的所述輸入端作出響應(yīng)，所述鎖相環(huán)電路提供所述第一時(shí)鐘信號(hào)并且使所述第一時(shí)鐘信號(hào)與所述參考時(shí)鐘信號(hào)同步。
14.如權(quán)利要求12所述的裝置，其特征在于對(duì)所述選擇器電路把所述第一時(shí)鐘信號(hào)的表示提供給所述鎖相環(huán)電路的所述輸入端作出響應(yīng)，所述鎖相環(huán)電路提供所述第二時(shí)鐘信號(hào)并使所述第二時(shí)鐘信號(hào)與所述第一時(shí)鐘信號(hào)同步。
15.如權(quán)利要求9所述的裝置，其特征在于所述并行至串行轉(zhuǎn)換電路提供表示與所述第一時(shí)鐘信號(hào)同步的所述數(shù)據(jù)的信號(hào)。
16.一種系統(tǒng)，它包括數(shù)據(jù)源，用以提供數(shù)據(jù)；總線(xiàn)；并行至串行數(shù)據(jù)轉(zhuǎn)換電路，用以接收第一時(shí)鐘信號(hào)并產(chǎn)生表示與所述第一時(shí)鐘信號(hào)同步的串行格式的數(shù)據(jù)的信號(hào)；存儲(chǔ)器，它連接到所述數(shù)據(jù)源，以便接收并行格式的所述數(shù)據(jù)并且與第二時(shí)鐘電路同步地傳送用于由所述轉(zhuǎn)換電路轉(zhuǎn)換的所述數(shù)據(jù)；以及時(shí)鐘電路，用以有選擇地使所述第一和第二時(shí)鐘信號(hào)之一與參考時(shí)鐘信號(hào)同步。
17.如權(quán)利要求16所述的系統(tǒng)，其特征在于所述時(shí)鐘電路包括鎖相環(huán)電路，用以使所述第一和第二時(shí)鐘信號(hào)中的另一個(gè)與所述第一和第二時(shí)鐘信號(hào)中的所述一個(gè)同步。
18.如權(quán)利要求16所述的系統(tǒng)，其特征在于所述時(shí)鐘電路的第一方式用以使所述第一時(shí)鐘信號(hào)與所述參考時(shí)鐘信號(hào)同步，而所述時(shí)鐘電路的第二方式用以使所述第二時(shí)鐘信號(hào)與所述參考時(shí)鐘信號(hào)同步。
19.如權(quán)利要求16所述的裝置，其特征在于所述時(shí)鐘電路包括鎖相環(huán)電路，用以提供所述第一和第二信號(hào)之一，以及選擇器電路，用以有選擇地把所述參考時(shí)鐘信號(hào)和所述第一時(shí)鐘信號(hào)的表示之一提供給所述鎖相環(huán)電路的輸入端。
20.如權(quán)利要求19所述的系統(tǒng)，其特征在于對(duì)所述選擇器電路把所述參考時(shí)鐘信號(hào)提供給所述鎖相環(huán)電路的所述輸入端作出響應(yīng)，所述鎖相環(huán)電路提供所述第一時(shí)鐘信號(hào)并使所述第一時(shí)鐘信號(hào)與所述參考時(shí)鐘信號(hào)同步。
21.如權(quán)利要求19所述的裝置，其特征在于對(duì)所述選擇器電路把所述第一時(shí)鐘信號(hào)的表示提供給所述鎖相環(huán)電路的所述輸入端作出響應(yīng)，所述鎖相環(huán)電路提供所述第二時(shí)鐘信號(hào)并使所述第二時(shí)鐘信號(hào)與所述第一時(shí)鐘信號(hào)同步。
全文摘要
一種方法包括提供第一時(shí)鐘信號(hào)給并行至串行轉(zhuǎn)換電路(54)以及提供第二時(shí)鐘信號(hào)給用于存儲(chǔ)由轉(zhuǎn)換電路進(jìn)行轉(zhuǎn)換的數(shù)據(jù)的存儲(chǔ)器(52)。使第一和第二時(shí)鐘信號(hào)之一有選擇地與參考時(shí)鐘信號(hào)同步。使另一個(gè)時(shí)鐘與所述第一或第二時(shí)鐘同步。可以有選擇地將所述同步電路置于第一工作方式以便使第一時(shí)鐘與參考時(shí)鐘同步或置于第二工作方式以便使第二時(shí)鐘與參考時(shí)鐘同步。
文檔編號(hào)G06F1/12GK1659786SQ03812817
公開(kāi)日2005年8月24日 申請(qǐng)日期2003年3月27日 優(yōu)先權(quán)日2002年4月5日
發(fā)明者T·法格爾赫 申請(qǐng)人:英特爾公司