專利名稱：優(yōu)化打印機(jī)并行接口抗干擾能力和數(shù)據(jù)傳輸速率的系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及計(jì)算機(jī)技術(shù)領(lǐng)域，尤其涉及一種打印機(jī)并行接口的抗干擾系統(tǒng)。
背景技術(shù)：
IEEE1284高速并行接口是目前最為廣泛使用的打印機(jī)接口標(biāo)準(zhǔn)之一。在高速打印機(jī)的接口設(shè)計(jì)中，抗干擾能力和數(shù)據(jù)傳輸速率方面的設(shè)計(jì)質(zhì)量，對(duì)打印機(jī)產(chǎn)品的用戶環(huán)境適應(yīng)性、工作穩(wěn)定性和打印速度有著重要的影響。
隨著PC主機(jī)軟硬件性能的高速發(fā)展，目前比較復(fù)雜的打印作業(yè)，如漢字激光打印和圖形圖象輸出應(yīng)用領(lǐng)域，幾乎全部或越來越多地采用傳輸數(shù)據(jù)量較大的光柵圖象壓縮方式，因而對(duì)打印機(jī)并行口的數(shù)據(jù)傳輸速率的要求越來越高。為了滿足數(shù)據(jù)傳輸速率方面的要求，我們往往不得不犧牲干擾防護(hù)方面的性能，因而對(duì)主機(jī)接口控制器的性能或接口電氣環(huán)境的要求隨之提高。另一方面，為了不過分降低干擾防護(hù)能力，目前多數(shù)產(chǎn)品設(shè)計(jì)中一般又不得不把數(shù)據(jù)傳輸速率限定在500K Byte/S之內(nèi)，因而對(duì)充分發(fā)揮高速激光打印機(jī)的性能很不利。
圖1所示的是一種典型的打印機(jī)并行接口抗干擾解決方案。xCtrol[3..0]表示打印機(jī)并行口的4條輸入控制線nInit，nSelectIn，nAutoFd，nStrobe，；XD[7..0]表示8條雙向數(shù)據(jù)線；xStatus[4..0]表示5條輸出狀態(tài)線Perror，nAck，Busy，nFault，Select。圖2a和圖2b是常規(guī)打印機(jī)并行接口常用的抗干擾電原理圖W為限幅保護(hù)二極管，Rup為邏輯上拉電阻，T為schmitt反相整形器。在實(shí)際電路設(shè)計(jì)中，一般滿足條件R＜＜Rup，R＜＜Rsr(反相器輸入電阻)，所以R和C的參數(shù)選擇和schmitt整形器的V+和V-參數(shù)，基本上決定了該電路的抗干擾能力和可能達(dá)到的數(shù)據(jù)傳輸速率。
典型的RC低通濾波網(wǎng)絡(luò)具有電路簡(jiǎn)單和硬件成本低等優(yōu)點(diǎn)，但在提高干擾防護(hù)能力和數(shù)據(jù)速率方面存在一些難以兼顧的矛盾。例如選擇較大的RC時(shí)間常數(shù)對(duì)提高干擾防護(hù)能力有利，但數(shù)據(jù)傳輸速率方面的性能很容易變劣。例如根據(jù)IEEE1284并行接口規(guī)范，在高速ECP工作模式下的nStrobe信號(hào)線的信號(hào)脈沖寬度可能小到500ns(參見圖3)。根據(jù)脈沖電路的暫態(tài)分析知識(shí)，我們知道為了滿足較大數(shù)據(jù)傳輸速率的要求，RC參數(shù)的選擇一般需要滿足3RC＜500ns。進(jìn)一步工程估算表明，為了滿足1Mbyte/S左右數(shù)據(jù)速率的要求，該電路可有效濾除的干擾脈沖的最大寬度不容易超過40ns，所以如果在非信號(hào)區(qū)間(本例中40ns..500ns)內(nèi)出現(xiàn)脈沖干擾，那么只要幅度突破schmitt整形器的門檻電壓V+(約1.6V)和V-(約0.8V)，就很可能導(dǎo)致打印誤碼或其他穩(wěn)定性問題。
在主機(jī)和打印機(jī)的并行口接駁方式中，在設(shè)備端觀察到的干擾多以單脈沖“毛刺”形式出現(xiàn)，但跳變振鈴甚至隨機(jī)序列脈沖也偶有發(fā)生實(shí)例。如果干擾出現(xiàn)在數(shù)據(jù)線，容易引起打印誤碼問題；如果干擾出現(xiàn)在控制線，除了誤碼之外還往往導(dǎo)致IEEE1284接口協(xié)議狀態(tài)機(jī)的混亂。考察上述常規(guī)的解決方法，在干擾有效防護(hù)區(qū)(＝＜40ns)和信號(hào)區(qū)(＞＝500ns)之間存在一個(gè)很寬的過渡區(qū)域，是限制干擾防護(hù)和數(shù)據(jù)速率性能提升的外在表現(xiàn)。換言之，如果設(shè)法把該過渡區(qū)域的下限提高，但上限保持不變甚至下移，那么等效于同時(shí)提升打印機(jī)并行接口的上述兩個(gè)主要的性能指標(biāo)，對(duì)高速打印機(jī)應(yīng)用很有意義。就目前常見的產(chǎn)品設(shè)計(jì)應(yīng)用技術(shù)而言，傳統(tǒng)的模擬干擾防護(hù)技術(shù)似乎很難有效和高性能價(jià)格比地解決這類問題。

發(fā)明內(nèi)容
本實(shí)用新型的目的在于提供一種經(jīng)濟(jì)實(shí)用的數(shù)字化抗干擾系統(tǒng)，使得打印機(jī)并行接口的抗干擾能力和數(shù)據(jù)傳輸速率兩方面的潛力都得到更加充分的發(fā)揮，解決或緩沖打印機(jī)并行接口的抗干擾與數(shù)據(jù)傳輸速率之間的矛盾，有效彌補(bǔ)上述傳統(tǒng)解決方案的不足。
本實(shí)用新型包括IEEE1284模塊，打印機(jī)控制器模塊，在打印機(jī)并行接口的數(shù)據(jù)線輸入回路中加入數(shù)字抗干擾模塊，該數(shù)字抗干擾模塊包括第一參數(shù)寄存器，第一輸入比較器，第一延遲計(jì)數(shù)器，第一延遲比較器，第一取樣鎖存器、第二取樣鎖存器。
該數(shù)字抗干擾模塊的工作模式為第一參數(shù)寄存器根據(jù)經(jīng)驗(yàn)數(shù)據(jù)，設(shè)定干擾信號(hào)的計(jì)數(shù)閾值X的值；第一輸入比較器比較第一取樣鎖存器和數(shù)據(jù)線信號(hào)，實(shí)時(shí)監(jiān)視數(shù)據(jù)線信號(hào)的各種跳變；當(dāng)兩組對(duì)應(yīng)信號(hào)線的邏輯電平完全相同時(shí)，第一輸入比較器輸出正有效的計(jì)數(shù)控制信號(hào)CountEn2，允許第一延遲計(jì)數(shù)器在Clock時(shí)鐘作用下同步計(jì)數(shù)，要求第一取樣鎖存器處在“數(shù)據(jù)保持”狀態(tài)；當(dāng)兩組對(duì)應(yīng)信號(hào)線的邏輯電平不同時(shí)，第一輸入比較器輸出無效的計(jì)數(shù)控制信號(hào)CountEn2，對(duì)第一延遲計(jì)數(shù)器進(jìn)行“復(fù)位清0”操作，同時(shí)要求第一取樣鎖存器進(jìn)行“取樣更新”操作；第一延遲計(jì)數(shù)器在其計(jì)數(shù)值等于或大于第一參數(shù)寄存器的預(yù)設(shè)限值計(jì)數(shù)閾值X的值時(shí)，產(chǎn)生正有效的取樣控制信號(hào)Sample2，要求第一取樣鎖存器進(jìn)行“取樣更新”操作；第一取樣鎖存器的更新數(shù)據(jù)源來自第一取樣鎖存器的輸出；第二取樣鎖存器向IEEE1284模塊輸出就是去除了干擾信號(hào)的數(shù)據(jù)線輸入信號(hào)DI[7..0]。
本實(shí)用新型還包括第一輸出比較器，實(shí)時(shí)比較第一取樣鎖存器和第二取樣鎖存器，向后繼IEEE1284模塊輸出數(shù)據(jù)線信號(hào)是否穩(wěn)定可用的指示信號(hào)ReadyDx；本實(shí)用新型的參數(shù)寄存器可通過CPU優(yōu)化算法獲取計(jì)數(shù)閾值X的動(dòng)態(tài)優(yōu)化設(shè)置。
本實(shí)用新型的計(jì)數(shù)閥值X應(yīng)滿足下面式子Xmin＝＜X＜Xmax，Xmin＝Round(Tnoise/Tclock)，Xmax＝Round(Tsignal/Tclock-2)，其中，Xmax表示在最大數(shù)據(jù)傳輸速率期望值限定條件下，預(yù)值X的最大取值限制；Round表示對(duì)后面計(jì)算的結(jié)果進(jìn)行取整運(yùn)算；Tclock表示取樣時(shí)鐘的周期；Tsignal表示受抗干擾處理的信號(hào)線中可能出現(xiàn)的最短信號(hào)的等效脈沖寬度，也是數(shù)據(jù)傳輸速率期望值的等效參數(shù)；Tnoise表示設(shè)計(jì)假設(shè)的最大的干擾脈沖寬度。
本實(shí)用新型中的數(shù)據(jù)線信號(hào)的輸入可通過RC低通濾波網(wǎng)絡(luò)和雙向總線收發(fā)器隔離，但RC參數(shù)選擇應(yīng)遠(yuǎn)離對(duì)數(shù)據(jù)速率的設(shè)計(jì)期望值產(chǎn)生影響的范圍。
本實(shí)用新型的原理是把打印機(jī)并行接口輸入信號(hào)首先送入數(shù)字抗干擾模塊，去除可能存在的干擾信號(hào)之后，再輸出給后繼的IEEE1284邏輯模塊。
本實(shí)用新型適合下屬干擾模型任一數(shù)據(jù)線上的最大干擾脈沖寬度不大于Tnoise，但允許干擾脈沖持續(xù)時(shí)間超過Tnoise，其優(yōu)點(diǎn)在于1)準(zhǔn)定量地揭示了打印機(jī)并行接口抗干擾能力和數(shù)據(jù)傳輸速率之間的內(nèi)在聯(lián)系及其數(shù)字化轉(zhuǎn)換方法。
2)提出了一套簡(jiǎn)單可行的數(shù)字化硬件解決方案；3)通過可編程參數(shù)寄存器引入的CPU控制接口，不但可以進(jìn)一步優(yōu)化控制機(jī)制，而且增加了實(shí)用系統(tǒng)中時(shí)鐘頻率選擇的靈活性；4)解決或緩沖打印機(jī)并行接口的抗干擾與數(shù)據(jù)傳輸速率之間的矛盾，使得打印機(jī)并行接口的抗干擾能力和數(shù)據(jù)傳輸速率兩方面的潛力都得到更加充分的發(fā)揮；5)本實(shí)用新型適用于采用FPGA或者ASIC的產(chǎn)品設(shè)計(jì)工藝。


圖1典型的打印機(jī)并行接口抗干擾原理塊圖圖2a、2b基于RC模擬濾波技術(shù)的抗干擾原理圖(nStrobe信號(hào)線為例)圖3ECP工作模式下高速并行口的部分信號(hào)線的時(shí)序圖示例圖4打印機(jī)并行口的數(shù)字化抗干擾模塊的引入位置說明圖圖5數(shù)字化抗干擾模塊的基本構(gòu)成形式圖6數(shù)據(jù)線脈沖干擾去除過程示意圖實(shí)施方案圖4給出了本實(shí)用新型打印機(jī)并行接口的數(shù)字化抗干擾模塊的引入位置圖。本實(shí)用新型設(shè)計(jì)假設(shè)出現(xiàn)在任一數(shù)據(jù)線上的最大干擾脈沖寬度不大于Tnoise，但允許干擾脈沖持續(xù)時(shí)間超過Tnoise。根據(jù)干擾信號(hào)的出現(xiàn)位置和持續(xù)時(shí)間的特征，本實(shí)用新型的數(shù)字抗干擾模塊具有如圖5所示的基本結(jié)構(gòu)。
如圖5，本實(shí)用新型的數(shù)字抗干擾模塊包括可編程第一參數(shù)寄存器，第一輸入比較器，第一延遲計(jì)數(shù)器，第一延遲比較器，第一取樣鎖存器、第二取樣鎖存器和第一輸出比較器，可編程第一參數(shù)寄存器根據(jù)經(jīng)驗(yàn)數(shù)據(jù)，設(shè)定干擾信號(hào)的計(jì)數(shù)閾值X的值；第一輸入比較器通過比較第一取樣鎖存器和數(shù)據(jù)線信號(hào)，實(shí)時(shí)監(jiān)視數(shù)據(jù)線信號(hào)的各種跳變；當(dāng)兩組對(duì)應(yīng)信號(hào)線的邏輯電平完全相同時(shí)，第一輸入比較器將輸出正有效的計(jì)數(shù)控制信號(hào)CountEn2，允許第一延遲計(jì)數(shù)器在Clock時(shí)鐘作用下同步計(jì)數(shù)，要求第一取樣鎖存器處在“數(shù)據(jù)保持”狀態(tài)；當(dāng)兩組對(duì)應(yīng)信號(hào)線的邏輯電平不同時(shí)，第一輸入比較器將輸出無效的計(jì)數(shù)控制信號(hào)CountEn2，對(duì)第一延遲計(jì)數(shù)器進(jìn)行“復(fù)位清0”操作，同時(shí)要求第一取樣鎖存器進(jìn)行“取樣更新”操作；當(dāng)?shù)谝谎舆t計(jì)數(shù)器的計(jì)數(shù)值等于或大于第一參數(shù)寄存器的預(yù)設(shè)限值計(jì)數(shù)閾值X的值時(shí)，產(chǎn)生正有效的取樣控制信號(hào)Sample2，要求第二取樣鎖存器進(jìn)行“取樣更新”操作；第二取樣鎖存器的更新數(shù)據(jù)源來自第一取樣鎖存器的輸出；第二取樣鎖存器的輸出就是去除了干擾信號(hào)的數(shù)據(jù)線輸入信號(hào)DI[7..0]。
第一輸出比較器輸出正有效信號(hào)ReadyDx，表示第二鎖存器的輸出數(shù)據(jù)DI[7..0]已經(jīng)穩(wěn)定。在本結(jié)構(gòu)中由于只對(duì)數(shù)據(jù)線信號(hào)進(jìn)行數(shù)字化抗干擾處理，所以需要向后繼邏輯提供數(shù)據(jù)線可用的同步指示信號(hào)ReadyDx。
可編程參數(shù)寄存器提供X限值設(shè)置。X限值可以是一個(gè)或幾個(gè)固定的經(jīng)驗(yàn)數(shù)據(jù)，也可以通過CPU接口實(shí)現(xiàn)動(dòng)態(tài)最優(yōu)設(shè)置。最優(yōu)設(shè)置數(shù)據(jù)一般需要通過CPU自適應(yīng)學(xué)習(xí)算法獲取。
在X的最大取值限定范圍內(nèi)，預(yù)值X取得越大，可有效提供防護(hù)的干擾范圍也就越大，但留給IEEE1284模塊的相關(guān)應(yīng)答邏輯的延遲時(shí)間裕度也會(huì)越小。超過一定的范圍，隨著預(yù)值X的上升，在理論上數(shù)據(jù)傳輸速率也會(huì)有所下降，但兩者之間幾乎沒有額外的過渡區(qū)域的損失，抗干擾能力和數(shù)據(jù)傳輸速率具有自動(dòng)轉(zhuǎn)換的能力。
圖6波形示意圖可用于說明數(shù)據(jù)線上脈沖干擾的消除過程。主機(jī)把數(shù)據(jù)送到數(shù)據(jù)線上，在t0時(shí)刻到達(dá)數(shù)字抗干擾模塊的輸入端D[7..0]，經(jīng)過Δt＝t1-t0＝Tnoise延遲之后到達(dá)數(shù)字抗干擾模塊的輸出端DI[7..0]。D[7..0]信號(hào)波形中的陰影線部分表示如果在此期間數(shù)據(jù)線出現(xiàn)脈沖干擾，只要離干擾始點(diǎn)Tnoise的前后位置內(nèi)干擾消失，那么不管單脈沖干擾或者序列脈沖干擾均可以被效抑制，否則仍有發(fā)生誤碼的可能。對(duì)于數(shù)據(jù)線正常信號(hào)跳變(如t0時(shí)刻)及其延遲Tnoise后的時(shí)間點(diǎn)，如果伴隨其他脈沖干擾發(fā)生，那么同樣要求在該時(shí)間點(diǎn)的前后位置內(nèi)干擾消失，否則仍有發(fā)生誤碼的可能。
對(duì)比測(cè)試表明，在激光打印機(jī)控制器設(shè)計(jì)中采用本發(fā)明方法，脈沖干擾防護(hù)能力和主機(jī)并行口環(huán)境適應(yīng)性都有明顯的提高；此外，由于輸入回路中的RC參數(shù)可以取得較小甚至部分省去，所以在ECP工作模式下的數(shù)據(jù)傳輸速率可以高達(dá)每秒1M Byte以上，比常規(guī)方案(一般標(biāo)稱在250..500Kbyte/S)有了比較明顯的提高。
權(quán)利要求1.一種優(yōu)化打印機(jī)并行接口抗干擾能力和數(shù)據(jù)傳輸速率的系統(tǒng)，包括IEEE1284模塊，打印機(jī)控制器模塊，其特征在于打印機(jī)并行接口的數(shù)據(jù)線輸入回路中加入數(shù)字抗干擾模塊，該數(shù)字抗干擾模塊包括第一參數(shù)寄存器，第一輸入比較器，第一延遲計(jì)數(shù)器，第一延遲比較器，第一取樣鎖存器、第二取樣鎖存器；其中第一取樣鎖存器連接數(shù)據(jù)線和第二取樣鎖存器；第一輸入比較器連接數(shù)據(jù)線和第一延遲計(jì)數(shù)器；第一延遲比較器連接參數(shù)寄存器和第一延遲計(jì)數(shù)器，并連接第二取樣鎖存器；第二取樣鎖存器連接IEEE1284模塊。
2.如權(quán)利要求1所述的優(yōu)化打印機(jī)并行接口抗干擾能力和數(shù)據(jù)傳輸速率的系統(tǒng)，其特征在于還包括第一輸出比較器，連接第一取樣鎖存器和第二取樣鎖存器，并連接IEEE1284模塊。
3.如權(quán)利要求1或2所述的優(yōu)化打印機(jī)并行接口抗干擾能力和數(shù)據(jù)傳輸速率的系統(tǒng)，其特征在于數(shù)據(jù)線信號(hào)的輸入通過RC低通濾波網(wǎng)絡(luò)和雙向總線收發(fā)器隔離。
專利摘要本實(shí)用新型涉及一種優(yōu)化打印機(jī)并行接口抗干擾能力和數(shù)據(jù)傳輸速率的系統(tǒng)，包括IEEE1284模塊，打印機(jī)控制器模塊，其特征在于打印機(jī)并行接口的數(shù)據(jù)線輸入回路中加入數(shù)字抗干擾模塊，該數(shù)字抗干擾模塊包括第一參數(shù)寄存器，第一輸入比較器，第一延遲計(jì)數(shù)器，第一延遲比較器，第一取樣鎖存器、第二取樣鎖存器和第一輸出比較器。準(zhǔn)定量地揭示了打印機(jī)并行接口抗干擾能力和數(shù)據(jù)傳輸速率之間的內(nèi)在聯(lián)系及其數(shù)字化轉(zhuǎn)換方法，提出了一套簡(jiǎn)單可行的數(shù)字化抗干擾方案；解決或緩沖打印機(jī)并行接口的抗干擾與數(shù)據(jù)傳輸速率之間的矛盾，使得打印機(jī)并行接口的抗干擾能力和數(shù)據(jù)傳輸速率兩方面的潛力都得到更加充分的發(fā)揮；可廣泛應(yīng)用于打印機(jī)技術(shù)領(lǐng)域。
文檔編號(hào)G06F3/12GK2700945SQ0326559
公開日2005年5月18日 申請(qǐng)日期2003年6月13日 優(yōu)先權(quán)日2003年6月13日
發(fā)明者陳文先, 徐忠良 申請(qǐng)人:上海北大方正科技電腦系統(tǒng)有限公司