專利名稱：用于微機控制系統(tǒng)中節(jié)點物理地址碼的配發(fā)電路的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及一種用于微機控制系統(tǒng)中節(jié)點物理地址碼的配發(fā)電路。
背景技術(shù)：
現(xiàn)有物理地址編碼技術(shù)多采用人工方式將地址碼填寫到控制系統(tǒng)的設(shè)備地址表里，或通過撥碼開關(guān)手動設(shè)定地址碼，在安裝、使用、維護時都很不方便。另外，還有一些技術(shù)采用多條信號線或多頻率的方法來傳輸編碼，不僅線路復雜、成本高并會造成資源浪費，還會增大編碼裝置的體積，特別是當節(jié)點較多時這一缺點更為突出。
而現(xiàn)有的自動地址編碼技術(shù)大都是對節(jié)點的通訊地址進行編碼。中國專利CN2115557U就公開過一種全總線地址編碼裝置。這種裝置中的微機控制單元與節(jié)點通訊時要通過地址編碼裝置，多設(shè)置一級單元電路就會對通訊的穩(wěn)定性和可靠性造成影響。這種編碼裝置受編碼集成電路器件特性的影響也較大，通用性不強，且電路設(shè)計復雜。

發(fā)明內(nèi)容本實用新型的目的在于提供一種用于微機控制系統(tǒng)中節(jié)點物理地址碼的配發(fā)電路，該電路結(jié)構(gòu)簡單、操作方便并且通用性強。
本實用新型一種用于微機控制系統(tǒng)中的地址配發(fā)電路，其特征在于它包括含有至少兩個相互反相的開關(guān)的邏輯開關(guān)電路，所述邏輯開關(guān)電路分別與信號輸入線、本節(jié)點的地址存儲器和下一節(jié)點的邏輯開關(guān)電路連接。
按照本實用新型的一個實施例，本電路還包括判斷電路，所述判斷電路分別與地址存儲器和邏輯開關(guān)電路連接并對邏輯開關(guān)電路的通訊方向進行控制。
按照本實用新型的另一個實施例，邏輯開關(guān)電路包括第一選擇開關(guān)和第二選擇開關(guān)，第一選擇開關(guān)與本節(jié)點的地址存儲器連接，第二選擇開關(guān)與下一節(jié)點的邏輯開關(guān)電路連接，兩者均與判斷電路相連。
當本節(jié)點上地址存儲器內(nèi)的地址編碼為空時，判斷電路使第一選擇開關(guān)打開第二選擇開關(guān)截止，微機控制系統(tǒng)通過第一選擇開關(guān)與本節(jié)點的地址存儲器通訊而截止與下一節(jié)點的通訊，將相應的地址碼存入本節(jié)點的地址存儲器內(nèi)。當本節(jié)點的地址碼的存儲完成后，判斷電路使第一選擇開關(guān)截止而打開第二選擇開關(guān)，即截止微機控制系統(tǒng)與本節(jié)點中的地址存儲器通訊而將下一組地址碼送到下一節(jié)點。
本實用新型所采用的電路連接方式使其可以根據(jù)用戶的不同要求方便靈活地對節(jié)點數(shù)進行增減，且不會對其它節(jié)點的穩(wěn)定性和可靠性造成影響。另外，邏輯開關(guān)電路和判斷電路都可以簡單地用門電路實現(xiàn)，使所述的地址配發(fā)電路的結(jié)構(gòu)變得簡單。
以下結(jié)合附圖對本實用新型地址配發(fā)電路作進一步的詳細描述。

圖1是本實用新型地址配發(fā)電路的總體原理框圖。
圖2是圖1所示地址配發(fā)電路的一個特例的原理框圖。
圖3是由本實用新型配發(fā)電路所構(gòu)成的系統(tǒng)的原理框圖。
圖4是一個與圖1相對應的地址配發(fā)電路的具體電路連接圖。
圖5a是一個與圖2相對應的地址配發(fā)電路的電路連接圖。
圖5b是另一個與圖2相對應的地址配發(fā)電路的電路連接圖。
圖6是一種利用了本實用新型中地址配發(fā)電路并經(jīng)擴展的系統(tǒng)的原理框圖。
具體實施方式請參照圖1至圖6，本實用新型中每一節(jié)點上的地址配發(fā)電路10包括相互連接的邏輯開關(guān)電路20，如圖1，還可以包含判斷電路30，如圖2。即圖標中虛線框中所示部分。圖1和圖2的區(qū)別是圖1中沒有判斷電路，它直接用地址存儲器本身的狀態(tài)信號來決定開關(guān)狀態(tài)。所述邏輯開關(guān)電路20、判斷電路30分別與地址存儲器40相連。地址輸入信號即地址碼經(jīng)過邏輯開關(guān)電路20傳送到地址存儲器40。每一節(jié)點的邏輯開關(guān)電路20還與下一節(jié)點的邏輯開關(guān)電路20相連。當本節(jié)點上地址存儲器40內(nèi)的地址編碼為空時，判斷電路30向邏輯開關(guān)電路發(fā)出信號，微機控制系統(tǒng)通過邏輯開關(guān)電路20與本節(jié)點的地址存儲器40形成通路而截止與下一節(jié)點的通訊，相應的地址碼即存入本節(jié)點的地址存儲器40內(nèi)。當本節(jié)點的地址碼的存儲完成后，地址存儲器40通過判斷電路30向邏輯開關(guān)電路發(fā)出的信號使邏輯開關(guān)電路20執(zhí)行相反的動作，即截止與本節(jié)點中的地址存儲器40通訊，此信號也可作為地址存儲完畢的確認信號，由節(jié)點的通訊電路向微機控制系統(tǒng)發(fā)出，或由其他電路(該電路可以設(shè)于節(jié)點上，也可以設(shè)于本電路上)向微機控制系統(tǒng)發(fā)出該地址存儲完畢的確認信號。微機控制系統(tǒng)發(fā)出的下一組地址輸入信號由邏輯開關(guān)電路20送到下一節(jié)點。
在實例中，邏輯開關(guān)電路20可由兩個選擇開關(guān)22、24組成。如圖4、5a、5b所示，第一選擇開關(guān)22與本節(jié)點的地址存儲器40通訊，而第二選擇開關(guān)24與下一節(jié)點的邏輯開關(guān)電路20相連。以此方式將若干個地址配發(fā)電路10相連，就構(gòu)成了如圖3所示的系統(tǒng)。本實用新型中，邏輯開關(guān)電路20的第一選擇開關(guān)22和第二選擇開關(guān)24分別是三態(tài)門TRI1和TRI2，判斷電路30則是一個與非門G1。根據(jù)地址存儲器40的不同，可分別選用圖5a和圖5b所示的電路連接。地址存儲器40內(nèi)有地址碼則輸出低電平而無地址碼時輸出高電平時可采用圖5a所示電路。地址存儲器40內(nèi)有地址碼則輸出高電平而無地址碼時輸出低電平時則采用圖5b所示電路。
請具體參考圖5a，以第n個節(jié)點為例，TRI1及TRI2的輸入端均與地址信號輸入端相連，TRI1的輸出端與地址存儲器40相連，TRI2的輸出端作為下一節(jié)點的地址信號輸入端。地址存儲器40的狀態(tài)信號輸出端直接與TRI1的使能端及G1的輸入端相連，而G1的輸出端與TRI2的使能端相連。
地址存儲器40內(nèi)沒有地址碼時，它的輸出信號A為高電平，G1的輸出信號A則為低電平；地址存儲器40內(nèi)若已儲存有地址碼時，它的輸出信號A為低電平，G1的輸出信號A則為高電平。當信號A為高電平，A為低電平時，TRI2被截止，TRI1打開并與本節(jié)點的地址存儲器40形成通訊，將地址碼Qn送入本節(jié)點的地址存儲器40中；當?shù)刂反aQn已完全送入本節(jié)點中的地址存儲器40內(nèi)后，信號A變?yōu)榈碗娖?，A相應地變?yōu)楦唠娖綍r，TRI1關(guān)閉，TRI2打開并將地址碼Qn-1送入下一節(jié)點，G1向節(jié)點通訊電路發(fā)出觸發(fā)信號。
當然，其它節(jié)點上的地址配發(fā)電路10的電路連接與圖4所示的連接方式一致，此處不再贅述。唯一不同的是第一個節(jié)點中TRI1的輸入信號直接來自于微機控制系統(tǒng)，而非上一節(jié)點的TRI2的輸出端；最后一個節(jié)點的TRI2的輸出端懸空。
請參看圖4，其與圖5a、5b的不同之處僅在于地址存儲器40的地址狀態(tài)信號輸出端直接與TRI2的使能端及G1的輸入端相連，而G1的輸出端與TRI1的使能端相連。
地址存儲器40內(nèi)地址碼為空時，它的輸出信號A為低電平，G1的輸出信號A則為高電平；地址存儲器40內(nèi)若已儲存有地址碼時，它的輸出信號A為高電平，G1的輸出信號A則為低電平。當信號A為低電平，A為高電平時，TRI2被截止，TRI1打開并與地址存儲器40形成通訊，將地址碼Qn送入本節(jié)點的地址存儲器40中；當?shù)刂反aQn已完全送入本節(jié)點中的地址存儲器40內(nèi)后，信號A變?yōu)楦唠娖?，A相應地變?yōu)榈碗娖綍r，TRI1關(guān)閉，TRI2打開并將地址碼Qn+1送入下一節(jié)點，G1向節(jié)點通訊電路發(fā)出觸發(fā)信號。
當然，其它節(jié)點上的地址配發(fā)電路10的電路連接與上述連接方式一致，此處不再贅述。唯一不同的是第一個節(jié)點中TRI1的輸入信號直接來自于微機控制系統(tǒng)，而非上一節(jié)點的TRI2的輸出端；最后一個節(jié)點的TRI2的輸出端懸空。
圖6所示的是一種利用了本實用新型中地址配發(fā)電路10并經(jīng)兩級擴展的系統(tǒng)。在這個系統(tǒng)中，地址配發(fā)電路10象圖3一樣直接應用在每一節(jié)點中，二級主控系統(tǒng)中加裝配發(fā)電路。一級主控系統(tǒng)先對二級主控系統(tǒng)進行地址編碼，再向每個二級主控系統(tǒng)發(fā)出對節(jié)點配發(fā)地址碼的方法。二級主控系統(tǒng)按一級主控系統(tǒng)發(fā)出的指令對節(jié)點進行地址碼的配發(fā)，地址配發(fā)完畢后，二級主控系統(tǒng)向一級主控系統(tǒng)發(fā)回編碼結(jié)果。
本實用新型中，主控系統(tǒng)在發(fā)出地址碼信號后，如果在規(guī)定時間未收到確認信號，就會重發(fā)地址碼。重發(fā)規(guī)定次數(shù)后仍未收到確認信號，主控系統(tǒng)則將最后一組返回確認信號的地址碼視為最后一個節(jié)點的地址碼。同一條地址編碼通訊線路上的所有節(jié)點的地址碼均由主控系統(tǒng)發(fā)出，主控系統(tǒng)獲得節(jié)點總數(shù)和每個節(jié)點的詳細編碼后會自動生成編碼后的設(shè)備地址表。所有節(jié)點的編碼均完成后，判斷電路30和邏輯開關(guān)電路20不會參加主控系統(tǒng)與節(jié)點的任何通訊，與現(xiàn)有的各種通訊協(xié)議有良好的結(jié)合性。地址編碼通訊線路可以選擇與其它通訊信號線共享，或結(jié)合相應的通訊電路用一根獨立的地址編碼線完成地址編碼工作。
主控系統(tǒng)可操作節(jié)點地址存儲器40的控制電路，刪除地址存儲器40內(nèi)已有的地址碼，邏輯開關(guān)電路20此時又將截止主控系統(tǒng)與下一節(jié)點的通訊，使主控系統(tǒng)對本節(jié)點重新進行地址配發(fā)。
從以上的描述中可以看出，本實用新型采用的地址配發(fā)電路是包括兩個三態(tài)門TRI1、TRI2及一個與非門G1的數(shù)字電路，其不僅能自動配發(fā)地址，而且結(jié)構(gòu)簡單，安裝、使用、維護都很方便。本節(jié)點中配發(fā)電路的TRI1與上一節(jié)點中配發(fā)電路的TRI2連接，而本節(jié)點的TRI2與下一節(jié)點TRI1連接。這種連接方式可以根據(jù)用戶的不同要求方便靈活地對節(jié)點數(shù)進行增減，且不會對其它節(jié)點的穩(wěn)定性和可靠性造成影響。
權(quán)利要求1.一種用于微機控制系統(tǒng)中的地址配發(fā)電路，其特征在于它包括含有至少兩個相互反相開關(guān)的邏輯開關(guān)電路(20)，所述邏輯開關(guān)電路(20)分別與信號輸入線、本節(jié)點的地址存儲器(40)和下一節(jié)點的邏輯開關(guān)電路(20)連接。
2.如權(quán)利要求1所述的地址配發(fā)電路，其特征在于還包括判斷電路(30)，所述判斷電路(30)分別與地址存儲器(40)和邏輯開關(guān)電路(20)連接并對邏輯開關(guān)電路(20)的通訊方向進行控制。
3.如權(quán)利要求1所述的地址配發(fā)電路，其特征在于所述邏輯開關(guān)電路(20)包括第一選擇開關(guān)(22)和第二選擇開關(guān)(24)，第一選擇開關(guān)與本節(jié)點的地址存儲器(40)連接，第二選擇開關(guān)(24)與下一節(jié)點的邏輯開關(guān)電路(20)連接，兩者均與信號輸入線相連。
4.如權(quán)利要求2所述的地址配發(fā)電路，其特征在于所述邏輯開關(guān)電路(20)包括第一選擇開關(guān)(22)和第二選擇開關(guān)(24)，第一選擇開關(guān)與本節(jié)點的地址存儲器(40)連接，第二選擇開關(guān)(24)與下一節(jié)點的邏輯開關(guān)電路(20)連接，兩者均與信號輸入線和判斷電路(30)相連。
5.如權(quán)利要求3或4所述的地址配發(fā)電路，其特征在于所述第一選擇開關(guān)(22)和第二選擇開關(guān)(24)都是三態(tài)門電路。
6.如權(quán)利要求2所述的地址配發(fā)電路，其特征在于所述判斷電路(30)與三態(tài)門的使能端連接。
7.如權(quán)利要求2所述的地址配發(fā)電路，其特征在于所述判斷電路(30)是與非門電路。
專利摘要一種用于微機控制系統(tǒng)中節(jié)點物理地址碼的配發(fā)電路，包括邏輯開關(guān)電路，也可包括判斷電路。邏輯開關(guān)電路分別與本節(jié)點的地址存儲器和下一節(jié)點的邏輯開關(guān)電路連接，判斷電路分別與地址存儲器和邏輯開關(guān)電路連接并對邏輯開關(guān)電路的通訊方向進行控制。當本節(jié)點的地址存儲器內(nèi)為空時，邏輯開關(guān)電路與本節(jié)點的地址存儲器通訊而截止與下一節(jié)點通訊。當本節(jié)點的地址碼的存儲完成后，截止邏輯開關(guān)電路與本節(jié)點的地址存儲器通訊而將下一組地址碼送到下一節(jié)點。
文檔編號G06F13/00GK2611980SQ03225039
公開日2004年4月14日 申請日期2003年4月7日 優(yōu)先權(quán)日2003年4月7日
發(fā)明者陳磊 申請人:陳磊