專利名稱：一種插座構(gòu)造的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及一種插座構(gòu)造與主機板構(gòu)造，尤指應用于一計算機主機與一外部信號線間的插座構(gòu)造與主機板構(gòu)造。
背景技術(shù)：
請參見圖1A，是一目前常見計算機主機板的部份功能方塊位置配置示意圖，其中主要表示出主機板1上中央處理單元10、芯片組11(包含北橋芯片111、南橋芯片112)、高速以太網(wǎng)絡端口插座12(通常簡稱為RJ-45，其構(gòu)造示意圖請參見圖1B所示)以及實體層芯片(PHY chip)13的位置配置。由圖中可清楚看出，為避開中央處理單元10高速運作所產(chǎn)生的高熱與噪聲干擾，實體層芯片(PHY chip)13在主機板1上的位置往往必須以盡可能遠離中央處理單元10為前提，而使得實體層芯片13與高速以太網(wǎng)絡端口插座12有一段不小的距離，進而造成其間接線131(trace)的長度過長。而由于該接線131(trace)上用以傳送高頻模擬信號，因此過長的傳輸線(transmission line)將造成其設(shè)計時阻抗控制上的困難，無論是逆程損失(return loss)、插入損失(insertion loss)都必須列入考慮，而主機板上的交換式電源供應器(圖中未示出)也容易對其上傳送的高頻模擬信號產(chǎn)生干擾。因此，如何改善上述現(xiàn)有手段所造成的缺陷，是發(fā)展本案的主要目的。
實用新型內(nèi)容本實用新型的目的是提供一種插座構(gòu)造，能夠有效縮短實體層電路與該插座間的接線距離，從而解決過長的傳輸線造成的設(shè)計時阻抗控制上的困難。
為了實現(xiàn)上述目的，本實用新型提供了一種插座構(gòu)造，其應用于一電子產(chǎn)品與一信號線之間，該插座構(gòu)造包含一殼體，可固定于該電子產(chǎn)品的外殼上，其上具有一插座供該信號線的插頭置入；多個信號接腳，露出該殼體之外，可插置于該電子產(chǎn)品的一內(nèi)部電路上，進而與該內(nèi)部電路完成電性連接；以及一電路板，設(shè)置于該殼體中，其上具有一電路，該電路電性連接至該插座與該多個信號接腳之間。
如上所述的插座構(gòu)造，其中，該插座為一網(wǎng)絡端口插座，該信號線為一網(wǎng)絡信號線，而該電路為一實體層電路。
如上所述的插座構(gòu)造，其中，該插座為一高頻信號插座，該信號線為一高頻信號線，而該電路為一模擬電路。
如上所述的插座構(gòu)造，其中，該實體層電路是通過該多個信號接腳與一媒體獨立接口來電性連接至該內(nèi)部電路的一芯片組。
如上所述的插座構(gòu)造，其中，該模擬電路是通過該多個信號接腳與一數(shù)字信號線來電性連接至該內(nèi)部電路上的一芯片組。
本實用新型還提供了一種主機板構(gòu)造，其中，該主機板構(gòu)造包含一主機板主體；一插座，設(shè)置于該主機板主體上，其可供一信號線的插頭置入；一核心邏輯電路芯片，設(shè)置于該主機板主體上；以及一電路，設(shè)置于該主機板主體上，其電性連接于該插座與該核心邏輯電路芯片之間，該電路的位置緊鄰于該插座而設(shè)置。
如上所述的主機板構(gòu)造，其中，該插座為一網(wǎng)絡端口插座，該信號線為一網(wǎng)絡信號線，而該電路為一實體層電路。
如上所述的主機板構(gòu)造，其中，該實體層電路位于該網(wǎng)絡端口插座內(nèi)部。
如上所述的主機板構(gòu)造，其中，該插座為一高頻信號插座，該信號線為一高頻信號線，而該電路為一模擬電路。
如上所述的主機板構(gòu)造，其中，該模擬電路芯片位于該網(wǎng)絡端口插座內(nèi)部。
本實用新型的有益效果是，通過將該電路設(shè)置在插座內(nèi)或者主機板上接近插座的位置，可有效降低高頻模擬信號傳送時所經(jīng)過的信號線長度，進而可簡化其設(shè)計時關(guān)于阻抗控制上的問題，另外可有效降低高頻信號傳送時所產(chǎn)生的逆程損失(return loss)與插入損失(insertion loss)，也可去除主機板上交換式電源供應器對其上傳送的高頻模擬信號所產(chǎn)生的干擾。


圖1A是一目前常見計算機主機板的部份功能方塊位置配置示意圖；圖1B是現(xiàn)有網(wǎng)絡端口插座的構(gòu)造剖面示意圖；圖2是改善現(xiàn)有計算機主機板配置的缺陷所發(fā)展出來的一較佳實施例功能方塊示意圖；圖3A、圖3B是本案所發(fā)展出的網(wǎng)絡端口插座一較佳實施例構(gòu)造剖面示意圖；圖4A、圖4B是分別將IEEE1394控制芯片與音效模擬電路芯片整合于IEEE1394信號線插座及聲音訊號線插座中的功能方塊示意圖。
其中，附圖標記說明如下主機板主體1 中央處理單元10芯片組11 北橋芯片111南橋芯片112 高速以太網(wǎng)絡端口插座12實體層芯片13 接線131主機板主體2 中央處理單元20芯片組21 網(wǎng)絡端口插座22北橋芯片211 南橋芯片212實體層芯片23 數(shù)字信號線24插孔3 插座殼體39電路板30 耐高壓電容31變壓器32 實體層芯片33接腳34通用串接總線插座35發(fā)光二極管指示器38接腳36IEEE1394信號線插座40 聲音訊號線插座41IEEE1394控制芯片401 音效模擬電路芯片411IEEE1394數(shù)字信號線42 音效數(shù)字信號線具體實施方式
請參見圖2，是改善現(xiàn)有計算機主機板配置的缺陷所發(fā)展出來的較佳實施例功能方塊示意圖，由圖中所示的主機板主體2上的電路方塊配置可清楚看出，本案主要是將實體層芯片(PHY chip)23緊鄰于網(wǎng)絡端口插座22(如高速以太網(wǎng)絡端口插座、簡稱為RJ-45)而設(shè)，(并且，雖未顯示于圖2，本案甚至也可以將實體層芯片23直接置入網(wǎng)絡端口插座22的殼體中)，進而有效縮短實體層芯片(PHY chip)23與網(wǎng)絡端口插座22的距離，進而可簡化其設(shè)計時關(guān)于阻抗控制上的問題，另外可有效降低高頻信號傳送時所產(chǎn)生的逆程損失(return loss)與插入損失(insertion loss)，也可去除主機板上交換式電源供應器(圖中未示出)對其上傳送的高頻模擬信號所產(chǎn)生的干擾。而且由于實體層芯片(PHY chip)23與芯片組21中南橋芯片212間的數(shù)字信號線24(例如媒體獨立接口(Media Independent Interface，簡稱MII))的傳輸品質(zhì)較不受傳輸線長度的影響，因此本案的技術(shù)手段將可有效改善現(xiàn)有手段的缺陷。顯然地，本案針對模擬信號線較數(shù)字信號線容易受到干擾的問題，由改變實體層芯片23的位置來縮短模擬信號線的長度(甚至改變其出現(xiàn)的位置)，來盡可能降低干擾。
再請參見圖3A，圖3B，是本案所發(fā)展出的網(wǎng)絡端口插座較佳實施例構(gòu)造剖面示意圖，圖3A所示的網(wǎng)絡端口插座殼體39內(nèi)的電路板30上除了原本就設(shè)置的耐高壓電容31與變壓器32外，還將實體層芯片(PHY chip)33設(shè)置其上，以縮短其模擬信號線的長度，進而有效改善現(xiàn)有手段的缺陷。
另外，本案設(shè)計的網(wǎng)絡端口插座與主機板(圖中未示出)的接腳34，其已并非進行現(xiàn)有手段的模擬信號傳送，而是改用以傳送實體層芯片(PHYchip)33所輸出的媒體獨立接口(MII)數(shù)字信號，但因原始媒體獨立接口(MII)所需的接腳高達16根，顯然超出目前網(wǎng)絡端口插座常用的8根接腳甚多。因此，若在不欲變更網(wǎng)絡端口插座殼體外接腳數(shù)的情況下，可改用縮減型媒體獨立接口(Reduced Media Independent Interface，簡稱RMII)或是來源同步媒體獨立接口(Source Synchronous Media Independent Interface，簡稱SSMII)等接腳數(shù)為5根或6根的數(shù)字信號傳輸接口規(guī)格。
至于圖3B所示的構(gòu)造，其主要的是與通用串接總線(USB)插座35共享插座殼體39與電路板30，如此將有較大的面積來放置耐高壓電容31、變壓器32與實體層芯片(PHY chip)33，同樣可有效改善現(xiàn)有手段的缺陷。另外，由于實體層芯片(PHY chip)33已設(shè)置于插座殼體中，因此原用以傳送實體層芯片33工作狀態(tài)至網(wǎng)絡端口插座上的發(fā)光二極管指示器38的接腳36，也可改為傳送實體層芯片(PHY chip)33所輸出數(shù)字信號，進而達到不增加接腳數(shù)目的功效。
綜上所述，本案的構(gòu)想與技術(shù)手段尚可轉(zhuǎn)用到其它類似的外部高頻信號線與計算機主機板的連結(jié)上(或說是處理模擬信號線與模擬電路芯片的干擾防治問題)，請參見圖4A、圖4B，其是將IEEE1394控制芯片401與音效模擬電路芯片411整合于IEEE1394信號線插座40及聲音訊號線插座41中的功能方塊示意圖，如此同樣可有效降低高頻模擬信號傳送時所經(jīng)過的信號線長度，進而可簡化其設(shè)計時關(guān)于阻抗控制上的問題，另外可有效降低高頻信號傳送時所產(chǎn)生的逆程損失(return loss)與插入損失(insertion loss)，也可去除主機板上交換式電源供應器(圖中未示出)對其上傳送的高頻模擬信號所產(chǎn)生的干擾。而額外增長的IEEE1394數(shù)字信號線42與音效數(shù)字信號線43并不會影響信號傳輸品質(zhì)。
除此之外，本案的構(gòu)想與技術(shù)手段也可以應用來形成一種主機板構(gòu)造，應用于一計算機中。此主機板構(gòu)造包含一主機板主體；一網(wǎng)絡端口插座，設(shè)置于主機板主體上并可供一網(wǎng)絡信號線之插頭置入；一核心邏輯電路芯片，設(shè)置于該主機板主體上；以及一實體層電路，設(shè)置于主機板主體上并電性連接于網(wǎng)絡端口插座與核心邏輯電路芯片之間。在此，一大特征是實體層電路的位置緊鄰于網(wǎng)絡端口插座而設(shè)置或甚至位于網(wǎng)絡端口插座內(nèi)部，以有效縮短該實體層電路與該網(wǎng)絡端口插座間的接線長度。當然，此主機板也可以應用到任何的外部高頻信號線、模擬信號線或模擬電路芯片的干擾防治。換句話說，本案可以是一種主機板構(gòu)造，至少包含一主機板主體；一高頻信號插座，設(shè)置于主機板主體上并可供一高頻信號線的插頭置入；一核心邏輯電路芯片，設(shè)置于主機板主體上；以及一模擬電路芯片，設(shè)置于該主機板主體上并電性連接于網(wǎng)絡端口插座與核心邏輯電路芯片之間。在此，一大特征在于模擬電路芯片位置緊鄰于網(wǎng)絡端口插座而設(shè)置，以有效縮短模擬電路芯片與網(wǎng)絡端口插座間的接線長度。
本實用新型可由本技術(shù)領(lǐng)域的普通技術(shù)人員作出等效結(jié)構(gòu)變換，但是均不脫離本實用新型的保護范圍。
權(quán)利要求1.一種插座構(gòu)造，其應用于一電子產(chǎn)品與一信號線之間，其特征在于，該插座構(gòu)造包含一殼體，可固定于該電子產(chǎn)品的外殼上，其上具有一插座供該信號線的插頭置入；多個信號接腳，露出該殼體之外，可插置于該電子產(chǎn)品的一內(nèi)部電路上，進而與該內(nèi)部電路完成電性連接；以及一電路板，設(shè)置于該殼體中，其上具有一電路，該電路電性連接至該插座與該多個信號接腳之間。
2.如權(quán)利要求1所述的插座構(gòu)造，其特征在于，該插座為一網(wǎng)絡端口插座，該信號線為一網(wǎng)絡信號線，而該電路為一實體層電路。
3.如權(quán)利要求1所述的插座構(gòu)造，其特征在于，該插座為一高頻信號插座，該信號線為一高頻信號線，而該電路為一模擬電路。
4.如權(quán)利要求2所述的插座構(gòu)造，其特征在于，該實體層電路是通過該多個信號接腳與一媒體獨立接口來電性連接至該內(nèi)部電路的一芯片組。
5.如權(quán)利要求3所述的插座構(gòu)造，其特征在于，該模擬電路是通過該多個信號接腳與一數(shù)字信號線來電性連接至該內(nèi)部電路上的一芯片組。
專利摘要本實用新型公開了一種插座構(gòu)造，其應用于一電子產(chǎn)品與一信號線之間。屬于電連接器技術(shù)領(lǐng)域。本實用新型所要解決的技術(shù)問題是有效縮短實體層電路與插座間的接線距離，從而解決過長的傳輸線造成的設(shè)計時阻抗控制上的困難。其技術(shù)方案為該插座構(gòu)造包含一殼體，可固定于該電子產(chǎn)品的外殼上，其上具有一插座供該信號線的插頭置入；多個信號接腳，露出該殼體之外，可插置于該電子產(chǎn)品的一內(nèi)部電路上，進而與該內(nèi)部電路完成電性連接；以及一電路板，設(shè)置于該殼體中，其上具有一電路，該電路電性連接至該插座與該多個信號接腳之間。本實用新型有效地縮短了該電路與該插座間的模擬信號的接線距離。
文檔編號G06F1/16GK2715211SQ0320535
公開日2005年8月3日 申請日期2003年8月18日 優(yōu)先權(quán)日2003年8月18日
發(fā)明者彭習之, 李秀娟 申請人:威盛電子股份有限公司