專利名稱：：多重非同步切換系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
：本發(fā)明涉及一種時鐘訊號，且特別是有涉及一種在異步時鐘訊號的間切換而不產(chǎn)生假信號脈沖的切換電路。
背景技術(shù)：
：當(dāng)提供異步時鐘訊號至邏輯電路時，在切換訊號的過程中，不產(chǎn)生假信號脈沖(glitch)是非常重要的。假信號脈沖是訊號中由于不成功的切換動作所引起的任何錯誤，例如脈沖寬度變形(pulsewidthviolation)。假如切換時鐘未經(jīng)準(zhǔn)確地切換，切換過程中的訊號將產(chǎn)生錯誤。在美國專利6107841號中提到一個利用切換電路與亞穩(wěn)鎖存器(metastablelatches)在多個時鐘源間進(jìn)行切換而不產(chǎn)生假信號脈沖的方法。如美國專利6107841號中所述，此發(fā)明藉由切換電路產(chǎn)生二個控制訊號，其中，第二控制訊號受亞穩(wěn)鎖存器的影響。在VijayNebhrajani所著的「切換異步時鐘訊號」一文中，提供一個建議，此建議使時鐘切換不產(chǎn)生假信號脈沖。然而，根據(jù)此文所提供的技術(shù)，由于訊號有時序上的問題，所以也會產(chǎn)生假信號脈沖。當(dāng)在多個異步時鐘訊號源間作切換時，也需要一個時鐘切換系統(tǒng)。其中，此時鐘切換系統(tǒng)具有降低假信號脈沖的能力。當(dāng)在多個異步時鐘訊號源間作切換時，需要一個時鐘切換系統(tǒng)。其中，此時鐘切換系統(tǒng)能夠利用簡化邏輯電路(reducedlogiccircuitry)來降低假信號脈沖。
發(fā)明內(nèi)容根據(jù)本發(fā)明的目的，本發(fā)明的一較佳實(shí)施例敘述本發(fā)明包含一個異步時鐘訊號切換系統(tǒng)，此系統(tǒng)包括二個以上的異步時鐘訊號；一個請求器，耦接于一個檢測器，在二個以上的異步時鐘訊號中請求一個異步時鐘訊號；多個選擇訊號，包含一個延遲，耦接于檢測器，從二個以上的異步時鐘訊號中來選擇一個異步時鐘訊號；該檢測器，耦接于一個訊號輸出單元，檢測一個被選擇的異步時鐘訊號；一個訊號輸出單元，耦接于檢測器與請求器，輸出一個被選擇的異步時鐘訊號。根據(jù)本發(fā)明的另一目的，本發(fā)明的另一較佳實(shí)施例敘述本發(fā)明包含一個異步時鐘訊號切換系統(tǒng)，此系統(tǒng)包括一個請求器；一個以上的控制訊號輸入請求器；一個以上的請求訊號由請求器輸出；一個以上的第二檢測器邏輯門分別接收該一個以上的請求訊號；一個以上的狀態(tài)機(jī)構(gòu)分別接收來自一個以上的第二檢測器邏輯門的輸入；一個以上的選擇訊號分別相關(guān)于一個以上的狀態(tài)機(jī)構(gòu)，狀態(tài)機(jī)構(gòu)耦接于緩沖器，選擇訊號由一個以上的狀態(tài)機(jī)構(gòu)輸出；一個以上的第一檢測器邏輯門分別相關(guān)于一個以上的狀態(tài)機(jī)構(gòu)，一個以上的第一檢測器邏輯門接收與一個以上的狀態(tài)機(jī)構(gòu)不相關(guān)的一個以上的選擇訊號并輸出到第二檢測器邏輯門；一個以上的第三檢測器邏輯門分別相關(guān)于一個以上的狀態(tài)機(jī)構(gòu)，以分別接收一個以上的選擇訊號；二個以上的異步時鐘訊號耦接一個以上的第三檢測器邏輯門的各別的一個輸入端；一訊號輸入單元接收來自一個以上的第三檢測器邏輯門的輸入以及提供輸出訊號至請求器；一個以上的反相器分別相關(guān)于一個以上的狀態(tài)機(jī)構(gòu)，以分別接收二個以上的異步時鐘訊號且分別輸出異步時鐘訊號到該一個以上的狀態(tài)機(jī)構(gòu)。根據(jù)本發(fā)明的又一目的，本發(fā)明的又一較佳實(shí)施例敘述本發(fā)明包含一個異步時鐘訊號切換系統(tǒng)，此系統(tǒng)包括一個請求器；一個以上的控制訊號輸入請求器；一個以上的請求訊號由請求器輸出；一個以上的第二檢測器邏輯門分別接收該一個以上的請求訊號；一個以上的狀態(tài)機(jī)構(gòu)分別接收來自一個以上的第二檢測器邏輯門的輸入；一個以上的選擇訊號分別相關(guān)于一個以上的狀態(tài)機(jī)構(gòu)，狀態(tài)機(jī)構(gòu)耦接于緩沖器，選擇訊號由一個以上的狀態(tài)機(jī)構(gòu)輸出；一個以上的第一檢測器邏輯門，分別相關(guān)于一個以上的狀態(tài)機(jī)構(gòu)，一個以上的第一檢測器邏輯門接收與一個以上的狀態(tài)機(jī)構(gòu)不相關(guān)的一個以上的選擇訊號并輸出到第二檢測器邏輯門；一個以上的第三檢測器邏輯門分別相關(guān)于一個以上的狀態(tài)機(jī)構(gòu)，以分別接收一個以上的選擇訊號；二個以上的異步時鐘訊號，耦接一個以上的第三檢測器邏輯門的各別的一個輸入端；一個訊號輸入單元，接收來自一個以上的第三檢測器邏輯門的輸入以及提供輸出訊號至請求器。根據(jù)本發(fā)明的其它目的，本發(fā)明的其它較佳實(shí)施例敘述本發(fā)明包含一個異步時鐘訊號，此系統(tǒng)包括一個請求器；一個控制訊號輸入請求器；請求器輸出二請求訊號；二個第一檢測器邏輯門分別接收該請求訊號；二個狀態(tài)機(jī)構(gòu)分別接收來自多個第一檢測器邏輯門的輸入訊號；二個選擇訊號由多個狀態(tài)機(jī)構(gòu)分別輸出；請求器的二個反相器分別接收不相關(guān)的選擇訊號作為輸入且分別提供輸出至多個第一檢測器邏輯門；二個第二檢測器邏輯門分別接收二個選擇訊號；二個異步時鐘訊號分別輸入多個第二檢測器邏輯門；二反相器分別接收二個異步時鐘訊號且提供輸出至二個狀態(tài)機(jī)構(gòu)；一個訊號輸入單元接收來自多個第二檢測器邏輯門的輸入；訊號輸入單元耦接至請求器。前述的本發(fā)明的各項(xiàng)目的及優(yōu)點(diǎn)，隨后將有詳細(xì)及明確的說明，或者藉由本發(fā)明的實(shí)施而可加以學(xué)習(xí)。藉由隨后附上的權(quán)利要求中所指出的構(gòu)件及組合，本領(lǐng)域的技術(shù)人員可明了及獲得本發(fā)明的各項(xiàng)目的及優(yōu)點(diǎn)。必須注意的是，前述一般性的敘述及隨后詳盡的說明皆僅為舉例與解釋的用，并非用以限定本發(fā)明的權(quán)利要求中所定義的條件。隨后結(jié)合附圖的說明書的內(nèi)容，列舉了幾個實(shí)施例以解釋本發(fā)明的各項(xiàng)精髓。圖1繪示的是本發(fā)明的一較佳實(shí)施例的異步時鐘訊號系統(tǒng)的功能方塊圖；圖2繪示的是本發(fā)明的一較佳實(shí)施例的電路方塊圖，此電路實(shí)現(xiàn)如圖1異步時鐘訊號系統(tǒng)，其具有二個以上異步時鐘訊號；圖3繪示的是本發(fā)明的一較佳實(shí)施例的電路方塊圖，此電路實(shí)現(xiàn)如圖1異步時鐘訊號系統(tǒng)，其具有三個異步時鐘訊號；圖4繪示的是本發(fā)明的一較佳實(shí)施例的多個異步時鐘訊號作切換的時序圖；圖5繪示的是本發(fā)明的一較佳實(shí)施例的電路方塊圖，此電路實(shí)現(xiàn)如圖1異步時鐘訊號系統(tǒng)，其中，異步時鐘訊號系統(tǒng)以正邊緣來切換時鐘訊號；圖6繪示的是把圖5的系統(tǒng)及其群請求邏輯單元540的部份更加詳細(xì)地描繪出來；圖7繪示的是在圖6的系統(tǒng)切換多個異步時鐘訊號的時序圖；圖8繪示的是實(shí)現(xiàn)具有二個時鐘訊號的異步時鐘訊號系統(tǒng)；以及圖9繪示的是繪示的是在二個異步時鐘訊號間作切換的時序圖。附圖標(biāo)記說明100，200，300，500，600，800異步脈訊號切換系統(tǒng)105異步時鐘訊號110選擇器115檢測器120訊號輸出單元125被選擇時鐘訊號130請求器210a-n，315a-b，510a-n，610a-b，810a-b，840D型觸發(fā)器215a-n，220a-n，570，865a-b，895a-b與門224a-n，825a-b群選擇訊號225a-n延遲群選擇訊號230a-n，530a-n，830a-b群請求訊號235a-n，535a-n，835a-b異步時鐘訊號240，540群請求邏輯單元245，545，845被選擇時鐘訊號250a-n，310a-b，620，850a-e，905反相器260a-n緩沖器265a-n，320a-b或非門270，615a-b，515a-n，520a-n，870或門305a-b，605a-n編碼群請求訊號524a-n群選擇線訊號525a-n延遲群選擇線訊號565a-b與非門890a-b與時鐘訊號900控制訊號具體實(shí)施方式本發(fā)明的較佳實(shí)施例將于隨后詳細(xì)地說明，并附上相對應(yīng)的附圖。相關(guān)的標(biāo)號可在附圖中找到對應(yīng)標(biāo)號的組件。圖1繪示的是本發(fā)明的一最佳實(shí)施例的異步時鐘訊號系統(tǒng)100的功能方塊圖。異步時鐘訊號系統(tǒng)100包括選擇器110、檢測器115、請求器130、訊號輸出單元120、異步時鐘訊號105、控制訊號135及被選擇時鐘125。請求器130耦接于選擇器110和訊號輸出單元120，檢測器115耦接于選擇器110和訊號輸出單元120，訊號輸出單元120耦接于檢測器115和請求器130。其中，被選擇時鐘125由訊號輸出單元120輸出，請求器130接收來自控制訊號135的數(shù)據(jù)，而控制訊號135指定被請求的異步時鐘訊號105。接著，請求器130通知被請求的異步時鐘訊號105的選擇器110，選擇器110接收到請求，并且決定選擇異步時鐘訊號105內(nèi)某個異步時鐘訊號。最后，檢測器115檢測被選擇的異步時鐘訊號105，并將其輸出至訊號輸出單元120，訊號輸出單元120于是輸出被選擇時鐘125。圖2繪示的是本發(fā)明的一最佳實(shí)施例的電路方塊圖，此電路實(shí)現(xiàn)如圖1異步時鐘訊號系統(tǒng)，其具有二個以上異步時鐘訊號。首先討論的是檢測器115中接收異步時鐘訊號235a的輸入端，在檢測器115中其余如同異步時鐘訊號235a的輸入端的功能皆相同。請求器130包括群請求邏輯單元240，請求器130請求一個異步時鐘訊號235a-n，并且對異步時鐘切換系統(tǒng)200內(nèi)的群請求訊號230a-n送出請求訊號，藉由選擇群請求訊號230a-n，所以可以選擇一個群選擇訊號224a-n。再者，由于群選擇訊號224a-n選擇一個異步時鐘訊號235a-n，所以異步時鐘切換系統(tǒng)200產(chǎn)生一個被選擇時鐘訊號245。如圖2所示，異步時鐘訊號235a耦接至反相器250a，之后再耦接至狀態(tài)機(jī)構(gòu)，狀態(tài)機(jī)構(gòu)是D型觸發(fā)器210a。D型觸發(fā)器210a的Q輸出端輸出群選擇訊號224a，群選擇訊號224a經(jīng)過緩沖器260a后，產(chǎn)生一個延遲群選擇訊號225a。另一方面，D型觸發(fā)器210a的D輸入端或數(shù)據(jù)輸入端根據(jù)各種輸入接收訊號。第二檢測器邏輯門(與門215a)連接至D型觸發(fā)器210a的D輸入端，與門215從第一檢測器邏輯門(或非門265a)與群請求訊號230a接收輸入數(shù)據(jù)?；蚍情T265a從延遲群選擇訊號225b-n接收訊號，但或非門265a不會接收檢測器115所產(chǎn)生的群選擇訊號。因此，檢測器115中接收異步時鐘訊號235a的相關(guān)部份電路內(nèi)的或非門265a將不會接收延遲群選擇訊號225a?；蚍情T265a必須確保在同一時間內(nèi)只選擇一個延遲群選擇訊號225b-n。若延遲群選擇訊號225b是高電壓電平，則或非門265a避免其余的延遲群選擇訊號225c-n通過或非門265a。為了確保群請求訊號230a-n的傳輸較群選擇訊號快，所以把群選擇訊號224a-n輸入緩沖器260a-n，以便產(chǎn)生延遲群選擇訊號225a-n。群選擇訊號224a與異步時鐘訊號235a輸入第三檢測器邏輯門(與門220a)若異步時鐘訊號235a是一個被請求訊號，則群選擇訊號224a將變成高電壓電平。若異步時鐘訊號235a不是一個被請求訊號，則群選擇訊號224a將變成低電壓電平。低電壓電平輸入與門后，將使與門輸出低電壓電平。因此，若群選擇訊號224a是低電壓電平，則與門220a將輸出低電壓電平。與門220a的輸出將輸入訊號輸出單元120。訊號輸出單元120包括或門270，和其它與門220b-n的輸出端一同連接至或門270的輸入端，或門270輸出被選擇時鐘訊號245。相同的，被選擇時鐘訊號245也輸入至群請求邏輯單元240。圖3繪示的是本發(fā)明的一最佳實(shí)施例的電路方塊圖，此電路實(shí)現(xiàn)如圖1異步時鐘訊號系統(tǒng)，其具有三個異步時鐘訊號。圖2實(shí)施例具有n個時鐘，而圖3為圖2實(shí)施例的其中一個例子。其中，圖3為具有3個時鐘的實(shí)施例圖3所示為具有三個時鐘訊號系統(tǒng)的群請求邏輯單元240與對應(yīng)的具有三個時鐘訊號系統(tǒng)的組成組件。檢測器115內(nèi)的組件檢測時鐘訊號，訊號輸出單元120內(nèi)的組件產(chǎn)生一個輸出，請求器130內(nèi)的組件產(chǎn)生一個請求訊號為了一個特定的異步時鐘訊號235a-c，根據(jù)選擇編碼群請求訊號305a-b產(chǎn)生一個請求訊號。若編碼群請求訊號305a-b二者皆未被選擇，則二個低電壓電平訊號被輸入編碼群請求訊號305a-b，編碼群請求訊號305a-b個別地輸入狀態(tài)機(jī)構(gòu)(D型觸發(fā)器315a-b)，由于二個低電壓電平訊號輸入群請求訊號230a，所以群請求訊號230a成為高電壓電平。類似的狀況，群請求訊號230b與群請求訊號230c成為低電壓電平。因此，上述動作可選擇到一個異步時鐘訊號235a。由于群請求訊號230b-c皆末被選擇，所以延遲群選擇訊號225b與延遲群選擇訊號225c為低電壓電平。上述結(jié)果將使第一檢測器邏輯門(或非門265a)輸出高電壓電平。由于或非門265a輸出高電壓電平，且群請求訊號230a輸入一個高電壓電平訊號至第二檢測器邏輯門(非門215a)，所以與門215a輸出一個高電壓電平。上述結(jié)果導(dǎo)致D型觸發(fā)器210a的Q輸出端輸出一個高電壓電平。由于異步時鐘訊號235a與群選擇訊號224a輸入第三檢測器邏輯門(與門220a)，所以經(jīng)過與運(yùn)算后輸出為異步時鐘訊號235a。由于或非門265b與或非門265c產(chǎn)生低電壓電平訊號，所以其余的與門220b-c輸出低電壓電平訊號。低電壓電平輸入與門將產(chǎn)生低電壓電平的輸出因此，異步時鐘訊號235a是或門270輸出的唯一被選擇時鐘訊號245。通過這個系統(tǒng)，特定時鐘訊號的請求將產(chǎn)生對應(yīng)時鐘訊號的輸出。圖4繪示的是本發(fā)明的一最佳實(shí)施例的多個異步時鐘訊號作切換的時序圖。預(yù)設(shè)的被選擇時鐘訊號245是異步時鐘訊號235a。如圖3所示，由于D型觸發(fā)器210a-c的初始化設(shè)定狀態(tài)之故，當(dāng)群選擇訊號224b-c二者皆為零時，操作的目標(biāo)為群選擇訊號224a。因此，異步時鐘訊號235a是第一個由被選擇時鐘訊號245輸出的訊號。當(dāng)群選擇訊號224a為高電壓電平時，被選擇時鐘訊號245是異步時鐘訊號235a。當(dāng)群選擇訊號224a轉(zhuǎn)換為低電壓電平時，會產(chǎn)生一個短暫的空白周期，在空白周期中，沒有任何一個時鐘訊號會被選擇。在這個短暫的空白周期之后，群選擇訊號224b轉(zhuǎn)換為高電壓電平且選擇來自異步時鐘訊號235b的訊號。直到群選擇訊號224b轉(zhuǎn)換為低電壓電平之前，異步時鐘訊號235b持續(xù)被選為被選擇時鐘訊號245。類似的，當(dāng)群選擇訊號224b轉(zhuǎn)換為低電壓電平時，會產(chǎn)生一個短暫的空白周期，在空白周期中，沒有任何一個時鐘訊號會被選擇。最后，群選擇訊號224c轉(zhuǎn)換為高電壓電平，異步時鐘訊號235c被選擇為被選擇時鐘訊號245。在上述所有的例子中，時鐘訊號會被鎖存或者于異步時鐘訊號235a-c的負(fù)邊緣執(zhí)行時鐘選擇的動作。圖5繪示的是本發(fā)明的一最佳實(shí)施例的電路方塊圖，此電路可以實(shí)現(xiàn)如圖1異步時鐘訊號切換系統(tǒng)，其中，異步時鐘訊號切換系統(tǒng)以正邊緣來切換時鐘訊號。換句話說，訊號于高電壓電平時啟動(active)，且訊號于低電壓電平時關(guān)閉(inactive)，因此，系統(tǒng)對訊號的響應(yīng)情況相反。狀態(tài)機(jī)構(gòu)(D型觸發(fā)器510a)的D輸入端接收第二檢測器邏輯門(或門515a)的輸出，D型觸發(fā)器510a接收與非門565a的輸出且D型觸發(fā)器510a以群請求線訊號530a為輸入。第一檢測器邏輯門(與非門565a)以延遲群選擇線訊號525b-n為輸入。D型觸發(fā)器510的Q端輸出將輸入第三檢測器邏輯門(或門520a)，D型觸發(fā)器510a的Q輸出端輸出群選擇線訊號524a。異步時鐘訊號535a連接或門520a，且或門520a以異步時鐘訊號535a為輸入。或門520a的輸出會輸入與門570，與門570接收所有或門520a-n的輸出，與門570的輸出即是被選擇時鐘545，被選擇時鐘545的輸出的某一分支訊號輸入群請求邏輯單元540。圖6繪示的是把圖5的系統(tǒng)及其群請求邏輯單元540的部份更加詳細(xì)地描繪出來。藉由接收編碼群請求訊號605a與編碼群請求訊號605b的訊號，來決定選擇那一個時鐘訊號。舉例來說，若編碼群請求訊號605a與編碼群請求訊號605b皆為低電壓電平，則群請求線訊號530a為低電壓電平且異步時鐘訊號535a將被選為時鐘訊號。由于一個高電壓電平訊號與一低電壓電平訊號作或邏輯運(yùn)算后會輸出一個高電壓電平訊號，所以群請求線訊號530b為高電壓電平。由于反相器620輸入低電壓電平訊號且輸出一個高電壓電平訊號，所以群請求線訊號530c為高電壓電平。由于本實(shí)施例的系統(tǒng)為低電壓電平啟動(lowactive)，所以由低電壓電平來選擇時鐘訊號。圖7所繪示的是在圖6的系統(tǒng)切換多個異步時鐘訊號的時序圖。若群選擇線訊號524a是低電壓電平，則群請求線訊號530a為被選擇時鐘545。接著，群選擇線訊號524a轉(zhuǎn)換為高電壓電平且群選擇線訊號524b轉(zhuǎn)換為低電壓電平。在此，群選擇線訊號524c在群選擇線訊號524b轉(zhuǎn)換為高電壓電平后，轉(zhuǎn)換為低電壓電平。在此，異步時鐘訊號535c被選為被選擇時鐘545。值得注意的重點(diǎn)是，時鐘訊號在異步時鐘訊號535a-c的正邊緣被選擇或鎖存。圖8所繪示的是實(shí)現(xiàn)具有二個時鐘訊號的異步時鐘訊號系統(tǒng)800。狀態(tài)機(jī)構(gòu)(D型觸發(fā)器840)的D輸入端接收控制訊號900，且狀態(tài)機(jī)構(gòu)接收被選擇時鐘845為一個輸入。D型觸發(fā)器840的Q輸出端輸出群請求訊號830b，Q輸出端的輸出也輸入反相器905，反相器905輸出群請求訊號830a?？刂朴嵦?00用于選擇一個被請求的時鐘訊號。若控制訊號900為低電壓電平，則代表選擇群請求訊號830a。若低電壓電平訊號輸入D型觸發(fā)器840的D輸入端，則D型觸發(fā)器840的Q輸出端輸出低電壓電平。接著，低電壓電平訊號藉由反相器905轉(zhuǎn)換為高電壓電平的群請求訊號830。群請求訊號830a輸入第一檢測器邏輯門(與門865a)，且群請求訊號830b輸入與門865b。D型觸發(fā)器810a的Q輸出端輸出群選擇訊號825a至反相器850b后，輸入與門865b。D型觸發(fā)器810b的Q輸出端輸出群選擇訊號825b至反相器850a后，輸入與門865a。與門865b的輸出會輸入D型觸發(fā)器810b的D輸入端。異步時鐘訊號835a輸入反相器850c后，輸入D型觸發(fā)器810a。異步時鐘訊號835b輸入反相器850d后，輸入D型觸發(fā)器810b。群選擇訊號825a與異步時鐘訊號835a輸入第二檢測器邏輯門(與門895a)。群選擇訊號825b與異步時鐘訊號835b輸入與門895b。與門895a的輸出端輸出及時鐘訊號890a至或門870且與門895b的輸出端輸出及時鐘訊號890b至或門870?；蜷T870的輸出端輸出被選擇時鐘845。如前所述，來自控制訊號900為低電壓電平，致使群請求訊號830a為高電壓電平。群請求訊號830a為高電壓電平且群選擇訊號825b為低電壓電平，致使群選擇訊號825a為高電壓電平。群選擇訊號825b為低電壓電平，致使與門895b為低電壓電平。與門895a接收異步時鐘訊號835a及高電壓電平的群選擇訊號825a，致使及時鐘訊號890a即為異步時鐘訊號835a。及時鐘訊號890a上的訊號與低電壓電平的及時鐘訊號890b，致使異步時鐘訊號835a即為或門870的輸出訊號。因此，異步時鐘訊號835a即為被選擇時鐘845。被選擇時鐘845輸入D型觸發(fā)器840。圖9繪示的是在二個異步時鐘訊號間作切換的時序圖。如時序圖所示，當(dāng)控制訊號900為低電壓電平，則被選擇時鐘845即為異步時鐘訊號835a。當(dāng)控制訊號900為高電壓電平，則被選擇時鐘845即為異步時鐘訊號835b。雖然本發(fā)明已以一較佳實(shí)施例披露如上，然其并非用以限定本發(fā)明，本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍的前提下，可作若干的更動與潤飾，因此本發(fā)明的保護(hù)范圍視后附的權(quán)利要求所界定。權(quán)利要求1.一種多重異步切換系統(tǒng)，包括二個以上的異步時鐘訊號；一請求器，耦接于一檢測器，在所述二個以上的異步時鐘訊號中請求一異步時鐘訊號；多個選擇訊號，包含一延遲，耦接于該檢測器，從所述二個以上的異步時鐘訊號中來選擇該異步時鐘訊號；該檢測器，耦接至一訊號輸出單元，檢測被選擇的該異步時鐘訊號；以及該訊號輸出單元，耦接于該檢測器與該請求器，輸出被選擇的該異步時鐘訊號。2.如權(quán)利要求1所述的多重異步切換系統(tǒng)，其中所述選擇訊號中的該延遲，使該請求訊號通過該異步時鐘切換系統(tǒng)比所述選擇訊號快。3.一種多重異步切換系統(tǒng)，包括一請求器；一個以上的控制訊號，輸入該請求器；一個以上的請求訊號，由該請求器輸出；一個以上的第二檢測器邏輯門，其分別接收該一個以上的請求訊號；一個以上的狀態(tài)機(jī)構(gòu)，分別接收來自該一個以上的第二檢測器邏輯門的輸入；一個以上的選擇訊號，分別相關(guān)于該一個以上的狀態(tài)機(jī)構(gòu)，該狀態(tài)機(jī)構(gòu)耦接于多個緩沖器，該選擇訊號由該一個以上的狀態(tài)機(jī)構(gòu)輸出；一個以上的第一檢測器邏輯門，分別相關(guān)于該一個以上的狀態(tài)機(jī)構(gòu)，該一個以上的第一檢測器邏輯門接收與該一個以上的狀態(tài)機(jī)構(gòu)不相關(guān)的一個以上的選擇訊號并輸出到該第二檢測器邏輯門；一個以上的第三檢測器邏輯門，分別相關(guān)于該一個以上的狀態(tài)機(jī)構(gòu)，以分別接收該一個以上的選擇訊號；二個以上的異步時鐘訊號，耦接該一個以上的第三檢測器邏輯門的各別的一個輸入端；一訊號輸出單元，接收來自該一個以上的第三檢測器邏輯門的輸入以及提供輸出訊號至該請求器；以及一個以上的反相器，分別相關(guān)于該一個以上的狀態(tài)機(jī)構(gòu)，以分別接收二個以上的異步時鐘訊號且分別輸出異步時鐘訊號到該一個以上的狀態(tài)機(jī)構(gòu)。4.如權(quán)利要求3所述的多重異步切換系統(tǒng)，其中該一個以上的第一檢測器邏輯門包含一或非門。5.如權(quán)利要求3所述的多重異步切換系統(tǒng)，其中該一個以上的第二檢測器邏輯門包含一與門。6.如權(quán)利要求3所述的多重異步切換系統(tǒng)，其中該一個以上的第三檢測器邏輯門包含一與門。7.如權(quán)利要求3所述的多重異步切換系統(tǒng)，其中該訊號輸出單元為一或門。8.如權(quán)利要求3所述的多重異步切換系統(tǒng)，其中該一個以上的狀態(tài)機(jī)構(gòu)包含一D型觸發(fā)器。9.如權(quán)利要求3所述的多重異步切換系統(tǒng)，藉由該緩沖器使該一個以上的請求訊號通過異步時鐘切換系統(tǒng)的時間比該一個以上的選擇訊號快。10.一種多重異步切換系統(tǒng)，包括一請求器；一個以上的控制訊號，輸入該請求器；一個以上的請求訊號，由該請求器輸出；一個以上的第二檢測器邏輯門，分別接收該一個以上的請求訊號；一個以上的狀態(tài)機(jī)構(gòu)，分別接收來自該一個以上的第二檢測器邏輯門的輸入；一個以上的選擇訊號，分別相關(guān)于該一個以上的狀態(tài)機(jī)構(gòu)，該狀態(tài)機(jī)構(gòu)耦接于多個緩沖器，該選擇訊號由該一個以上的狀態(tài)機(jī)構(gòu)輸出；一個以上的第一檢測器邏輯門，分別相關(guān)于該一個以上的狀態(tài)機(jī)構(gòu)，該一個以上的第一檢測器邏輯門接收與該一個以上的狀態(tài)機(jī)構(gòu)不相關(guān)的一個以上的選擇訊號并輸出到該第二檢測器邏輯門；一個以上的第三檢測器邏輯門，分別相關(guān)于該一個以上的狀態(tài)機(jī)構(gòu)，以分別接收該一個以上的選擇訊號；二個以上的異步時鐘訊號，耦接該一個以上的第三檢測器邏輯門的各別的一個輸入端；以及一訊號輸出單元，接收來自該一個以上的第三檢測器邏輯門的輸入以及提供輸出訊號至該請求器。11.如權(quán)利要求10所述的多重異步切換系統(tǒng)，其中該一個以上的第一檢測器邏輯門包含一與非門。12.如權(quán)利要求10所述的多重異步切換系統(tǒng)，其中該一個以上的第二檢測器邏輯門包含一或門。13.如權(quán)利要求10所述的多重異步切換系統(tǒng)，其中該一個以上的第三檢測器邏輯門包含一或門。14.如權(quán)利要求10所述的多重異步切換系統(tǒng)，其中該訊號輸出單元為一與門。15.如權(quán)利要求10所述的多重異步切換系統(tǒng)，其中該一個以上的狀態(tài)機(jī)構(gòu)包含一D型觸發(fā)器。16.如權(quán)利要求10所述的多重異步切換系統(tǒng)，其中藉由該緩沖器使該一個以上的請求訊號通過異步時鐘切換系統(tǒng)的時間比該一個以上的選擇訊號快。17.一種多重異步切換系統(tǒng)，包括一請求器；一控制訊號，輸入該請求器；二請求訊號自該請求器輸出；二第一檢測器邏輯門，其分別接收所述請求訊號；二狀態(tài)機(jī)構(gòu)，分別接收來自所述第一檢測器邏輯門的輸入訊號；二選擇訊號，由所述狀態(tài)機(jī)構(gòu)分別輸出；二檢測反相器，分別接收不相關(guān)的選擇訊號作為輸入且分別提供輸出至所述第一檢測器邏輯門；二第二檢測器邏輯門，分別接收該二選擇訊號；二異步時鐘訊號，分別輸入所述第二檢測器邏輯門；二反相器，分別接收該二異步時鐘訊號且提供輸出至各該二狀態(tài)機(jī)構(gòu)；一訊號輸出單元，接收來自所述第二檢測器邏輯門的輸入并耦接至該請求器。18.如權(quán)利要求17所述的多重異步切換系統(tǒng)，其中所述第一檢測器邏輯門包含多個與門。19.如權(quán)利要求17所述的多重異步切換系統(tǒng)，其中所述第二檢測器邏輯門包含多個與門。20.如權(quán)利要求17所述的多重異步切換系統(tǒng)，其中該輸出單元包含一個或門。21.如權(quán)利要求17所述的多重異步切換系統(tǒng)，其中所述狀態(tài)機(jī)構(gòu)包含多個D型觸發(fā)器。全文摘要一種多重異步切換系統(tǒng)，當(dāng)在多個異步時鐘訊號間選擇一個異步時鐘訊號時，此系統(tǒng)將使切換的過程不產(chǎn)生假信號脈沖。在此系統(tǒng)中，一個請求器耦接多個控制訊號。多個控制訊號指定請求器在二個以上的異步時鐘訊號中請求一個異步時鐘訊號。此請求器將此一請求告知選擇器。選擇器決定那一個異步時鐘訊號將被選擇。隨后，檢測器會檢測到此被選擇的異步時鐘訊號。之后，檢測器輸出此被選擇的異步時鐘訊號至一個訊號輸出單元。最后，此訊號輸出單元輸出此被選擇的異步時鐘訊號。文檔編號G06F1/08GK1442953SQ0310869公開日2003年9月17日申請日期2003年4月4日優(yōu)先權(quán)日2002年6月11日發(fā)明者威廉·V·米勒申請人:威盛-賽瑞斯公司