專利名稱：具有上位和下位總線、控制網(wǎng)絡(luò)中數(shù)據(jù)訪問的微機系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及用于以太網(wǎng)(R)等網(wǎng)絡(luò)的微機系統(tǒng)，特別涉及把連接主裝置與客戶裝置的串行總線分割成上位串行總線及下位串行總線、進行網(wǎng)絡(luò)中數(shù)據(jù)訪問控制的微機系統(tǒng)。
背景技術(shù)：
近年來，開發(fā)有多種根據(jù)來自主裝置的請求從客戶裝置讀出數(shù)據(jù)進行輸出的系統(tǒng)，作為其中一例可舉出采用了用于以太網(wǎng)(R)的MDIO(Medium Dependent Input/Output)接口的系統(tǒng)。
圖1是表示對應(yīng)現(xiàn)有以太網(wǎng)(R)的網(wǎng)絡(luò)系統(tǒng)一例的框圖。該網(wǎng)絡(luò)系統(tǒng)包括主裝置的MAC(Media Access Control)101，通過串行總線連接于MAC101的PMA(Physical Media Attachment)107。在此，由于這些裝置作為構(gòu)成以太網(wǎng)(R)的物理層收發(fā)機等的裝置已被廣泛了解，因此不作詳細說明。
圖2是用于說明在MAC101與PMA105、PCS106或XGXS107之間的數(shù)據(jù)轉(zhuǎn)送的附圖。MAC101通過串行總線104與配置有MDIO接口的PMA105、PCS106及XGXS107(以下總括這些也稱為客戶裝置。)連接。該裝置組有相同端口地址，客戶裝置各自有不同裝置地址。
MAC101通過發(fā)送端口地址202及裝置地址203來選擇內(nèi)置于PMA105、PCS106及XGXS107的寄存器，可訪問希望的寄存器。
當MAC101從客戶裝置讀出數(shù)據(jù)的場合，MAC101對客戶裝置發(fā)送表示數(shù)據(jù)讀出的指令碼201、端口地址202及裝置地址203?？蛻粞b置參照端口地址判定是否是針對本身客戶裝置的訪問。并且，如果是針對本身客戶裝置的訪問則參照裝置地址203從對應(yīng)其裝置地址203的客戶裝置寄存器讀出數(shù)據(jù)205，向MAC101發(fā)送。MAC101發(fā)送裝置地址203后，在經(jīng)過周轉(zhuǎn)時間204前有必要獲取數(shù)據(jù)205。該周轉(zhuǎn)時間204通常規(guī)定為2循環(huán)。例如，若使用2MHz時鐘則系統(tǒng)必須在1μs以內(nèi)把數(shù)據(jù)205返還給MAC101。
而且，當MAC101向客戶裝置的寄存器寫入數(shù)據(jù)的場合，MAC101依次發(fā)送表示數(shù)據(jù)寫入的指令碼201、端口地址202、裝置地址203及數(shù)據(jù)205，對應(yīng)端口地址202的客戶裝置向?qū)?yīng)裝置地址203的寄存器寫入數(shù)據(jù)205。
如上所述，MAC101發(fā)送裝置地址203后，在周轉(zhuǎn)時間204內(nèi)客戶裝置必須把數(shù)據(jù)205返還給MAC101。這樣就有一個問題點，即由于系統(tǒng)內(nèi)的微機當接受裝置地址203后，從寄存器把數(shù)據(jù)讀出并向MAC101發(fā)送已經(jīng)來不及，因此必須由特殊的硬件來將之實現(xiàn)。
而且，還有一個問題點是由于作為現(xiàn)有以太網(wǎng)(R)中裝置地址203只能分配0～3之一的值，因此在上述的PMA105、PCS106及XGXS107以外只能1個裝置連接到串行總線104而缺乏擴展性。
進一步而言，為實現(xiàn)10千兆位·以太網(wǎng)(R)而必須采用使用了半導(dǎo)體激光等的光通信。對于該光通信的控制還有這樣一個問題點，即控制A/D(Analog/digital)轉(zhuǎn)換器、D/A(Digital/Analog)轉(zhuǎn)換器等外圍裝置的微機是必須的，但由于如上所述用微機不能控制PMA105、PCS106及XGXS107，因此在包含有微機的1個裝置中容納這些裝置是困難的。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種微機可進行客戶裝置控制的微機系統(tǒng)。
本發(fā)明的其它目的是提供一種可在串行總線連接任意數(shù)裝置的微機系統(tǒng)。
本發(fā)明的再一目的是提供一種可在1芯片中容納微機和多個客戶裝置的微機系統(tǒng)。
依據(jù)本發(fā)明的一方面，微機系統(tǒng)是在根據(jù)來自主裝置的請求在規(guī)定時間內(nèi)發(fā)送請求所對應(yīng)的數(shù)據(jù)的網(wǎng)絡(luò)中使用，包括通過上位總線在與主裝置之間進行數(shù)據(jù)收發(fā)的第1接口；通過與上位總線物理上不同的下位總線在與客戶裝置之間進行數(shù)據(jù)收發(fā)的第2接口；控制第1接口及第2接口，進而控制在主裝置與客戶裝置之間的數(shù)據(jù)轉(zhuǎn)送的處理器。
處理器由于控制第1接口及第2接口進而控制在主裝置與客戶裝置之間的數(shù)據(jù)轉(zhuǎn)送，因此處理器可控制連接在下位總線的客戶裝置。


圖1是表示對應(yīng)現(xiàn)有以太網(wǎng)(R)的網(wǎng)絡(luò)系統(tǒng)一例的框圖。
圖2是用于說明在MAC101與PMA105、PCS106或XGXS107之間的數(shù)據(jù)轉(zhuǎn)送的附圖。
圖3是表示本發(fā)明實施例1中含有微機系統(tǒng)的網(wǎng)絡(luò)系統(tǒng)概略結(jié)構(gòu)的框圖。
圖4是表示本發(fā)明實施例1中微機系統(tǒng)3概略結(jié)構(gòu)的框圖。
圖5是用于說明MDIO接口32動作的附圖。
圖6是表示含有本發(fā)明實施例2中微機系統(tǒng)的網(wǎng)絡(luò)系統(tǒng)概略結(jié)構(gòu)的框圖。
實施方式(實施例1)圖3是表示本發(fā)明實施例1中含有微機系統(tǒng)的網(wǎng)絡(luò)系統(tǒng)概略結(jié)構(gòu)的框圖。該網(wǎng)絡(luò)系統(tǒng)包括MAC1；通過MDIO等的上位串行總線2與MAC1連接的微機系統(tǒng)3；通過下位串行總線4與微機系統(tǒng)3連接的PMA5、PCS6及XGXS7。
微機系統(tǒng)3通過上位串行總線2從MAC1接收表示數(shù)據(jù)讀出的指令碼201、端口地址202及裝置地址203后，從后述的高速緩沖存儲器(主存儲媒體)高速讀出對應(yīng)裝置地址203的PMA5、PCS6或XGXS7(以下總括這些稱為客戶裝置。)的寄存器內(nèi)容，并向MAC1發(fā)送其內(nèi)容。
圖4是表示本發(fā)明實施例1中微機系統(tǒng)3概略結(jié)構(gòu)的框圖。該微機系統(tǒng)3包括進行微機系統(tǒng)3全體控制的CPU(Central ProcessingUnit)30；被用于執(zhí)行程序的存儲和工作區(qū)等的RAM(Random AccessMemory)31；連接于上位串行總線2的MDIO接口32；多個A/D轉(zhuǎn)換器33；多個D/A轉(zhuǎn)換器34；瞬時存儲器35；計時器36；監(jiān)視計時器37；I2C(International Institute for Communication s)接口38；SIO(Serial Input/Output)接口39；連接于下位串行總線4的MDIO接口40。并且，微機系統(tǒng)3中包含的這些裝置通過內(nèi)部總線41連接，進行數(shù)據(jù)和控制信號等的輸入輸出。
當MDIO接口32通過上位串行總線2從MAC1接收到表示數(shù)據(jù)讀出的指令碼201及端口地址202時，CPU30通過MDIO接口40從PMA5、PCS6及XGXS7內(nèi)的寄存器讀出數(shù)據(jù)，并存儲到MDIO接口32內(nèi)部設(shè)置的高速緩沖存儲器(主存儲媒體)。而且，當MDIO接口32通過上位串行總線2從MAC1接收到裝置地址203時，從高速緩沖存儲器讀出對應(yīng)其裝置地址的數(shù)據(jù)，并通過MDIO接口32向MAC1發(fā)送。
圖5是用于說明MDIO接口32動作的附圖。MDIO接口(串行外部接口)32包括把從設(shè)置于微機系統(tǒng)3外部的客戶裝置的寄存器(輔助存儲媒體)50讀出的數(shù)據(jù)臨時存儲的訪問速度高的高速緩沖存儲器(主存儲媒體)51。
當從MAC1內(nèi)的MDIO接口52接收到表示數(shù)據(jù)讀出的指令碼201后，MDIO接口32接收接著的端口地址202進行解碼。然后，如圖5的①所示向CPU30輸出其解碼結(jié)果。若從MDIO接口32接受的解碼結(jié)果相當于客戶裝置的寄存器50，則如圖5的②所示CPU30從客戶裝置的寄存器50讀出對應(yīng)端口地址202的全裝置地址的數(shù)據(jù)并寫入高速緩沖存儲器51。
MDIO接口32接著接受裝置地址203后，解碼裝置地址203并向高速緩沖存儲器51輸出其解碼結(jié)果，如圖5的③所示，使對應(yīng)裝置地址203的數(shù)據(jù)輸出到高速緩沖存儲器51。MDIO接口32把從高速緩沖存儲器51接受的數(shù)據(jù)轉(zhuǎn)換成串行數(shù)據(jù)，通過上位串行總線2向MAC1內(nèi)的MDIO接口52發(fā)送。
而且，MDIO接口32從MAC1內(nèi)的MDIO接口52接受表示數(shù)據(jù)寫入的指令碼201后，接收接著的端口地址202及裝置地址203進行解碼，并向CPU30輸出其解碼結(jié)果。若從MDIO接口32接受的解碼結(jié)果相當于客戶裝置的寄存器50，則CPU30從MDIO接口32接受數(shù)據(jù)205，并把數(shù)據(jù)205寫入對應(yīng)裝置地址203的客戶裝置的寄存器50。
這樣，當MAC1把指令碼201等發(fā)送到客戶裝置使其進行處理的場合，微機系統(tǒng)3取代MAC1使客戶裝置進行處理，CPU1擬進行從MAC1向客戶裝置的訪問。
再回到圖4的說明。若從MDIO接口32接受的端口地址相當于客戶裝置的寄存器，則CPU30通過MDIO40從客戶裝置的寄存器讀出數(shù)據(jù)并把數(shù)據(jù)寫入MDIO32內(nèi)的高速緩沖存儲器51。
MDIO接口40與MDIO接口32比較，不同點是刪除了高速緩存客戶裝置內(nèi)寄存器數(shù)據(jù)的功能，只具有通過下位串行總線4在與客戶裝置之間使用MDIO收發(fā)數(shù)據(jù)的功能。如上所述，由于MDIO接口32具有高速緩存客戶裝置內(nèi)寄存器數(shù)據(jù)的功能，因此MDIO接口40拘束于周轉(zhuǎn)時間204。所以，CPU30可從連接于下位串行總線4的客戶裝置和其它裝置低速進行數(shù)據(jù)的收發(fā)。
而且，如上所述，由于作為以太網(wǎng)(R)中裝置地址203只能分配0～3之一的值，因此MDIO接口32拘束于此規(guī)定，但MDIO接口40不拘束于此規(guī)定。就是說CPU30可把任意的裝置地址附給連接于下位串行總線4的客戶裝置和其它裝置，并可通過MDIO接口40使用任意的裝置地址訪問客戶裝置和其它裝置。
因此，可以把裝置地址0～3以外的裝置地址附給客戶裝置和其它裝置，把任意數(shù)的裝置連接到下位串行總線4。并且，該裝置地址被預(yù)先存儲到瞬時存儲器35，CPU30參照在瞬時存儲器35存儲的裝置地址來訪問連接于下位串行總線4的客戶裝置和其它裝置。
CPU30把在瞬時存儲器35等非易失性存儲器存儲的程序轉(zhuǎn)送給RAM31，并通過執(zhí)行轉(zhuǎn)送到RAM31的程序來實施微機系統(tǒng)3的全體控制。CPU30在計時器36及監(jiān)視計時器37設(shè)定時間，并受理從計時器36及監(jiān)視計時器37輸出的分配請求，通過進行規(guī)定的動作來實施微機系統(tǒng)3的全體控制。
而且，在微機系統(tǒng)3為控制半導(dǎo)體激光而配置有多個A/D轉(zhuǎn)換器33及多個D/A轉(zhuǎn)換器34，CPU30控制這些A/D轉(zhuǎn)換器33及D/A轉(zhuǎn)換器34，實現(xiàn)用于10千兆·以太網(wǎng)(R)的光通信。另外，微機系統(tǒng)3為具有擴展性而配有I2C接口38及SIO接口39，但此與本發(fā)明無直接關(guān)系因此不作詳細說明。
如以上說明，依據(jù)本實施例中的微機系統(tǒng)3，具備連接于上位串行總線2的MDIO接口32和連接于下位串行總線4的MDIO接口40，CPU30從MAC1接受向客戶裝置的指令，使客戶裝置執(zhí)行指令，因此，可以把常規(guī)曾通過MDIO串行總線連接在MAC1的客戶裝置原樣連接到下位串行總線4。
而且，當有了從MAC1讀出客戶裝置內(nèi)的寄存器50內(nèi)容的請求的場合，便把MDIO接口32內(nèi)的高速緩沖存儲器51所存儲的數(shù)據(jù)發(fā)送給MAC1，由此客戶裝置便不會拘束于周轉(zhuǎn)時間204而CPU30直接控制客戶裝置成為可能。
而且，CPU30可把任意的裝置地址附給連接在下位串行總線4的客戶裝置和其它裝置，可把任意數(shù)的裝置連接到MDIO串行總線，因此可追加在現(xiàn)有以太網(wǎng)(R)未規(guī)定的新功能。
而且，CPU30進行微機系統(tǒng)3的全體控制，因此可在同一芯片內(nèi)內(nèi)置A/D轉(zhuǎn)換器33、D/A轉(zhuǎn)換器34等外圍裝置。
(實施例2)圖6是表示含有本發(fā)明實施例2中微機系統(tǒng)的網(wǎng)絡(luò)系統(tǒng)概略結(jié)構(gòu)的框圖。該網(wǎng)絡(luò)系統(tǒng)包括MAC1；通過MDIO等的上位串行總線2與MAC1連接的微機系統(tǒng)8；通過下位串行總線4與微機系統(tǒng)8連接的外圍裝置9。
本實施例中的微機系統(tǒng)8與圖3所示的實施例1中的微機系統(tǒng)比較，不同點是曾連接在下位串行總線4的PMA5、PCS6及XGXS7內(nèi)置到了微機系統(tǒng)8。因此不再進行重復(fù)的結(jié)構(gòu)及功能的詳細說明。
PMA5、PCS6及XGXS7連接于微機系統(tǒng)8的內(nèi)部總線41。由此，不需要使這些客戶裝置具有MDIO接口，CPU30可直接訪問這些客戶裝置內(nèi)的寄存器。
而且，在下位串行總線4連接有外圍裝置9，CPU30可通過MDIO接口40訪問外圍裝置9。這樣，在下位串行總線4可連接任意數(shù)的外圍裝置9。
如以上說明，依據(jù)本實施例中的微機系統(tǒng)8，由于把PMA5、PCS6及XGXS7內(nèi)置到微機系統(tǒng)8，所以在實施例1中說明的效果以外，還可1芯片內(nèi)收納微機30、客戶裝置、A/D轉(zhuǎn)換器33、D/A轉(zhuǎn)換器34等，可構(gòu)筑高功能的裝置。
權(quán)利要求
1.一種微機系統(tǒng)，是在根據(jù)來自主裝置的請求在規(guī)定時間內(nèi)發(fā)送所述請求對應(yīng)的數(shù)據(jù)的網(wǎng)絡(luò)中使用，其包括第1接口，其通過上位總線在與所述主裝置之間收發(fā)數(shù)據(jù)；第2接口，其通過與所述上位總線物理上不同的下位總線在與客戶裝置之間收發(fā)數(shù)據(jù)；處理器，其控制所述第1接口及所述第2接口，進而控制所述主裝置與所述客戶裝置之間的數(shù)據(jù)轉(zhuǎn)送。
2.權(quán)利要求1記載的微機系統(tǒng)，其中所述第1接口及所述第2接口是Medium Dependent Input/Output接口。
3.權(quán)利要求1記載的微機系統(tǒng)，其中所述第1接口包含高速緩沖存儲器，所述處理器，當所述第1接口從所述主裝置接收到指令碼及端口地址時，讀出連接于所述下位總線的客戶裝置的寄存器內(nèi)容并存儲到所述高速緩沖存儲器，所述第1接口，當從所述主裝置接收到裝置地址時，從所述高速緩沖存儲器讀出對應(yīng)該裝置地址的數(shù)據(jù)并向所述主裝置發(fā)送。
4.權(quán)利要求1記載的微機系統(tǒng)，其中所述處理器，當所述第1接口從所述主裝置接收到指令碼時，通過所述第2接口指示所述客戶裝置執(zhí)行所述指令碼。
5.權(quán)利要求1記載的微機系統(tǒng)，其中所述處理器，附給連接于所述下位總線的裝置任意的裝置地址，利用該裝置地址在與連接于所述下位總線的裝置之間收發(fā)數(shù)據(jù)。
6.權(quán)利要求1記載的微機系統(tǒng)，其中所述客戶裝置內(nèi)置于所述微機系統(tǒng)。
全文摘要
MDIO接口(32)通過上位串行總線(2)在與主裝置之間收發(fā)數(shù)據(jù)。而且，MDIO接口(40)通過下位串行總線(4)在與客戶裝置之間收發(fā)數(shù)據(jù)。CPU(30)控制MDIO接口(32)及MDIO接口(40)，進而控制主裝置與客戶裝置之間的數(shù)據(jù)轉(zhuǎn)送，因此，CPU(30)可以控制連接在下位串行總線(4)的客戶裝置。
文檔編號G06F13/36GK1452355SQ03106629
公開日2003年10月29日 申請日期2003年2月27日 優(yōu)先權(quán)日2002年4月18日
發(fā)明者森脅升平, 畔川善郁, 千葉修 申請人:三菱電機株式會社