專利名稱：虛擬nor型閃存的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種閃存(Flash Memory)，特別是一種虛擬NOR型閃存于行動電話、計算機、個人數(shù)字助理、手持式計算機等的電子設(shè)備或信息處理裝置。
背景技術(shù)：
就閃存(Flash Memory)的結(jié)構(gòu)而言，一般可分成分成NOR與NAND兩大結(jié)構(gòu)，其技術(shù)特色有些差異，分別說明如下。
NOR型閃存又稱為程序轉(zhuǎn)換型閃存，這是由英特爾(Intel)所發(fā)展的結(jié)構(gòu)，寫入速度慢，讀取速度較快，而且可在單位區(qū)塊(Block)上進行指令程序的讀取/寫入，其特性為高電壓、較長的抹除時間以及較大量的抹除區(qū)塊。此類型產(chǎn)品大都應(yīng)用在程序指令的儲存與讀取/寫入以及PC記憶卡。然而其具有成本以及容量的問題。
NAND型閃存又稱為數(shù)據(jù)存取型閃存，由日本東芝(Toshiba)所發(fā)展的結(jié)構(gòu)，讀寫數(shù)據(jù)速度較慢，但具有較小記憶面積(MemoryCell)，在相同密度下，成本較NOR Type Flash低。適用于更高容量的產(chǎn)品開發(fā)及大量儲存裝置上，可用以替代磁盤驅(qū)動器在可攜式市場的地位，或做為消費性電子產(chǎn)品數(shù)據(jù)儲存用。
目前許多使用NOR型閃存的結(jié)構(gòu)如圖1所示，為習(xí)知使用NOR型閃存的方塊圖，其存儲器結(jié)構(gòu)主要包括NOR型閃存10以及靜態(tài)隨機存儲器20，其中NOR型閃存用以儲存程序或數(shù)據(jù)，而靜態(tài)隨機存儲器20則用作程序執(zhí)行時的高速緩存。NOR型閃存10以及靜態(tài)隨機存儲器20通過通過總線40與系統(tǒng)電路存儲器接口30相接，系統(tǒng)電路存儲器接口30為NOR型閃存接口，用以根據(jù)時脈中的讀取周期、寫入周期以及移除周期進行讀取操作、寫入操作以及以移除操作。
在這種存儲器為了要符合需求高儲存容量的要求，僅能采用更多的NOR型閃存以增加記憶容量。主要是其本身容量限制的關(guān)系。
在目前隨身數(shù)字產(chǎn)品不斷推陳出新，功能也日新月異，不斷的增加，因此在受限于其體積的條件下，其儲存的空間短時間內(nèi)無法得到一個較佳的解決方式。主要是因為需要較高儲存容量的存儲器以儲存程序代碼，又必須同時符合低成本與小面積的要求，因此，一種存儲器可以同時具有NOR型閃存的數(shù)據(jù)存取速度以及NAND型閃存儲存容量的優(yōu)點，對于手持式或攜帶式電子信息產(chǎn)品而言，實為一亟待解決的技術(shù)課題。

發(fā)明內(nèi)容
鑒于以上的問題，本發(fā)明的主要目的在于提供一種虛擬NOR型閃存，藉以同時解決上述NOR型閃存與NAND型閃存所存在的問題，并同時具有NOR型閃存與NAND型閃存的優(yōu)點。
本發(fā)明所揭示的虛擬NOR型閃存，主要是利用一NOR型閃存接口電路作為與系統(tǒng)傳遞數(shù)據(jù)的接口，而存儲器的儲存核心則采用NAND型閃存，并以靜態(tài)隨機存儲器作為高速緩存。由于目前許多的系統(tǒng)設(shè)計均僅能與NOR型閃存做溝通，因此，在系統(tǒng)本身的限制下，可以通過原本的NOR型閃存接口與本發(fā)明所揭示的虛擬NOR型閃存溝通傳遞數(shù)據(jù)。之所以稱為虛擬，是因為系統(tǒng)與存儲器以NOR型閃存接口作為數(shù)據(jù)溝通的依據(jù)，而實際上程序與數(shù)據(jù)儲存在NAND型閃存中。通過此設(shè)計，可以兼顧NOR型閃存與NAND型閃存的優(yōu)點，解決目前手持式信息裝置或電子式裝置儲存容量無法提升的問題。
根據(jù)本發(fā)明所揭示的NOR型閃存的概念，借助于一快取控制電路作為數(shù)據(jù)轉(zhuǎn)換的接口，亦即，與系統(tǒng)進行數(shù)據(jù)溝通與傳遞的接口為NOR型閃存接口。首先通過NOR型閃存接口接收一第一數(shù)據(jù)存取命令，接著通過快取控制電路將第一數(shù)據(jù)存取命令轉(zhuǎn)換成第二數(shù)據(jù)存取命令，使得第二數(shù)據(jù)存取命令可通過靜態(tài)隨機存儲器接口以對靜態(tài)隨機存儲器進行數(shù)據(jù)存取(讀取/寫入/移除)的操作，或通過NAND型閃存接口對NAND型閃存進行數(shù)據(jù)存取(讀取/寫入/移除)的操作。數(shù)據(jù)存取命令中在不同的時脈周期中，分別有讀取(read)、寫入(write)以及移除(erase)的命令。當在讀取周期時，快取控制電路將會執(zhí)行一快取功能，以檢查所要讀取的數(shù)據(jù)是否在靜態(tài)隨機存儲器中，若數(shù)據(jù)不存在，則進行一數(shù)據(jù)擷取的命令并取代高速緩存中的hit page。在寫入以及移除周期時，快取控制電路則將第一寫入命令/第一移除命令轉(zhuǎn)換成可控制NAND型高速緩存的第二寫入命令/第二移除命令。
因此，為達上述目的，本發(fā)明所揭示的虛擬NOR型閃存，包括有一靜態(tài)隨機存儲器，用以作為高速緩存；一NAND型閃存，用以儲存一程序與數(shù)據(jù)；以及一快取控制電路，通過一NOR型閃存接口與外部系統(tǒng)進行數(shù)據(jù)傳遞與溝通，并與該靜態(tài)隨機存儲器以及該NAND型閃存相接，用以將一時脈周期中的一第一讀取命令轉(zhuǎn)換成一第二讀取命令，以讀取儲存于該靜態(tài)隨機存儲器中快取數(shù)據(jù)，將一第一寫入命令轉(zhuǎn)換成一第二寫入命令，以將數(shù)據(jù)寫入該NAND型閃存中，將一第一移除命令轉(zhuǎn)換成一第二移除命令，以將數(shù)據(jù)自該NAND型閃存中移除。
其中，快取控制電路更執(zhí)行一管理高速緩存操作以及一預(yù)載高速緩存操作，其中該管理高速緩存操作用以根據(jù)該NAND型閃存中所執(zhí)行的程序以決定高速緩存所需的容量，該預(yù)載高速緩存操作則根據(jù)該管理高速緩存操作所決定的高速緩存容量在該靜態(tài)隨機存儲器預(yù)載一區(qū)域作為高速緩存。
通過本發(fā)明所揭示的接口控制電路，使得在目前的行動裝置、手持式電子裝置上將存儲器的主要結(jié)構(gòu)由NAND型閃存來取代，在目前的限制下，提供較高的記憶容量，且不需要增加存儲器芯片的面積以及成本。
有關(guān)本發(fā)明的特征與實施，茲配合附圖作最佳實施例詳細說明如下。


圖1為習(xí)知使用NOR型閃存的方塊圖；圖2為本發(fā)明所揭示的虛擬NOR型閃存的方塊圖；以及圖3為本發(fā)明所揭示的虛擬NOR型閃存中的快取控制電路的方塊圖。
圖中符號說明10NOR型閃存20靜態(tài)隨機存儲器30系統(tǒng)電路存儲器接口40總線50NAND型閃存60快取控制電路61接口轉(zhuǎn)換電路62快取管理電路63靜態(tài)隨機存儲器接口64NAND閃存接口70NOR型閃存接口具體實施方式
本發(fā)明主要在揭示一種快取控制電路，用以將與NOR型閃存兼容的數(shù)據(jù)存取控制時脈中的第一數(shù)據(jù)存取命令(讀取/寫入/移除)轉(zhuǎn)換成可控制NAND型閃存與靜態(tài)隨機存儲器的第二數(shù)據(jù)存取命令，此轉(zhuǎn)換機制通過一快取控制電路完成。
關(guān)于本發(fā)明所揭示的虛擬NOR型閃存，請參考圖2，為本發(fā)明所揭示的虛擬NOR型閃存的方塊圖，包括有一NAND型閃存50，一靜態(tài)隨機存儲器20，一快取控制電路60，以及一NOR型閃存接口70。
快取控制電路60中電路方塊圖請參考圖3，包括有一接口轉(zhuǎn)換電路61、一快取管理電路62、一靜態(tài)隨機存儲器接口63以及一NAND閃存接口64。以下的說明請同時參考圖2與圖3。
首先通過NOR型閃存接口70接收一第一數(shù)據(jù)存取命令，接著通過快取控制電路60將第一數(shù)據(jù)存取命令轉(zhuǎn)換成第二數(shù)據(jù)存取命令，使得第二數(shù)據(jù)存取命令可通過靜態(tài)隨機存儲器接口63以對靜態(tài)隨機存儲器20進行數(shù)據(jù)存取(讀取/寫入/移除)的操作，或通過NAND型閃存接口64對NAND型閃存50進行數(shù)據(jù)存取(讀取/寫入/移除)的操作。數(shù)據(jù)存取命令中在不同的時脈周期中，分別有讀取(read)、寫入(write)以及移除(erase)的命令。當在讀取周期時，快取控制電路60將會執(zhí)行一快取功能，以檢查所要讀取的數(shù)據(jù)是否在靜態(tài)隨機存儲器20中，若數(shù)據(jù)不存在，則進行hold the data available command and replace the cache memory to the hit page。在寫入以及移除周期時，快取控制電路則將第一寫入命令/第一移除命令轉(zhuǎn)換成可控制NAND型高速緩存的第二寫入命令/第二移除命令。
使用本發(fā)明所揭示的存儲器的其數(shù)據(jù)存取速度必須要與NOR型閃存相近，通過軟件的協(xié)助，使得高速緩存(cache memory)的hit rate可以提升到100％，以避免數(shù)據(jù)的遺失。
快取控制電路60中的快取管理電路62分別為管理高速緩存操作以及預(yù)載高速緩存操作。管理高速緩存操作用以根據(jù)NAND型閃存中所執(zhí)行的程序以決定高速緩存所需的容量，而預(yù)載高速緩存操作則根據(jù)管理高速緩存操作所決定的高速緩存容量在靜態(tài)隨機存儲器20載一區(qū)域作為高速緩存。藉以縮短數(shù)據(jù)存取的時間，并且提供無遺失(no-miss)的快取管理(cache management)。
本發(fā)明并非直接將接口控制電路直接連接于NAND型閃存以及系統(tǒng)電路存儲器接口之間。直接連接將有一個問題發(fā)生，因為快取管理不允許數(shù)據(jù)遺失，如果有存取數(shù)據(jù)遺失的狀況，將造成系統(tǒng)當機。因此配合本發(fā)明所揭示的存儲器結(jié)構(gòu)，提出一程序管理軟件。在程序研發(fā)人員將程序撰寫完成后，再將程序編譯成最后的執(zhí)行文件的前，通過程序管理軟件將程序做掃瞄以及重整(pre-arrangement)。在重整操作中，用以確認遠程跳躍(far-jump)的指令以及相對的地址。因為在匯編語言的程序代碼中，遠程跳躍的指令容易使系統(tǒng)發(fā)生當機的狀況，也容易在本發(fā)明的存儲器結(jié)構(gòu)中發(fā)生數(shù)據(jù)遺失的狀況。因此，在編成執(zhí)行檔之前，先行將程序代碼重新整理，通過插入一預(yù)載(pre-load)命令于快取控制電路中，在原先的指令執(zhí)行前，以要求pre-load指令碼，即可避免數(shù)據(jù)遺失的情形。
在存儲器的功用中，一般將靜態(tài)隨機存儲器用作高速緩存。本發(fā)明同樣以靜態(tài)隨機存儲器作為高速緩存。由于不同的程序，可能需要不同的高速緩存大小，因此，快取管理電路62將根據(jù)求規(guī)劃高速緩存大小的功能。
系統(tǒng)以NOR型閃存接口與本發(fā)明所揭示的存儲器結(jié)構(gòu)作數(shù)據(jù)的傳遞與溝通，亦即讀取(read)、寫入(write)與移除(erase)三種操作將通過NOR型閃存接口與本發(fā)明所揭示存儲器結(jié)構(gòu)來完成，以下分別說明如何達成這三種操作。
通過快取控制電路60中的快取管理電路62執(zhí)行預(yù)載高速緩存操作，所有的數(shù)據(jù)將預(yù)先預(yù)載于隨機存儲器63中，因此當時脈訊號中的讀取周期到來時，接口轉(zhuǎn)換電路會將第一讀取命令轉(zhuǎn)換成與靜態(tài)隨機存儲器20兼容的第二讀取命令，快取控制電路60將根據(jù)此讀取周期將儲存于高速緩存中的數(shù)據(jù)加載系統(tǒng)中，其讀取速度將比NOR型閃存快。這是因為，NOR型閃存的存取速度大約在55ns左右，因此后級的數(shù)據(jù)讀取速度必須要比55ns快，才不會有數(shù)據(jù)遺失的情形發(fā)生。通過本發(fā)明所揭示的結(jié)構(gòu)，其讀取速度大約在35ns左右。因此，可以符合這個要求。
在進行寫入與讀取操作時，快取管理電路62進入閑置模式，詳細過程說明如下。
當時脈位于寫入的周期時，接口轉(zhuǎn)換電路61會將第一寫入命令轉(zhuǎn)換成與NAND型閃存64兼容的第二寫入命令，接著快取管理電路62將數(shù)據(jù)先寫入靜態(tài)隨機存儲器20中的高速緩存，當快取管理電路62進入閑置模式后，再將數(shù)據(jù)寫入NAND型閃存64中。
同樣的，當時脈位于移除的周期時，接口轉(zhuǎn)換電路61將會將第一移除命令轉(zhuǎn)換成與NAND型閃存64兼容的第二移除命令，再清除前將先移除高速緩存中的數(shù)據(jù)，當快取管理電路62進入閑置模式(idlemode)后再清除儲存于NAND型閃存64中的數(shù)據(jù)。
當新的程序執(zhí)行時，快取指針(cache pointer)會在原來的值上增加1。通過快取管理的功能，指針將會永遠指在最適合的地址。
通過本發(fā)明所揭示的接口控制電路，使得在目前的行動裝置、手持式電子裝置上將存儲器的主要結(jié)構(gòu)由NAND型閃存來取代，在目前的限制下，提供較高的記憶容量，且不需要增加存儲器芯片的面積以及成本。
雖然本發(fā)明以前述的較佳實施例揭示如上，然其并非用以限定本發(fā)明，任何熟習(xí)本領(lǐng)域技術(shù)者，在不脫離本發(fā)明的精神和范圍內(nèi)，當可作些許的更動與潤飾，因此本發(fā)明的專利保護范圍須視本說明書和權(quán)利要求書范圍所界定者為準。
權(quán)利要求
1.一種虛擬NOR型閃存，用以根據(jù)一NOR型閃存的時脈周期進行一讀取操作、寫入操作或移除操作，其特征在于，該存儲器包括有一靜態(tài)隨機存儲器，用以作為高速緩存；一NAND型閃存，用以儲存一程序與數(shù)據(jù)；以及一快取控制電路，通過一NOR型閃存接口與外部系統(tǒng)進行數(shù)據(jù)傳遞與溝通，并與該靜態(tài)隨機存儲器以及該NAND型閃存相接，用以將一時脈周期中的一第一讀取命令轉(zhuǎn)換成一第二讀取命令，以讀取儲存于該靜態(tài)隨機存儲器中快取數(shù)據(jù)，將一第一寫入命令轉(zhuǎn)換成一第二寫入命令，以將數(shù)據(jù)寫入該NAND型閃存中，將一第一移除命令轉(zhuǎn)換成一第二移除命令，以將數(shù)據(jù)自該NAND型閃存中移除。
2.如權(quán)利要求1所述的虛擬NOR型閃存，其特征在于，該快取控制電路更包括有一接口轉(zhuǎn)換電路，與該NOR型閃存接口相接，用以將該第一讀取命令、該第一寫入命令與該第一移除命令轉(zhuǎn)換成該第二讀取命令、該第二寫入命令以及該第二移除命令。
3.如權(quán)利要求1所述的虛擬NOR型閃存，其特征在于，更包括有一快取管理電路，用以執(zhí)行一管理高速緩存操作以及一預(yù)載高速緩存操作，其中該管理高速緩存操作用以根據(jù)該NAND型閃存中所執(zhí)行的程序以決定高速緩存所需的容量，該預(yù)載高速緩存操作則根據(jù)該管理高速緩存操作所決定的高速緩存容量在該靜態(tài)隨機存儲器預(yù)載一區(qū)域作為高速緩存。
4.如權(quán)利要求1所述的虛擬NOR型閃存，其特征在于，該快取控制電路更包括有一靜態(tài)隨機存儲器接口，使得該第二讀取命令可通過該接口讀取該靜態(tài)隨機存儲器中的數(shù)據(jù)。
5.如權(quán)利要求1所述的虛擬NOR型閃存，其特征在于，該快取控制電路更包括有一NAND型閃存接口，使得該第二寫入命令與第二移除命令可通過該接口將數(shù)據(jù)寫入該NAND型閃存中或自該NAND型閃存中移除。
6.如權(quán)利要求1所述的虛擬NOR型閃存，其特征在于，該第一讀取命令與該NOR型閃存兼容。
7.如權(quán)利要求1所述的虛擬NOR型閃存，其特征在于，該第一寫入命令與該NOR型閃存兼容。
8.如權(quán)利要求1所述的虛擬NOR型閃存，其特征在于，該第一移除命令與該NOR型閃存兼容。
9.如權(quán)利要求1所述的虛擬NOR型閃存，其特征在于，該第二讀取命令與該靜態(tài)隨機存儲器兼容。
10.如權(quán)利要求1所述的虛擬NOR型閃存，其特征在于，該第二寫入命令與該NAND閃存兼容。
11.如權(quán)利要求1所述的虛擬NOR型閃存，其特征在于，該第二移除命令與該NAND閃存兼容。
12.一種虛擬NOR型閃存的快取控制電路，用以根據(jù)一NOR型閃存的時脈周期對一靜態(tài)隨機存儲器與一NAND型閃存進行一讀取操作、寫入操作或移除操作，包括有一接口轉(zhuǎn)換電路，與一NOR型閃存接口相接，用以將一時脈周期中的一第一讀取命令、第一寫入命令與一第一移除命令轉(zhuǎn)換成一第二讀取命令、一第二寫入命令以及一第二移除命令；一快取管理電路，與該接口轉(zhuǎn)換電路相接，用以執(zhí)行一管理高速緩存操作以及一預(yù)載高速緩存操作，其中該管理高速緩存操作用以根據(jù)該NAND型閃存中所執(zhí)行的程序以決定高速緩存所需的容量，該預(yù)載高速緩存操作則根據(jù)該管理高速緩存操作所決定的高速緩存容量在該靜態(tài)隨機存儲器預(yù)載一區(qū)域作為高速緩存；一靜態(tài)隨機存儲器接口，使得該第二讀取命令可通過該接口讀取該靜態(tài)隨機存儲器中的數(shù)據(jù)；以及一NAND型閃存接口，使得該第二寫入命令與第二移除命令可通過該接口將數(shù)據(jù)寫入該NAND型閃存中或自該NAND型閃存中移除。
13.如權(quán)利要求12所述的虛虛擬NOR型閃存的快取控制電路，其特征在于，該第一讀取命令與該NOR型閃存兼容。
14.如權(quán)利要求12所述的虛擬NOR型閃存的快取控制電路，其特征在于，該第一寫入命令與該NOR型閃存兼容。
15.如權(quán)利要求12所述的虛擬NOR型閃存的快取控制電路，其特征在于，該第一移除命令與該NOR型閃存兼容。
16.如權(quán)利要求12所述的虛擬NOR型閃存的快取控制電路，其特征在于，該第二讀取命令與該靜態(tài)隨機存儲器兼容。
17.如權(quán)利要求12所述的虛擬NOR型閃存控制電路，其特征在于，該第二寫入命令與該NANNAND閃存兼容。
18.如權(quán)利要求12所述的虛擬NOR型閃存的快取控制電路，其特征在于，該第二移除命令與該NAND閃存兼容。
全文摘要
一種虛擬NOR型閃存，一靜態(tài)隨機存儲器，用以作為高速緩存；一NAND型閃存，用以儲存一程序與數(shù)據(jù)；以及一快取控制電路，通過一NOR型閃存接口與外部系統(tǒng)進行數(shù)據(jù)傳遞與溝通，并與該靜態(tài)隨機存儲器以及該NAND型閃存相接，用以將一時脈周期中的一第一讀取命令轉(zhuǎn)換成一第二讀取命令，以讀取儲存于該靜態(tài)隨機存儲器中快取數(shù)據(jù)，將一第一寫入命令轉(zhuǎn)換成一第二寫入命令，以將數(shù)據(jù)寫入該NAND型閃存中，將一第一移除命令轉(zhuǎn)換成一第二移除命令，以將數(shù)據(jù)自該NAND型閃存中移除。
文檔編號G06F12/08GK1521634SQ0310319
公開日2004年8月18日 申請日期2003年2月11日 優(yōu)先權(quán)日2003年2月11日
發(fā)明者崔開平, 梅林天 申請人:連邦科技股份有限公司