專利名稱：用于使用快速突發(fā)模式以改善處理器性能的方法和裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及數(shù)字處理系統(tǒng)，更具體地說，涉及用于通過使用快速(flash)存儲器的持續(xù)突發(fā)模式來改善處理器性能的方法和裝置。
背景技術(shù)：
諸如那些在無線應用中使用的嵌入式基帶處理器可以在單個芯片上包括數(shù)字信號處理器、微控制器和存儲器。在無線應用中，由于需要保持與無線系統(tǒng)的定時的同步，所以處理速度是關(guān)鍵。微控制器的處理速度很大程度上由相關(guān)聯(lián)的存儲器系統(tǒng)決定，特別由位于基帶處理器外面的快速存儲器系統(tǒng)決定。改善處理速度的一種途徑是把代碼從外部存儲器中拷貝到內(nèi)部的單片存儲器(chip memory)上，其中，內(nèi)部的單片存儲器可以以處理器速度運行且擁有大于外部存儲器的總線寬度。但是，代碼庫可能超過芯片上存儲器(on-chip memory)的容量。此外，除了了代碼存儲之外，單片存儲器中的至少一部分還被用于數(shù)據(jù)存儲。
改善微控制器速度的一種選擇是增加高速緩存存儲器。但是，通過使用了高速緩存(cache)存儲器，用于典型通信處理器的代碼結(jié)構(gòu)幾乎沒有得到改善。具體地說，代碼可以被寫入，以使得在每次傳送(pass)的時候代碼的大部分能夠被使用。代碼結(jié)構(gòu)包含很多函數(shù)調(diào)用和條件代碼。結(jié)果使得程序流典型地是不連續(xù)的，從而造成了低下的高速緩存性能。
突發(fā)模式(burst mode)快速存儲器可以用來更快速地填充高速緩存存儲器。突發(fā)模式快速存儲器是這樣一種存儲器其中訪問脈沖串(burst)的第一字需要與傳統(tǒng)快速存儲器大約相同的時間(典型地是70-120nS)，而訪問脈沖串的下面的字則快多了(典型地是20-25nS)。典型的突發(fā)模式快速存儲器具有固定的脈沖串長度，例如4個字。舉個示例，讀取4個字的脈沖串可能需要70+20+20+20nS＝130nS的總訪問時間，而把這4個字作為單個字而讀取則需要4*70nS＝280nS。突發(fā)緩沖器可以用于在微控制器之前進行讀取。這種方法所存在的問題是，由于程序結(jié)構(gòu)的原因，微控制器可能只需要脈沖串中的少數(shù)指令。更具體地說，由于程序流的不連續(xù)性，可能不需要從快速存儲器中讀取的字。因此，突發(fā)緩沖器的使用不會在性能方面上帶來很大的改善。
因此，需要有一種用于使用快速存儲器的突發(fā)模式的經(jīng)改善的方法和裝置，以改善處理器性能。

發(fā)明內(nèi)容
因此，根據(jù)本發(fā)明的第一方面，提供了數(shù)字處理裝置。所述數(shù)字處理裝置包含處理器，其用于執(zhí)行包含存儲器訪問指令的指令，該處理器生成表示下一個存儲器訪問是否是順次接著當前存儲器訪問的下一個訪問信號；存儲器，其具有運行的持續(xù)突發(fā)模式，該存儲器帶有用于與處理器通信的存儲器總線；以及總線接口單元，其用于響應于存儲器訪問指令來控制對存儲器的訪問。在下一個訪問信號時被肯定(assert)，總線接口單元啟動存儲器的持續(xù)突發(fā)模式。
根據(jù)本發(fā)明的另一方面，提供了一種用于訪問數(shù)字處理系統(tǒng)中的存儲器的方法。該方法包含提供用于執(zhí)行包含存儲器訪問指令的指令的處理器，該處理器生成表示下一個存儲器訪問是否是順次接著當前存儲器訪問的下一個訪問信號；提供具有持續(xù)突發(fā)模式的存儲器；以及在下一個訪問信號被肯定時，啟動存儲器的持續(xù)突發(fā)模式。
附圖的簡要說明為了更好地理解本發(fā)明，針對附圖給出了參考，其結(jié)合在此作為參考之用。在附圖中

圖1是根據(jù)本發(fā)明的實施例的數(shù)字處理系統(tǒng)的框圖；以及圖2是一個表，示出了一個示例以及提供通過本發(fā)明所獲得的結(jié)果與通過現(xiàn)有技術(shù)方法所獲得的結(jié)果之間的比較。
詳細描述根據(jù)本發(fā)明的一個方面，數(shù)字處理系統(tǒng)使用具有持續(xù)突發(fā)模式能力的這種類型的快速存儲器。持續(xù)突發(fā)模式是這樣一種模式其允許突發(fā)訪問持續(xù)進行而沒有對脈沖串長度的限制，或者其允許突發(fā)訪問擁有非常長的脈沖串長度。持續(xù)突發(fā)模式在長度上可以根據(jù)突發(fā)模式使能信號(enable signal)的狀態(tài)而變化。此外，持續(xù)突發(fā)模式允許突發(fā)訪問持續(xù)進行而沒有對地址邊界(address boundary)的限制。因此，例如，只要持續(xù)突發(fā)模式使能信號被肯定，快速存儲器就可以在連續(xù)的存儲器地址上供應數(shù)據(jù)字。
根據(jù)本發(fā)明的另一方面，數(shù)字處理系統(tǒng)使用生成“下一個訪問(Next Access)”信號或類似信號的這種類型的處理器。下一個訪問信號表示下一個存儲器訪問是否是順次接著當前存儲器訪問。更具體地說，下一個訪問信號表示下一個地址是否等于當前地址+1。提供也稱為nSEQ信號的下一個訪問信號的處理器的示例為由AdvancedRisk Machines提供的ARM7TDMI微控制器。因此，當下一個訪問信號被肯定時，下一個地址等于當前地址+1。當下一個訪問信號沒有被肯定時，下一個訪問將到非當前地址+1的地址。
下一個訪問信號可以由總線接口單元使用，以控制快速存儲器的持續(xù)突發(fā)模式。因此，當下一個訪問信號被肯定時，總線接口單元可以啟動快速存儲器的持續(xù)突發(fā)模式且以突發(fā)模式繼續(xù)進行讀取。當下一個訪問信號被處理器否定(dessert)時，脈沖串讀取被中斷，從而提供了具有可變長度的脈沖串讀取。這種方法利用了快速存儲器的突發(fā)模式中的快速訪問時間。進而，通過在否定下一個訪問信號時中斷突發(fā)模式，避免了對未使用字的讀取。舉個示例，持續(xù)脈沖串的第一字可以擁有70nS的訪問時間，且該持續(xù)脈沖串中的所有后面的字可以擁有20nS的訪問時間。通過訪問持續(xù)脈沖串中的字和通過避免訪問不被處理器使用的字的方式，獲得了性能上的優(yōu)勢。
根據(jù)本發(fā)明的實施例的數(shù)字處理系統(tǒng)的框圖如圖1所示。微控制器10經(jīng)由總線接口單元12連結(jié)至快速存儲器14。微控制器10、總線接口單元12和快速存儲器14通過地址總線、讀取數(shù)據(jù)總線和控制總線進行互連。根據(jù)總線結(jié)構(gòu)，寫入數(shù)據(jù)可以由分離總線(未示出)承載(carried)。微控制器10提供下一個訪問信號至總線接口單元12。如上所表示，當下一個存儲器地址等于當前存儲器地址+1時，下一個訪問信號被肯定。當連續(xù)的存儲器地址正被訪問時，下一個訪問信號是程序流的函數(shù)并且保持肯定狀態(tài)。當存儲器訪問的是非連續(xù)的地址時以及當存儲器沒有正被訪問時，下一個訪問信號是否定的。當下一個訪問信號被肯定時，總線接口單元12啟動快速存儲器14的持續(xù)突發(fā)模式。當啟動持續(xù)突發(fā)模式時，快速存儲器14供應來自連續(xù)的存儲器地址的數(shù)據(jù)字，該存儲器地址從在地址總線上供應的地址開始。當持續(xù)突發(fā)模式被否定時，當前脈沖串被中斷且存儲器的訪問從新的地址開始。后面的訪問可以是單個字訪問或另一持續(xù)突發(fā)模式訪問。
把本發(fā)明的實施例與現(xiàn)有技術(shù)進行比較的示例如圖2所示。微控制器10中的指令緩沖器的大小設置為4個字，且執(zhí)行6或12個連續(xù)的指令。在兩種情況中，指令被擴散到裝配在指令緩沖器中的3個塊中。列20和22示出了不帶有突發(fā)模式的正?？焖俅鎯ζ鳎渚哂?0nS的訪問時間。列20示出了12指令序列的示例，其需要840nS的總訪問時間，且列22示出了6指令序列的示例，其需要420nS的總訪問時間。列24表示使用了在緩沖器中擁有4個字的突發(fā)緩沖器的12指令序列的情況。在這種情況中，接口單元總是讀取整個塊，其在這種情況中是4個字。在這種情況中，由于接口總是讀取整個塊，因此最差情況和最佳情況之間沒有差別。列26和28示出了具有可變長度的持續(xù)脈沖串。列26表示在連續(xù)地址中的12個指令的指令序列，且列28表示在連續(xù)地址中的6指令的指令序列。使用持續(xù)突發(fā)模式，12指令序列需要了290nS的總訪問時間，且6指令序列需要170nS的總訪問時間。可從圖2中看出，使用具有可變長度的持續(xù)突發(fā)模式，可以獲得很大的改善。
上述的描述只是示出性的而非詳盡的描述。該描述向本領(lǐng)域的普通技術(shù)人員提出了很多變化和替換的建議。所有這些變化和替換應當在所附權(quán)利要求的涵蓋范圍之內(nèi)。本領(lǐng)域的普通技術(shù)人員可以認識到與在此所描述的具體實施例等效的其它等同物，其等同物也應當在所附權(quán)利要求的涵蓋范圍之內(nèi)。進而，在下面獨立權(quán)利要求中所呈現(xiàn)的特定特征能夠以本發(fā)明的范圍之內(nèi)的其它方式互相組合，使得本發(fā)明應當被認為是明確涉及具有獨立權(quán)利要求的特征的任何其它可能組合的其它實施例。
權(quán)利要求
1.數(shù)字處理裝置，包含處理器，其用于執(zhí)行指令，該指令包括存儲器訪問指令，所述處理器生成表示下一個存儲器訪問是否是順次接著當前存儲器訪問的下一個訪問信號；存儲器，其具有運行的持續(xù)突發(fā)模式，所述存儲器帶有用于與所述處理器通信的存儲器總線；以及總線接口單元，其用于響應于存儲器訪問指令來控制對所述存儲器的訪問，在下一個訪問信號被肯定時，所述總線接口單元啟動存儲器的持續(xù)突發(fā)模式。
2.如權(quán)利要求1所述的數(shù)字處理裝置，其中所述處理器包含用于執(zhí)行微控制器指令的微控制器。
3.如權(quán)利要求1所述的數(shù)字處理裝置，其中，當下一個訪問信號被否定時，所述總線接口單元禁止存儲器的持續(xù)突發(fā)模式。
4.如權(quán)利要求1所述的數(shù)字處理裝置，其中所述存儲器包含快速存儲器。
5.如權(quán)利要求1所述的數(shù)字處理裝置，其中所述處理器、所述存儲器和所述總線接口單元包含用于在無線終端中使用的基帶處理器。
6.如權(quán)利要求1所述的數(shù)字處理裝置，其中，在單個襯底上制造所述處理器、所述存儲器和所述總線接口單元。
7.一種用于訪問數(shù)字處理系統(tǒng)中的存儲器的方法，包含提供執(zhí)行包含存儲器訪問指令的指令的處理器，所述處理器生成表示下一個存儲器訪問是否是順次接著當前存儲器訪問的下一個訪問信號；提供具有運行的持續(xù)突發(fā)模式的存儲器；以及在下一個訪問信號被肯定時，啟動存儲器的持續(xù)突發(fā)模式。
8.如權(quán)利要求7所述的方法，其中，提供處理器的步驟包含提供用于執(zhí)行微控制器指令的微控制器。
9.如權(quán)利要求8所述的方法，其中，提供存儲器的步驟包含提供快速存儲器。
10.如權(quán)利要求7所述的方法，進一步包含當下一個訪問信號被否定時，禁止存儲器的持續(xù)突發(fā)模式。
11.一種用于無線應用的基帶處理器，包含微控制器，其用于執(zhí)行包括存儲器訪問指令的微控制器指令，所述微控制器生成表示下一個存儲器訪問是否是順次接著當前存儲器訪問的下一個訪問信號；快速存儲器，其具有運行的持續(xù)突發(fā)模式，所述快速存儲器帶有用于與所述微控制器通信的存儲器總線；以及總線接口單元，其用于響應于存儲器訪問指令來控制對所述快速存儲器的訪問，在下一個訪問信號被肯定時，所述總線接口單元啟動快速存儲器的持續(xù)突發(fā)模式。
全文摘要
提供了用于以持續(xù)突發(fā)模式訪問快速存儲器的方法和裝置。所述裝置包含處理器，其用于執(zhí)行包含存儲器訪問指令的指令，該處理器生成表示下一個存儲器訪問是否是順次接著當前存儲器訪問的下一個訪問信號；存儲器，其具有運行的持續(xù)突發(fā)模式；以及總線接口單元，其用于響應于存儲器訪問指令來控制對存儲器的訪問。在下一個訪問信號被肯定時，總線接口單元啟動存儲器的持續(xù)突發(fā)模式。
文檔編號G06F13/28GK1550016SQ02816928
公開日2004年11月24日 申請日期2002年8月29日 優(yōu)先權(quán)日2001年8月29日
發(fā)明者約恩·瑟倫森, 約恩 瑟倫森, D 克里瓦切克, 保羅·D·克里瓦切克, 艾倫, 邁克爾·艾倫, 邦斯, 馬克·邦斯 申請人:模擬設備公司