專利名稱：8位新型構(gòu)架微處理器以及使用該處理器的多用途芯片電路的制作方法
技術(shù)領(lǐng)域：
本申請(qǐng)總體上屬于半導(dǎo)體IC設(shè)計(jì)領(lǐng)域，涉及RISC微處理器領(lǐng)域，具有完全自主知識(shí)產(chǎn)權(quán)的以8位RISC，兩級(jí)流水線結(jié)構(gòu)CPU為核心，集成眾多外圍器件的SOC(片上系統(tǒng))芯片。
背景技術(shù)：
從當(dāng)今集成電路的發(fā)展來看，深亞微米CMOS技術(shù)已能使復(fù)雜的微處理器和其他一些模塊集成在同一塊芯片上，如程序存儲(chǔ)器，數(shù)據(jù)存儲(chǔ)器及外圍復(fù)雜邏輯器件，可以有效地利用高端32位RISC(精簡(jiǎn)指令集)機(jī)器中最常用的設(shè)計(jì)結(jié)構(gòu)和方法，而且它適用于低成本的8位微處理器系統(tǒng)，有了這種高性價(jià)比以8位微處理器為核心的SOC芯片，可以以硬件的形式執(zhí)行更有效率的代碼。
近年來，圍繞著以RISC結(jié)構(gòu)為核心的SOC芯片已經(jīng)普及，它們都有一些共同的特征(1)大多數(shù)指令集規(guī)模較小且不可擴(kuò)展；(2)大多數(shù)指令都是單周期指令，這樣便于實(shí)現(xiàn)流水線；(3)大多數(shù)指令具有固定格式，指令編碼和譯碼比較簡(jiǎn)化；(4)數(shù)據(jù)通道高度流水線化；(5)較大的寄存器堆避免了往返RAM的過度數(shù)據(jù)傳送；(6)集成了眾多外圍器件，減少了應(yīng)用系統(tǒng)板級(jí)復(fù)雜度。但是，它們也出現(xiàn)了一些固有的復(fù)雜度和缺陷(1)指令集不可擴(kuò)展；(2)流水線段及級(jí)數(shù)較多，帶來了流水線段數(shù)據(jù)相關(guān)性判據(jù)復(fù)雜性，有時(shí)甚至影響到流水線數(shù)據(jù)吞吐率；(3)大多數(shù)以RISC結(jié)構(gòu)CPU為核心的SOC芯片采用MASKROM(掩膜程序存儲(chǔ)器)或OTP(可一次編程程序存儲(chǔ)器)，使得系統(tǒng)編程靈活度大大降低；(4)數(shù)據(jù)存儲(chǔ)器同程序存儲(chǔ)器復(fù)用，沒有專門的寄存器堆。即使有，也沒有把特殊寄存器堆同通用寄存器堆分開，這樣就限制了芯片速度的提高；(5)外圍資源較少，特別是在家電方面表現(xiàn)尤為突出；(6)不支持DFT設(shè)計(jì)(面向測(cè)試的設(shè)計(jì))。因此，大多數(shù)芯片具有指令復(fù)雜，結(jié)構(gòu)繁瑣，運(yùn)行速度較低，指令可擴(kuò)展性較差，編譯器復(fù)雜等特點(diǎn)，難以滿足高速控制和通信的要求。

發(fā)明內(nèi)容
本實(shí)用新型提供了一種以8位新型構(gòu)架，兩級(jí)流水線，精簡(jiǎn)指令微處理器為核心的SOC芯片，以達(dá)到提高8位微處理器運(yùn)行速度，簡(jiǎn)化指令并具有可擴(kuò)展性，實(shí)現(xiàn)精簡(jiǎn)系統(tǒng)結(jié)構(gòu)，簡(jiǎn)化編譯器的目的。
本實(shí)用新型的第一方面是一種8位新型構(gòu)架微處理器，所述處理器包括指令寄存器組存儲(chǔ)、數(shù)據(jù)通道，其中所述處理器還包括指令譯碼器，用于將指令寄存器組里面的指令進(jìn)行譯碼，使相關(guān)的指令操作數(shù)和操作碼有效；控制器，用于根據(jù)來自指令譯碼器所述的操作碼和操作數(shù)，產(chǎn)生各種處理和控制信號(hào)。
內(nèi)部寄存器堆，涉及內(nèi)部一些常用寄存器，便于控制器通過數(shù)據(jù)通道對(duì)其進(jìn)行快速訪問和讀寫；算術(shù)邏輯運(yùn)算單元，用于根據(jù)來自指令譯碼器的操作數(shù)和操作碼，對(duì)算術(shù)邏輯運(yùn)算操作碼和來自寄存器的數(shù)據(jù)進(jìn)行算術(shù)邏輯運(yùn)算和移位操作。
本實(shí)用新型的第二方面是一種如第一方面所述的微處理器，其中還包括時(shí)鐘發(fā)生器，用于產(chǎn)生流水線運(yùn)行所需的四相時(shí)鐘。
本實(shí)用新型的第三方面是一種如第一方面所述的微處理器，其中還包括內(nèi)部堆棧，它能自動(dòng)根據(jù)指令譯碼器譯碼出的指令和內(nèi)部中斷處理結(jié)果，進(jìn)行壓棧和出棧處理。
本實(shí)用新型的第四方面是一種SOC多用途芯片電路，所述芯片電路包括程序存儲(chǔ)器、異步靜態(tài)數(shù)據(jù)存儲(chǔ)器、時(shí)鐘發(fā)生器、模數(shù)轉(zhuǎn)換器，其中，所述芯片電路還包括如第一方面所述的8位新型構(gòu)架微處理器。
本實(shí)用新型的第五方面是一種如第四方面所述的SOC多用途芯片電路，其中還包括LCD驅(qū)動(dòng)電路，用于交流驅(qū)動(dòng)液晶屏。
本實(shí)用新型的第六方面是一種如第四方面所述的SOC多用途芯片電路，其中還包括CCP電路，用于對(duì)外部信號(hào)進(jìn)行捕獲，比較，脈寬調(diào)制。


圖1表示本實(shí)用新型芯片系統(tǒng)結(jié)構(gòu)圖。
圖2示出實(shí)現(xiàn)精簡(jiǎn)指令集，兩級(jí)流水線結(jié)構(gòu)原理圖。
圖3示出實(shí)現(xiàn)DFT設(shè)計(jì)原理圖。
圖4示出本實(shí)用新型芯片系統(tǒng)框圖。
圖5示出本芯片寄存器堆映射圖。
圖6示出ADC(數(shù)模轉(zhuǎn)換)通道選擇圖。
圖7示出本芯片模數(shù)轉(zhuǎn)換控制電路圖。
圖8示出本芯片核心CPU結(jié)構(gòu)方框圖。
圖9示出ALU(算術(shù)邏輯運(yùn)算單元)電路圖。
圖10示出Tmr0計(jì)數(shù)電路圖。
具體實(shí)施方式
本實(shí)用新型提供一種可靠的，行之有效的系統(tǒng)構(gòu)架，采用35條可擴(kuò)展精簡(jiǎn)指令集(根據(jù)需要可擴(kuò)展到70條)，兩級(jí)流水線，哈佛型結(jié)構(gòu)，實(shí)現(xiàn)了運(yùn)行速度快，指令簡(jiǎn)單，系統(tǒng)構(gòu)架明晰，編譯器簡(jiǎn)單的目的，完全可滿足高速控制和適時(shí)通信的要求。本芯片系統(tǒng)框圖如圖4所示，8位新型構(gòu)架7是RISC、兩級(jí)流水線結(jié)構(gòu)CPU核，是本實(shí)用新型的核心部分。
具體參考圖8，其中，時(shí)鐘發(fā)生器14和復(fù)位電路15分別產(chǎn)生四相時(shí)鐘和各種復(fù)位信號(hào)。時(shí)鐘發(fā)生器14產(chǎn)生輸出時(shí)鐘信號(hào)43對(duì)內(nèi)部堆棧29、內(nèi)部中斷處理器28、指令指針計(jì)數(shù)器27進(jìn)行時(shí)鐘同步；產(chǎn)生的輸出時(shí)鐘信號(hào)59對(duì)指令譯碼器32進(jìn)行時(shí)鐘同步；同時(shí)還產(chǎn)生時(shí)鐘信號(hào)38、39、41分別對(duì)算術(shù)邏輯運(yùn)算單元ALU37、內(nèi)部寄存器堆35、工作寄存器W36進(jìn)行時(shí)鐘同步。這些時(shí)鐘信號(hào)就構(gòu)成了如圖2所示的兩級(jí)流水線運(yùn)行節(jié)奏，構(gòu)成四段流水線段，大大減少了流水線段的數(shù)據(jù)相關(guān)性判斷，同時(shí)也降低了流水線復(fù)雜度。復(fù)位電路15產(chǎn)生復(fù)位信號(hào)42，對(duì)指令指針計(jì)數(shù)器27、內(nèi)部中斷處理器28、內(nèi)部堆棧29、多路選擇器30進(jìn)行復(fù)位，它還產(chǎn)生復(fù)位信號(hào)62，對(duì)指令寄存器組31進(jìn)行復(fù)位，本實(shí)用新型芯片指令寄存器組31在復(fù)位狀況下，總是指向0地址即首地址，復(fù)位電路15還產(chǎn)生復(fù)位信號(hào)60、52、61，分別對(duì)指令譯碼器32、內(nèi)部寄存器堆35、工作寄存器W36進(jìn)行復(fù)位。
復(fù)位有初始狀態(tài)，可使芯片能比較有效工作。首先，復(fù)位電路15產(chǎn)生復(fù)位信號(hào)，此時(shí)，指令指針計(jì)數(shù)器27為0，而且多路選擇器30選擇指令指針計(jì)數(shù)器27，指令指針計(jì)數(shù)器27輸出信號(hào)57(此信號(hào)為13位地址指針)，此時(shí)信號(hào)57為0，指向指令寄存器組31的首地址處，取出首地址處指令代碼，傳送給信號(hào)58，此時(shí)，信號(hào)58為14位程序數(shù)據(jù)代碼，代表CPU完成了取指的流水線段操作。指令譯碼器32接收到信號(hào)58程序數(shù)據(jù)代碼并開始譯碼，譯碼后產(chǎn)生三大類控制信號(hào)56，即寄存器操作類控制信號(hào)，位操作類控制信號(hào)，立即數(shù)和控制類信號(hào)，此時(shí)，CPU完成了譯碼的流水線段操作?？刂破?3根據(jù)這三大類信號(hào)，產(chǎn)生正邏輯控制信號(hào)47、50、55、48、49、51，分別控制數(shù)據(jù)通道34、內(nèi)部寄存器堆35、算術(shù)邏輯運(yùn)算單元ALU 37、指令指針計(jì)數(shù)器27，內(nèi)部中斷處理器28、內(nèi)部堆棧29、多路選擇器30、工作寄存器W36。這些控制信號(hào)很重要。下面就本實(shí)用新型所涉及的控制信號(hào)進(jìn)行歸類，信號(hào)47主要有二個(gè)即fout_re，fin_we。其中fout_re表示從寄存器堆讀出數(shù)據(jù)使能信號(hào)，fin_we表示將數(shù)據(jù)寫進(jìn)寄存器堆里，這兩個(gè)信號(hào)共同完成了流水線段中的取寄存器操作數(shù)和寫寄存器操作數(shù)的動(dòng)作。
寄存器堆參看圖5，它包含特殊D型寄存器堆和用SRAM實(shí)現(xiàn)的通用寄存器堆。信號(hào)50用來區(qū)分特殊D型寄存器堆和通用寄存器堆，其信號(hào)為special_reg_flag，當(dāng)其值為“1”時(shí)，它表示指令訪問的是內(nèi)部用特殊D型觸發(fā)器實(shí)現(xiàn)的特殊寄存器堆，當(dāng)其值為“0”時(shí)，它表示指令訪問的是外部通用寄存器堆。信號(hào)51表示將數(shù)據(jù)寫進(jìn)工作寄存器36使能信號(hào)。信號(hào)48表示在執(zhí)行完一條指令后先判斷是否有中斷和是否有指令指針從內(nèi)部堆棧29彈出和壓入，如果沒有上述情況發(fā)生就給出計(jì)數(shù)器27使能，讓指令指針指向下一條指令。信號(hào)49表示在內(nèi)部中斷處理器28有中斷，內(nèi)部堆棧29有彈出地址的情況下進(jìn)行內(nèi)部地址指針優(yōu)先排序，確定多路選擇器30選擇其中一個(gè)地址指針。信號(hào)55表示送給算術(shù)邏輯運(yùn)算單元ALU37的各種操作數(shù)包括邏輯和算術(shù)操作數(shù)。ALU37根據(jù)信號(hào)55操作數(shù)進(jìn)行算術(shù)邏輯運(yùn)算，并將運(yùn)算后的結(jié)果通過8位數(shù)據(jù)線到達(dá)數(shù)據(jù)通道34，根據(jù)各種控制信號(hào)，經(jīng)過數(shù)據(jù)通道34將結(jié)果寫回寄存器堆35(包括通用寄存器堆和特殊寄存器堆)或工作寄存器W36。
算術(shù)和邏輯運(yùn)算單元37具體參考圖9它主要完成CPU中算術(shù)邏輯運(yùn)算的流水線段的操作。2選1多路選擇器63，輸入為工作寄存器值W36和常數(shù)8’h1，多路選擇器63輸出為alub，同樣，2選1多路選擇器66，其輸入k表示從指令直接譯碼過來的立即數(shù)，fout表示從寄存器堆里輸出的數(shù)據(jù)，這些輸入的選擇需要根據(jù)當(dāng)前執(zhí)行的指令來判斷，多路選擇器66的輸出為alua，它一方面輸入進(jìn)算術(shù)邏輯運(yùn)算部分，另一方面，通過2選1多路選擇器64，輸入進(jìn)算術(shù)邏輯運(yùn)算部分，多路選擇器64選擇信號(hào)用alubf來選擇，alubf信號(hào)主要由清零指令產(chǎn)生，如果有清零信號(hào)產(chǎn)生，就選通alua輸入進(jìn)算術(shù)邏輯運(yùn)算部分65。算術(shù)邏輯運(yùn)算部分65是算術(shù)邏輯運(yùn)算最核心部分，它包含有移位運(yùn)算，與非，或非，異或，非等邏輯運(yùn)算，同時(shí)還有加法，減法，乘法，比較運(yùn)算。這些運(yùn)算是根據(jù)opcode[3∶0]來進(jìn)行選擇的，3-8譯碼器67，它主要用來進(jìn)行位操作。另外一個(gè)信號(hào)“status[2]”是進(jìn)位或借位用來進(jìn)行加法，減法，移位運(yùn)算。算術(shù)邏輯運(yùn)算部分65輸出有三種信號(hào)即運(yùn)算結(jié)果aluout，運(yùn)算零標(biāo)志aluz，運(yùn)算進(jìn)位標(biāo)志alucout。
本實(shí)用新型還提供了一種使用上述8位新型構(gòu)架微處理器的SOC多用途電路。
以下結(jié)合附圖具體說明本芯片的結(jié)構(gòu)。
首先參考圖4這是本實(shí)用新型芯片頂圖。
異步靜態(tài)數(shù)據(jù)存儲(chǔ)器1，存儲(chǔ)深度為176，位數(shù)為8位，它是寄存器堆的一部分，代表通用寄存器，它與特殊寄存器堆分開，特殊寄存器是用D型邊沿觸發(fā)器形成的。異步靜態(tài)數(shù)據(jù)存儲(chǔ)器1與Sram接口電路3一起組成了通用數(shù)據(jù)寄存器電路。由于異步靜態(tài)數(shù)據(jù)存儲(chǔ)器1是用標(biāo)準(zhǔn)RAM COMPILER生成的，其地址為0～175之間連續(xù)，同時(shí)，CPU核中寄存器堆尋址空間為0～255之間連續(xù)，本實(shí)用新型寄存器堆分成兩個(gè)區(qū)0區(qū)和1區(qū)。每一個(gè)區(qū)有128個(gè)寄存器，包括特殊寄存器和通用寄存器。由于在CPU核中，特殊寄存器分布在不同的區(qū)和數(shù)據(jù)空間，因此需用一種接口電路3來進(jìn)行地址映射，見圖5。寄存器堆里，0區(qū)從8’h00到8’h1f，1區(qū)從8’h80到8’haf，都用D型觸發(fā)器來實(shí)現(xiàn)。0區(qū)從8’h20到8’h7f映射到異步數(shù)據(jù)存儲(chǔ)器堆1從8’h00到8’h5f，1區(qū)從8’hb0到8’hff映射到異步數(shù)據(jù)存儲(chǔ)器堆1從8’h60到8’haf。
程序存儲(chǔ)器2，其存儲(chǔ)深度為8K，程序存儲(chǔ)器2單元長(zhǎng)度為14位。
本程序存儲(chǔ)器2采用異步方式與CPU核進(jìn)行數(shù)據(jù)交換。它采用第三方FLASH存儲(chǔ)器，采用FLASH的好處是可進(jìn)行多次編程，易于擦除和重編程，可提高應(yīng)用系統(tǒng)編程靈活度。從圖4中可以看到，本實(shí)用新型采用程序存儲(chǔ)器2和數(shù)據(jù)存儲(chǔ)器1分開哈佛型結(jié)構(gòu)。
ADC通道選擇器4，它與模數(shù)轉(zhuǎn)換接口5，F(xiàn)LASH結(jié)構(gòu)模數(shù)轉(zhuǎn)換器6一起可完成從外部輸入的模擬量到數(shù)字量的轉(zhuǎn)換，并將轉(zhuǎn)換后的數(shù)據(jù)傳送到8位新型構(gòu)架7(RISC，兩級(jí)流水線結(jié)構(gòu)CPU核)，同時(shí)，CPU核7將控制信號(hào)中斷開放信號(hào)、ADC通道選擇信號(hào)、ADC清零信號(hào)、ADC啟動(dòng)信號(hào)、ADC關(guān)斷信號(hào)通過模數(shù)接口5傳遞給模數(shù)轉(zhuǎn)換器6。ADC通道選擇4參考圖6，它主要是8選1選擇器，但只用到外圍口的其中五個(gè)。模數(shù)轉(zhuǎn)換接口5參考圖7，它主要由三個(gè)寄存器組成，模數(shù)轉(zhuǎn)換控制寄存器0 17，模數(shù)轉(zhuǎn)換控制寄存器1 18，模數(shù)轉(zhuǎn)換結(jié)果寄存器19，這些特殊D型寄存器采用時(shí)鐘發(fā)生器14產(chǎn)生的時(shí)鐘來觸發(fā)，時(shí)鐘發(fā)生器14產(chǎn)生時(shí)鐘25(第四相時(shí)鐘)和26(主時(shí)鐘)通過多路選擇器16到達(dá)模數(shù)轉(zhuǎn)換控制寄存器0 17、模數(shù)控制轉(zhuǎn)換寄存器1 18、模數(shù)結(jié)果轉(zhuǎn)換寄存器19。模數(shù)轉(zhuǎn)換控制寄存器0 17和模數(shù)轉(zhuǎn)換控制寄存器1 18產(chǎn)生控制信號(hào)模數(shù)轉(zhuǎn)換器啟動(dòng)信號(hào)20、中斷開放信號(hào)21、模數(shù)轉(zhuǎn)換通道選擇信號(hào)22、模數(shù)轉(zhuǎn)換清零信號(hào)23，用這些信號(hào)去控制FLASH結(jié)構(gòu)模數(shù)轉(zhuǎn)換器6。當(dāng)FLASH結(jié)構(gòu)模數(shù)轉(zhuǎn)換器6轉(zhuǎn)換結(jié)束后，將發(fā)送一個(gè)中斷信號(hào)給模數(shù)轉(zhuǎn)換控制寄存器017，同時(shí)將轉(zhuǎn)換后的結(jié)果送入模數(shù)轉(zhuǎn)換結(jié)果寄存器19。
LCD控制器8和LCD驅(qū)動(dòng)器9共同組成了LCD驅(qū)動(dòng)電路，LCD控制器8主要功能為存儲(chǔ)從CPU核7傳送過來的碼點(diǎn)邏輯電平和控制信號(hào)如LCD關(guān)斷信號(hào)、復(fù)位信號(hào)、時(shí)鐘信號(hào)以及一些寄存器讀寫信號(hào)，同時(shí)將一些數(shù)字信號(hào)如COM信號(hào)和SEGMENT信號(hào)送入LCD驅(qū)動(dòng)器9，LCD驅(qū)動(dòng)器9主要實(shí)現(xiàn)模擬信號(hào)COM和SEGMENT信號(hào)的輸出。為了避免液晶的損壞，通常采用交流驅(qū)動(dòng)方法。
在圖4中，Tmr0/wdt 10、Tmr1 11、Tmr2 12，ccp 13都是外部I/O電路，它們通過讀寫總線和讀寫等控制信號(hào)與CPU核7直接聯(lián)系，訪問這些I/O電路同訪問寄存器堆時(shí)是一樣的，通過讀寫控制信號(hào)，對(duì)它們進(jìn)行讀寫操作。TMR0/WDT10主要實(shí)現(xiàn)8位定時(shí)計(jì)數(shù)和外部上升沿，下降沿計(jì)數(shù)，同時(shí)獨(dú)立進(jìn)行看門狗計(jì)數(shù)，在計(jì)數(shù)時(shí)，可實(shí)現(xiàn)定標(biāo)計(jì)數(shù)，在實(shí)現(xiàn)定標(biāo)計(jì)數(shù)時(shí)，TMR0和WDT只能選取其中一個(gè)也即是說定標(biāo)器只能唯一被使用，具體電路見圖10，“68”，“69”，“70”都是2選1多路選擇器，這些選擇器的信號(hào)都是由特殊寄存器option來控制的，多路選擇器68用來選擇外部計(jì)數(shù)觸發(fā)方式即外部上升沿計(jì)數(shù)和外部下降沿計(jì)數(shù)，多路選擇器69是用來選擇計(jì)數(shù)方式用內(nèi)部時(shí)鐘計(jì)數(shù)還是外部計(jì)數(shù)，多路選擇器70用來選擇計(jì)數(shù)時(shí)采用定標(biāo)器還是不采用定標(biāo)器，同步電路71用內(nèi)部時(shí)鐘對(duì)計(jì)數(shù)值進(jìn)行同步，進(jìn)行同步后，將值送入特殊寄存器TMR0，如果tmr0發(fā)生計(jì)數(shù)溢出中斷，就轉(zhuǎn)入溢出中斷處理74，WDT計(jì)數(shù)方式同TMR0類似，不同的是WDT計(jì)數(shù)溢出后，會(huì)產(chǎn)生復(fù)位信號(hào)，對(duì)芯片電路起到保護(hù)作用。圖4中“12”表示TMR2，它主要實(shí)現(xiàn)8位定標(biāo)計(jì)數(shù)，計(jì)數(shù)方法同TMR0，“11”表示TMR1，它主要實(shí)現(xiàn)16位定標(biāo)計(jì)數(shù)，計(jì)數(shù)方法同TMR2，“13”表示CCP器件，它主要實(shí)現(xiàn)對(duì)外部信號(hào)的捕獲，比較，和實(shí)現(xiàn)脈寬調(diào)制信號(hào)。
在圖4中，“14”和“15”標(biāo)號(hào)分別表示時(shí)鐘發(fā)生器電路和復(fù)位電路，時(shí)鐘發(fā)生器14為本實(shí)用新型提供所有的時(shí)鐘信號(hào)，如CLK1、CLK2、CLK3、CLK4、test_clk。復(fù)位電路15為芯片提供所有必要的復(fù)位信號(hào)如上電復(fù)位電路、啟動(dòng)延時(shí)定時(shí)器、WDT復(fù)位信號(hào)、外部復(fù)位信號(hào)。
參照?qǐng)D1，下面說明本芯片的工作情況。首先，指令計(jì)數(shù)器PC(13位)從FLASH程序存儲(chǔ)器取出指令，然后把指令送到指令寄存器IR中存儲(chǔ)起來，然后進(jìn)行相應(yīng)地譯碼，因?yàn)橹噶罘秩箢愖止?jié)操作類指令，位操作指令，立即數(shù)操作和控制操作類指令，所以譯碼時(shí)，也會(huì)分成三大類，參考圖8，譯碼完成后，進(jìn)行讀寄存器或者把立即數(shù)送往ALU(算術(shù)邏輯運(yùn)算單元)，然后在ALU完成算術(shù)和邏輯運(yùn)算，然后將運(yùn)算結(jié)果回送到工作寄存器和數(shù)據(jù)存儲(chǔ)器(8位)，同時(shí)將PC指針加一，取出下一條指令，如此不斷循環(huán)，形成流水線作業(yè)。
因?yàn)橹噶罴蟛糠譃閱沃芷谥噶?，比較容易實(shí)現(xiàn)流水線，實(shí)現(xiàn)流水線基本電路如圖2所示首先外部時(shí)鐘經(jīng)過時(shí)鐘發(fā)生器，把外部時(shí)鐘分成四相時(shí)鐘，分別為Q1，Q2，Q3，Q4。在Q1相時(shí)鐘內(nèi)，進(jìn)行取指并譯碼，并進(jìn)行中斷處理。在Q2相時(shí)鐘內(nèi)，進(jìn)行讀寄存器操作，在Q3相時(shí)鐘內(nèi)進(jìn)行算術(shù)和邏輯運(yùn)算，在Q4相時(shí)鐘內(nèi)將運(yùn)算后的結(jié)果寫回工作寄存器和通用寄存器堆，同時(shí)將PC指針指向下一條指令并開放中斷。由于本實(shí)用新型采用全同步設(shè)計(jì)，時(shí)序收斂比較快速，并且相互之間沒有時(shí)序上的耦合，在前端設(shè)計(jì)和版圖設(shè)計(jì)階段引入了時(shí)鐘樹調(diào)整方法，大大提高了芯片運(yùn)行速度。
為提高芯片可靠性，在設(shè)計(jì)時(shí)，引入了DFT設(shè)計(jì)方法，具體是用掃描鏈實(shí)現(xiàn)的，具體實(shí)現(xiàn)原理如圖3因?yàn)楸緦?shí)用新型設(shè)計(jì)是采用同步設(shè)計(jì)方法，很少有電平鎖存器，這時(shí)可將電路中所有觸發(fā)器變換成復(fù)用觸發(fā)器，在TEST_EN為邏輯電平“1”的時(shí)候，這時(shí)多路選擇器選中掃描鏈數(shù)據(jù)輸入，同時(shí)，將所有的掃描觸發(fā)器鏈接在一起形成掃描鏈，這時(shí)可測(cè)試故障，當(dāng)TEST_EN為邏輯電平“0”的時(shí)候，這時(shí)多路選擇器選擇正常數(shù)據(jù)輸入，本芯片采用DFT設(shè)計(jì)，測(cè)試覆蓋率可達(dá)99％，故障覆蓋率達(dá)98％以上，實(shí)現(xiàn)具體步驟為首先在系統(tǒng)設(shè)計(jì)階段，須采用同步設(shè)計(jì)和純組合電路設(shè)計(jì)，盡量避免電平鎖存器設(shè)計(jì)，本芯片主要采用同步電路和純組合電路設(shè)計(jì)，很少出現(xiàn)電平鎖存器設(shè)計(jì)，其次，在綜合階段，設(shè)置掃描結(jié)構(gòu)，掃描時(shí)鐘，在編譯選項(xiàng)需添加-scan。
此時(shí)，芯片電路經(jīng)過時(shí)序，速度，面積約束。最后，在綜合環(huán)境中，執(zhí)行插入掃描鏈命令，同時(shí)進(jìn)行測(cè)試模擬，可以產(chǎn)生相關(guān)測(cè)試覆蓋率和測(cè)試故障覆蓋率報(bào)告，以此作為評(píng)價(jià)芯片可靠性依據(jù)之一。
綜上所述，由8位微處理器為核心的多用途芯片，可廣泛應(yīng)用于家電領(lǐng)域如空調(diào)，冰箱，洗衣機(jī)，電視機(jī)。
前面所提供的對(duì)較佳實(shí)施例的描述是為了使本領(lǐng)域的熟練技術(shù)人員能完成或使用本實(shí)用新型。對(duì)于本領(lǐng)域的熟練技術(shù)人員來說，對(duì)這些實(shí)施例各種修改將是顯而易見的，并且在不使用創(chuàng)造性的情況下，在此所定義的一般原理可以應(yīng)用于其他實(shí)施例。這樣，本實(shí)用新型并不是要局限于在此所示出的實(shí)施例，而是符合與在此所揭示的原理和新穎特征關(guān)聯(lián)的最寬范疇。
權(quán)利要求1.一種8位新型構(gòu)架微處理器，所述處理器包括指令寄存器組、數(shù)據(jù)通道，其特征在于，所述處理器還包括指令譯碼器，用于對(duì)指令寄存器組里面的指令進(jìn)行譯碼，使指令中相關(guān)的操作數(shù)和操作碼有效；控制器，用于根據(jù)來自指令譯碼器的所述操作碼和操作數(shù)產(chǎn)生各種處理和控制信號(hào)；內(nèi)部寄存器堆，涉及內(nèi)部一些常用寄存器，便于控制器通過數(shù)據(jù)通道對(duì)其進(jìn)行快速訪問和讀寫；算術(shù)邏輯運(yùn)算單元，用于根據(jù)來自指令譯碼器的操作數(shù)和操作碼對(duì)算術(shù)邏輯運(yùn)算操作碼和來自寄存器堆的數(shù)據(jù)進(jìn)行邏輯和算術(shù)運(yùn)算操作。
2.如權(quán)利要求1所述的微處理器，其特征在于，還包括時(shí)鐘發(fā)生器，用于產(chǎn)生流水線運(yùn)行的四相時(shí)鐘。
3.如權(quán)利要求1所述的微處理器，其特征在于，還包括內(nèi)部堆棧，它能自動(dòng)根據(jù)指令譯碼器譯碼出的指令和內(nèi)部中斷處理結(jié)果，進(jìn)行壓棧和出棧處理。
4.一種SOC多用途芯片電路，所述芯片電路包括程序存儲(chǔ)器、異步靜態(tài)數(shù)據(jù)存儲(chǔ)器、時(shí)鐘發(fā)生器、模數(shù)轉(zhuǎn)換器，其特征在于，所述芯片電路還包括如權(quán)利要求1所述的8位新型構(gòu)架微處理器。
5.如權(quán)利要求4所述的SOC多用途芯片電路，其特征在于，還包括LCD驅(qū)動(dòng)電路，用于交流驅(qū)動(dòng)液晶屏。
6.如權(quán)利要求4所述的SOC多用途芯片電路，其特征在于，還包括CCP電路，用于對(duì)外部信號(hào)進(jìn)行捕獲，比較，脈寬調(diào)制。
7.如權(quán)利要求5所述的SOC多用途芯片電路，其特征在于，還包括CCP電路，用于對(duì)外部信號(hào)進(jìn)行捕獲，比較，脈寬調(diào)制。
專利摘要8位新型構(gòu)架微處理器和以其為核心的片上系統(tǒng)多用途芯片電路。其核心采用兩級(jí)流水線，哈佛型結(jié)構(gòu)，指令集為35條，編碼效率高，非常容易進(jìn)行指令擴(kuò)展，它還集成了眾多外圍器件如液晶顯示控制器和驅(qū)動(dòng)電路，F(xiàn)LASH結(jié)構(gòu)模數(shù)轉(zhuǎn)換器，硬件看門狗，一個(gè)8位定標(biāo)計(jì)時(shí)/外部計(jì)數(shù)器，兩個(gè)16位定標(biāo)定時(shí)，外部計(jì)數(shù)器，一路CCP(捕獲/比較/脈寬調(diào)制)。支持低功耗睡眠和喚醒模式，支持外部中斷，支持B口高4位變化中斷，具有強(qiáng)大的中斷處理能力，能處理八級(jí)中斷。數(shù)據(jù)存儲(chǔ)器采用單端口，異步低功耗SRAM，存儲(chǔ)深度為256×8，程序存儲(chǔ)器采用嵌入式FLASH，存儲(chǔ)深度為4K×16位，尋址方式有直接尋址，間接尋址，立即數(shù)尋址等方式。片內(nèi)有上電復(fù)位電路，22個(gè)雙向口(可擴(kuò)展)，采用LQFP封裝，支持DFT設(shè)計(jì)，能在DC～40MHZ運(yùn)行。該芯片可廣泛應(yīng)用于家電領(lǐng)域。
文檔編號(hào)G06F9/30GK2588451SQ0227994
公開日2003年11月26日 申請(qǐng)日期2002年11月27日 優(yōu)先權(quán)日2002年11月27日
發(fā)明者朱建國, 潘松, 江金光, 岳衛(wèi)杰, 劉桂蓉 申請(qǐng)人:上海海爾集成電路有限公司