專利名稱：半導(dǎo)體裝置的設(shè)計方法和半導(dǎo)體裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體裝置的設(shè)計方法，特別是涉及在邏輯區(qū)上提供了多種時鐘的半導(dǎo)體裝置的電源電壓分分配方法。
背景技術(shù)：
使用圖19說明現(xiàn)有的電源電壓的分配方法。在圖19中，將半導(dǎo)體襯底上的邏輯區(qū)區(qū)分為區(qū)域(domain)D1和D2這2個區(qū)域，成為分別被供給頻率不同的時鐘CK1和CK2的結(jié)構(gòu)。
從以時鐘的上升沿為觸發(fā)脈沖而工作的觸發(fā)器的數(shù)據(jù)輸出對在區(qū)域D1和D2中形成的邏輯門供給數(shù)據(jù)，成為按邏輯門的連接順序傳遞數(shù)據(jù)的結(jié)構(gòu)。
在此，在區(qū)域D1和D2中，從被稱為電源凸點的電源的供給源供給工作用的電源。在圖19中示出了在區(qū)域D1和D2中分別將多個電源凸點BP配置成矩陣狀的狀態(tài)。
將各電源凸點BP連接到橫跨區(qū)域D1和D2以直線狀配置的金屬的電源線WL1上。平行地配置多條電源線WL1，將多個電源凸點BP直接連接到1條電源線WL1上，從外部對這多個電源凸點BP供給相同的電源電壓。例如，對圖的最上部的電源線WL1供給(分配)電壓V，對其下一條電源線WL1供給(分配)電壓G，以后重復(fù)該順序。在此，作為電壓V和電壓G，例如供給MOS晶體管的漏電源電壓VDD和源電源電壓VSS。
在電源線WL1的下層并列地配置了在平面視圖上與多條電源線WL1正交的多條電源線WL2。在電源線WL1與WL2之間利用層間絕緣膜進(jìn)行了電絕緣，但在兩電源線在平面視圖上交叉的部分上用刻蝕等方法以貫通層間絕緣膜的方式設(shè)置了通孔，利用通過在通孔中填埋導(dǎo)電性的材料而得到的通路接點VH來導(dǎo)電性地連接電源線WL1與WL2。因而，對經(jīng)通路接點VH與電源線WL1導(dǎo)電性地連接的電源線WL2供給(分配)電源線WL1的電壓。
再有，對多條電源線WL1和WL2的一半供給接地電壓(0V)，雖然實質(zhì)上未供給電壓，但也將這些線路稱為電源線。
圖19的左端的電源線WL2被導(dǎo)電性地連接到供給電壓V的電源線WL1上，成為供給電壓V的結(jié)構(gòu)。此外，從左端算起第2條電源線WL2被導(dǎo)電性地連接到供給電壓G的電源線WL1上，成為供給電壓G的結(jié)構(gòu)。以后，重復(fù)了該順序。
再有，供給電壓V的電源線WL2和供給電壓G的電源線WL2導(dǎo)電性地連接到對在半導(dǎo)體襯底上形成的門陣列供給電源的最下層的電源線上，從電源線WL2對門陣列的源、漏層供給電壓V和電壓G。
這樣，在現(xiàn)有的電源電壓的分配方法中，將供給電壓V和電壓G的電源線WL1配置成橫跨供給頻率不同的時鐘CK1和CK2的區(qū)域D1和D2，對區(qū)域D1也好、對區(qū)域D2也好，都供給了電壓V和電壓G。
這里成為問題的是起因于時鐘CK1和CK2的頻率的不同的電源噪聲。如前面說明的那樣，從以時鐘的上升沿為觸發(fā)脈沖而工作的觸發(fā)器的數(shù)據(jù)輸出對在區(qū)域D1和D2中形成的邏輯門供給數(shù)據(jù)，在區(qū)域D1和D2中存在多個這樣的邏輯門和觸發(fā)器的組合。
而且，由于在多個觸發(fā)器中也存在多個同步地工作的觸發(fā)器，故在時鐘上升的時刻處消耗最大的功率。此時，在電源線WL1、WL2和電源凸點BP中流過電流，但該電流導(dǎo)致電源電壓值的變動。該變動成為電源噪聲。
使用圖20說明時鐘CK1和CK2的時序和電源噪聲的關(guān)系。在圖20中，示出了時鐘CK1和CK2的時序圖和電源電壓VDD和VSS的變化。
如圖20中所示，在時鐘信號CK1和CK2中頻率不同，時鐘的上升沿基本上不同步。因而，電源電壓VDD隨時間的變動根據(jù)時鐘CK1和CK2的脈沖的上升、下降而發(fā)生。電源電壓VDD的變動成為電源噪聲NZ。再有，在電源電壓VSS中不用說也發(fā)生同樣的噪聲。
如果以這種方式發(fā)生電源噪聲NZ的時序不同步，則引起各自的電源噪聲的相互作用。因此，與供給單一的時鐘的情況相比，對邏輯門的工作速度的影響較大。
此外，在時鐘CK1和CK2中頻率不同的情況下，已敘述了時鐘的上升沿基本上不同步，但如果存在頻率為整數(shù)倍的關(guān)系，則有時在某處一致。
在圖20中，在時鐘CK1和CK2的最初的脈沖中，上升沿同步，此時，在區(qū)域D1和D2這兩者中，多個觸發(fā)器同時工作，與觸發(fā)器在各自的區(qū)域中工作的情況相比，電源噪聲NZ的峰值增大。再有，以發(fā)生振動的方式示出了電源噪聲NZ，但這是因為由于時鐘驅(qū)動器的電源線中附帶的電感的緣故而在與開關(guān)時發(fā)生的電源變動相反的方向上發(fā)生反電動勢。
如果電源噪聲NZ以這種方式增大，則對時鐘信號也產(chǎn)生影響。即，雖然時鐘CK1和CK2被設(shè)置在區(qū)域D1和D2內(nèi)的時鐘驅(qū)動器放大并供給觸發(fā)器，但時鐘驅(qū)動器由利用電源電壓VDD和VSS驅(qū)動的倒相器來構(gòu)成，如果電源電壓VDD和VSS發(fā)生變動，則時鐘CK1和CK2的脈沖的上升、下降的邊沿隨時間發(fā)生變動，發(fā)生如圖20中用虛線示出的時鐘抖動(jitter)CJ。時鐘抖動CJ的大小與電源噪聲NZ的大小相對應(yīng)，在時鐘CK1和CK2的上升沿同步的情況下，時鐘抖動CJ增大。
在構(gòu)成1個數(shù)據(jù)路徑的多個觸發(fā)器中，時鐘抖動成為時鐘邊沿的時序不一致的原因，影響到數(shù)據(jù)傳送的時序。即，在對構(gòu)成1個數(shù)據(jù)路徑的多個觸發(fā)器供給的時鐘中，存在起因于布局的時鐘扭曲(skew)，與時鐘抖動相結(jié)合，增加或減少了觸發(fā)器間的循環(huán)時間，使時鐘邊沿的時序變得不一致。
而且，觸發(fā)器間的循環(huán)時間的增加或減少成為使該數(shù)據(jù)路徑中的觸發(fā)器的建立時間、維持時間的容限減少、使邏輯的最高工作頻率下降的原因。
伴隨晶體管的微細(xì)化或邏輯的規(guī)模的增大，越來越難以控制時鐘扭曲。此外，在芯片內(nèi)必須進(jìn)行非同步的時間傳送的情況下，在邏輯區(qū)中存在不同的相位或頻率的時鐘是不可避免的。
在這樣的狀況下，控制時鐘抖動的發(fā)生是重要的。而且，如以上所說明的那樣，作為時鐘抖動的發(fā)生原因的電源噪聲，起因于提供不同的(相位或頻率的)時鐘的不同的區(qū)域用同一系統(tǒng)的電源來工作。
因而，為了消除因不同的時鐘引起的電源噪聲的影響，對提供不同的時鐘的不同的區(qū)域分別獨立地供給電源電壓即可。
但是，由于使用圖19已說明的現(xiàn)有的電源電壓的分配方法與單一的電源電壓的分配相對應(yīng)，故不能對不同的區(qū)域分別獨立地供給電源電壓。
(三)

發(fā)明內(nèi)容
本發(fā)明是為了消除上述的問題而進(jìn)行的，其目的在于提供可對不同的區(qū)域分別獨立地供給電源電壓、可抑制時鐘抖動且防止了邏輯的工作速度的下降的半導(dǎo)體裝置的設(shè)計方法。
本發(fā)明的第1方面所述的半導(dǎo)體裝置的設(shè)計方法是在邏輯區(qū)上提供頻率不同的多個時鐘的情況的半導(dǎo)體裝置的設(shè)計方法，具備下述步驟將上述邏輯區(qū)區(qū)分為各個以特定的時鐘工作的邏輯的配置區(qū)并設(shè)定多個區(qū)域的步驟(a)；在上述邏輯區(qū)上將多個電源凸點配置成矩陣狀并按照預(yù)定的第1規(guī)則唯一地將與上述多個時鐘對應(yīng)的多個電源電壓分配給上述電源凸點的每一個的步驟(b)；在上述邏輯區(qū)上的第1層中平行地配置多條第1電源線并按照預(yù)定的第2規(guī)則唯一地將上述多個電源電壓分配給上述第1電源線的每一條的步驟(c)；在與上述第1層不同的第2層中以在平面視圖上與上述第1電源線正交的方式平行地配置多條第2電源線并按照預(yù)定的第3規(guī)則唯一地將上述多個電源電壓分配給上述第2電源線的每一條的步驟(d)；以及將上述多個電源電壓分類為在上述多個區(qū)域的每一個中使用的電源電壓并根據(jù)上述分類在上述多個區(qū)域的每一個中變更唯一地分配給上述電源凸點、上述第1和第2電源線的上述電源電壓的步驟(e)。
本發(fā)明的第2方面所述的半導(dǎo)體裝置的設(shè)計方法中，在上述步驟(b)中，將在上述電源凸點的第1排列方向上按順序分配上述多個電源電壓的各自的電壓并使其具有周期性定為上述第1規(guī)則。
本發(fā)明的第3方面所述的半導(dǎo)體裝置的設(shè)計方法中，上述步驟(c)包含以與上述第1排列方向的上述電源凸點的排列平行的方式配置上述第1電源線的步驟，將從最接近于上述電源凸點的上述排列的兩側(cè)的2條上述第1電源線起在各側(cè)交替地按順序分配上述多個電源電壓的各自的電壓定為第2規(guī)則。
本發(fā)明的第4方面所述的半導(dǎo)體裝置的設(shè)計方法中，上述步驟(d)包含以與正交于上述第1排列方向的第2排列方向的上述電源凸點的排列平行的方式配置上述第2電源線的步驟，將在上述第2電源線的排列方向上按順序分配上述多個電源電壓的各自的電壓并使其具有周期性定為上述第3規(guī)則。
本發(fā)明的第5方面所述的半導(dǎo)體裝置的設(shè)計方法中，上述步驟(e)包含在上述第1和第2電源線是橫跨上述多個區(qū)域而配置的電源線且被分配給該電源線的上述電源電壓不是對上述多個區(qū)域中分別使用的電源電壓來說是共同的電壓的情況下、在上述多個區(qū)域的邊界部上切斷上述第1和第2電源線、將其分割為多條使之只位于各自的區(qū)域上的步驟；以及在上述第1和第2電源線的分割后、根據(jù)上述分類將分別唯一地被分配了的上述電源電壓變更為與上述各自的區(qū)域?qū)?yīng)的值的步驟。
本發(fā)明的第6方面所述的半導(dǎo)體裝置的設(shè)計方法中，關(guān)于將上述多個時鐘中的至少2個以上的時鐘作為上述特定的時鐘來使用的區(qū)域，將該區(qū)域作為1個區(qū)域來進(jìn)行上述步驟(e)。
本發(fā)明的第7方面所述的半導(dǎo)體裝置的設(shè)計方法中，將上述第1電源線導(dǎo)電性地連接到上述電源凸點上，上述第1規(guī)則包含將被供給與使用上述多個時鐘中的最高頻率的時鐘的區(qū)域?qū)?yīng)的上述電源電壓的上述第1電源線配置在最靠近上述第1排列方向的上述電源凸點的排列處的規(guī)則。
本發(fā)明的第8方面所述的半導(dǎo)體裝置的設(shè)計方法中，將上述第1電源線導(dǎo)電性地連接到上述電源凸點上，上述第1規(guī)則包含將被供給與上述多個區(qū)域中的邏輯規(guī)模最大的區(qū)域?qū)?yīng)的上述電源電壓的上述第1電源線配置在最靠近上述第1排列方向的上述電源凸點的排列處的規(guī)則。
本發(fā)明的第9方面所述的半導(dǎo)體裝置的設(shè)計方法中，上述邏輯區(qū)具有多個形成門陣列的有源區(qū)而被構(gòu)成，以在平面視圖上被在最下層的層中互相平行地配置的多條第3電源線夾住的方式配置上述有源區(qū)，還具備在上述多個區(qū)域中并在區(qū)域相鄰的部分的上述有源區(qū)之間配置電隔離用的隔離單元并使其成為區(qū)域邊界部的步驟(f)；以及在上述第3電源線是橫跨上述相鄰的區(qū)域而配置的電源線且被分配給該電源線的上述電源電壓不是對上述相鄰的區(qū)域中分別使用的電源電壓來說是共同的電壓的情況下、在上述區(qū)域的邊界部上切斷上述第3電源線的步驟(g)。
本發(fā)明的第10方面所述的半導(dǎo)體裝置的設(shè)計方法中，上述有源區(qū)具有導(dǎo)電型不同的第1和第2雜質(zhì)區(qū)，相鄰地配置上述第1和第2雜質(zhì)區(qū)，使之與上述第3電源線的延伸方向平行，上述步驟(f)包含準(zhǔn)備下述結(jié)構(gòu)作為上述隔離單元的步驟，其中，導(dǎo)電型不同的第3和第4雜質(zhì)區(qū)相鄰地被配置、同時上述第3和第4雜質(zhì)區(qū)具有與上述有源區(qū)的上述第1和第2雜質(zhì)區(qū)的排列順序相反的排列。
本發(fā)明的第11方面所述的半導(dǎo)體裝置的設(shè)計方法中，還具備關(guān)于使用上述多個時鐘中的至少2個以上的時鐘的區(qū)域、通過用上述隔離單元包圍上述有源區(qū)來進(jìn)行電隔離的步驟(h)。
本發(fā)明的第12方面所述的半導(dǎo)體裝置具備在邏輯區(qū)上配置成矩陣狀的多個電源凸點；在上述邏輯區(qū)上的第1層中互相平行地配置的、導(dǎo)電性地連接到上述電源凸點上的多條第1電源線；以及在與上述第1層不同的第2層中以在平面視圖上與上述第1電源線正交的方式平行地配置的、導(dǎo)電性地連接到上述第1電源線上的多條第2電源線，上述電源凸點不與上述第1電源線直接連接，而是經(jīng)在上述第1層的下層的層中配置的中繼導(dǎo)體層導(dǎo)電性地連接到上述第1電源線上。
本發(fā)明的第13方面所述的半導(dǎo)體裝置中，在上述邏輯區(qū)上提供了頻率不同的多個時鐘，在各個以特定的時鐘工作的邏輯的配置區(qū)中，將上述邏輯區(qū)區(qū)分為多個區(qū)域，上述第1和第2電源線包含在上述多個區(qū)域的邊界部上被切斷而分割的電源線。


圖1是示出本發(fā)明的實施例的電源凸點的配置例的圖。
圖2是示出本發(fā)明的實施例的電源凸點和電源線的配置例的圖。
圖3是說明本發(fā)明的實施例的電源凸點與電源線的連接方法的圖。
圖4是說明本發(fā)明的實施例的電源凸點與電源線的連接方法的圖。
圖5是說明本發(fā)明的實施例的電源凸點與電源線的連接方法的圖。
圖6是說明本發(fā)明的實施例的電源凸點與電源線的連接方法的圖。
圖7是說明本發(fā)明的實施例的電源凸點與電源線的連接方法的圖。
圖8是說明本發(fā)明的實施例的電源電壓的分配方法的具體例的圖。
圖9是說明本發(fā)明的實施例的電源電壓的分配方法的具體例的圖。
圖10是說明本發(fā)明的實施例的電源電壓的分配方法的具體例的圖。
圖11是說明本發(fā)明的實施例的電源凸點與電源線的連接方法的圖。
圖12是說明本發(fā)明的實施例的電源凸點與電源線的連接方法的圖。
圖13是說明本發(fā)明的實施例的區(qū)域間的電隔離方法的圖。
圖14是說明本發(fā)明的實施例的區(qū)域間的電隔離方法的圖。
圖15是說明本發(fā)明的實施例的隔離單元的結(jié)構(gòu)的圖。
圖16是說明本發(fā)明的實施例的有源區(qū)的電隔離處理的流程圖。
圖17是說明本發(fā)明的實施例的有源區(qū)的電隔離處理的流程圖。
圖18是說明本發(fā)明的實施例的有源區(qū)的電隔離處理的流程圖。
圖19是示出由現(xiàn)有的半導(dǎo)體裝置的設(shè)計方法得到的電源凸點和電源線的配置例的圖。
圖20是說明現(xiàn)有的半導(dǎo)體裝置的問題的時序圖。
具體實施例方式
以下，說明本發(fā)明的半導(dǎo)體裝置的設(shè)計方法的實施例。首先，使用圖1～圖7，說明在本發(fā)明的實施時的基本的工作。
<1.電源凸點的配置和分配>
在邏輯區(qū)上提供多個時鐘的情況下，按時鐘的各個種類來劃分區(qū)域，為了在各個區(qū)域中獨立地供給電源電壓，必須設(shè)置多種電源凸點BP。
但是，如果對于各個區(qū)域個別地配置電源凸點，則工序變得復(fù)雜，是不實用的。
因此，在本發(fā)明中，采取按照預(yù)先確定的規(guī)定的規(guī)則(第1規(guī)則)唯一地決定邏輯區(qū)中的電源凸點的配置位置的方法。
圖1中示出了電源凸點的配置例。在圖1中，示出需要n種不同的電源的情況，作為與MOS晶體管的漏電源電壓VDD相當(dāng)?shù)碾妷?，設(shè)想了電壓V1～Vn，作為與源電源電壓VSS相當(dāng)?shù)碾妷海O(shè)想了電壓G1～Gn。再有，由于電壓V1～Vn和電壓G1～Gn中的一方的一組為接地電壓、即0V，故實質(zhì)上必要的電源電壓的種類為n種。在以下的說明中，將電壓G1～Gn作為接地電壓來處理。
如圖1中所示，被提供電壓V1～Vn的多個電源凸點BP1被配置在橫向上，構(gòu)成一個排列，在其下一行，提供電壓G1～Gn的多個電源凸點BP2被配置在橫向上，構(gòu)成一個排列，成為兩個排列在縱向上交替地重復(fù)的結(jié)構(gòu)。
再有，在電源凸點BP1的排列中，在從圖的左端的電源凸點BP1起按順序分配了電壓V1～Vn后，從左端的第n+1個電源凸點起再次按順序分配電壓V1～Vn，以上述方式重復(fù)電壓V1～Vn的分配。將其稱為按周期n的重復(fù)排列。
這一點在電源凸點BP2的排列中也是同樣的，從圖的左端的電源凸點BP2起按順序重復(fù)電壓G1～Gn的分配。
這樣，在以矩陣狀排列的電源凸點中，在第1方向上根據(jù)電源電壓的種類n，以周期n重復(fù)地分配電壓，在與第1方向正交的第2方向上，交替地配置了電壓V和電壓G的電源凸點的排列。
<2.電源線的配置和分配>
如使用圖19已說明的那樣，在只設(shè)想了1種電源的情況下，在連接到電源凸點BP上的上層的電源線WL1(干線)上交替地分配電壓V和電壓G就可以了，但如果電源的種類為多種，則對上層的電源線WL1的分配也要考慮多種組合，但在本發(fā)明中采取按照簡單的規(guī)則來分配的方法。
在此，所提供的時鐘的種類和電源電壓的種類都是n，電源電壓用V1、V2、…、Vn來表示。而且，使時鐘的頻率與電源電壓相對應(yīng)，作為F(V1)、F(V2)、…、F(Vn)來表示，這樣來進(jìn)行對電源凸點和電源線的電源電壓的分配的變更處置，使得時鐘頻率的大小關(guān)系滿足F(V1)＞F(V2)＞…＞F(Vn)。
再有，用N(V1)、N(V2)、…、N(Vn)來表示各區(qū)域的邏輯的規(guī)模(即，邏輯門的個數(shù))，作為前提，如果各區(qū)域的邏輯的規(guī)模大致相等，則各區(qū)域的功耗P(V1)、P(V2)、…、P(Vn)與工作頻率成比例。
在圖2中示出按照上述規(guī)則的電源線的配置例。在圖2中，電源凸點BP1和BP2的排列按照使用圖1已說明的方法，與電源凸點BP1和BP2的橫向的排列平行地配置導(dǎo)電性地連接到電源凸點BP1和BP2上的上層的多條電源線WL1，以在平面視圖上與多條電源線WL1正交的方式平行地配置導(dǎo)電性地連接到電源線WL1上的下層的多條電源線WL2(支線)。再有，在電源線WL1與WL2之間配置層間絕緣膜，對兩者進(jìn)行了電絕緣。
因而，在平面視圖上在被電源線WL1與WL2包圍的位置上存在電源凸點BP1和BP2，電源線WL1與WL2的哪一條也沒有被直接連接，但在以后將說明電源凸點BP1與電源線WL1的連接方法。
而且，關(guān)于對導(dǎo)電性地連接到電源凸點上的上層的電源線WL1的電源電壓的分配，對與提供高的頻率的時鐘的區(qū)域?qū)?yīng)的電源，分配靠近電源凸點的電源線。
<2-1.對電源線WL1的分配>
在圖2中，對夾住電源凸點BP1的排列最接近的2條電源線WL1分配電源電壓V1和V2，對較外側(cè)的電源線WL1分配電源電壓V3和V4，以后，到電源電壓Vn為止，按照該規(guī)則(第2規(guī)則)進(jìn)行分配。
再有，在圖2中，對電源凸點BP1的排列的上側(cè)的電源線WL1分配電源電壓V1、V3、Vn-1等第奇數(shù)個電源電壓，對電源凸點BP1的排列的下側(cè)的電源線WL1分配電源電壓V2、V4、Vn等第偶數(shù)個電源電壓，而對與被提供高的頻率的時鐘的區(qū)域?qū)?yīng)的電源，分配靠近的電源凸點即可，在第奇數(shù)個和第偶數(shù)個中，也可使上下關(guān)系反轉(zhuǎn)。
此外，如圖2中所示，對夾住電源凸點BP2的排列的最接近的2條電源線WL1分配電源電壓G1和G2，對較外側(cè)的電源線WL1分配電源電壓G3和G4，以后，到電源電壓Gn為止，按照該規(guī)則進(jìn)行分配。
再有，在提供頻率不同的時鐘的多個區(qū)域中，在時鐘數(shù)大致相等時，流過電源凸點的電流與時鐘頻率成比例。而且，在圖2中，由于將供給對使用頻率高的時鐘的區(qū)域供給的電源電壓的電源線WL1配置在靠近電源凸點處，故可縮短從電源凸點BP1(BP2)到電源線WL1的距離，可將因電流流過電源凸點BP1(BP2)與電源線WL1之間而產(chǎn)生的電源電壓的下降抑制為最小限度。
<2-2.對電源線WL2的分配>
已說明了假定以在平面視圖上與電源線WL1正交的方式互相平行地配置了多條電源線WL2，但進(jìn)一步來說，電源線WL2在電源凸點BP1和BP2在縱向上交替地配置而構(gòu)成的排列(以后有時稱為電源凸點的交替排列)之間各2條成對地進(jìn)行了配置。
而且，如圖2中所示，對分配電源電壓V1和G1的電源凸點BP1和BP2的交替排列與分配電源電壓V2和G2的電源凸點BP1和BP2的交替排列之間的2條電源線WL2分配了電源電壓V1和G1。此外，對分配電源電壓V2和G2的電源凸點BP1和BP2的交替排列與分配電源電壓V3和G3的電源凸點BP1和BP2的交替排列之間的2條電源線WL2分配了電源電壓V2和G2。以后，到分配電源電壓Vn和Gn的電源凸點BP1和BP2的交替排列與分配電源電壓V1和G1的電源凸點BP1和BP2的交替排列之間的2條電源線WL2為止，按照該規(guī)則(第3規(guī)則)進(jìn)行分配。
再有，利用通過在以貫通對兩者之間進(jìn)行電絕緣的層間絕緣膜的方式用刻蝕等設(shè)置的通孔中填埋導(dǎo)電性的材料而得到的通路接點VH來導(dǎo)電性地連接電源線WL1與WL2。
例如，分配電源電壓V3的電源線WL1經(jīng)通路接點VH與分配電源電壓V3的電源線WL2導(dǎo)電性地連接。在圖2中，由于示出了2條分配電源電壓V3的電源線WL1，故分配電源電壓V3的電源線WL2在平面視圖上與該2條電源線WL1正交的部分中經(jīng)通路接點VH導(dǎo)電性地連接。
<3.電源凸點與電源線的連接方法>
在使用圖19已說明的現(xiàn)有的方法中，采用將電源凸點BP直接連接到電源線WL1上的結(jié)構(gòu)，但在本發(fā)明中，由于在被電源線WL1夾住的位置上配置電源凸點BP1和BP2，故設(shè)置供連接電源凸點BP1和BP2用的支路(branch)，經(jīng)該支路進(jìn)行與電源線WL1的連接。以下，使用圖3～圖7，說明電源凸點與電源線的連接的變型。
圖3示出了電源凸點BP1的最基本的結(jié)構(gòu)，示出了從凸點本體BB起2條支路BR在互相相反的方向上延伸的結(jié)構(gòu)。支路BR用與凸點本體BB相同材料的導(dǎo)體來構(gòu)成，此外，在與電源線WL1相同的層中進(jìn)行了配置。
圖4示出了使用圖3中示出的基本結(jié)構(gòu)的電源凸點BP1(在BP2中也是相同的)進(jìn)行與電源線WL1的連接的情況的一例。
圖4中示出的電源凸點BP1是分配電源電壓V1的凸點，該2個支路BR經(jīng)通路接點VH1連接到在支路BR的下層設(shè)置的中繼導(dǎo)體層RL1和RL2上。
中繼導(dǎo)體層RL1和RL2是在平面視圖上與以夾住電源凸點BP1的方式平行地配置的電源線WL1正交的方向上延伸的導(dǎo)體層，中繼導(dǎo)體層RL1從支路BR的下部起延伸到分配電源電壓V1的電源線WL1的下部，中繼導(dǎo)體層RL2從支路BR的下部起延伸到分配電源電壓V2的電源線WL1的下部。
而且，成為下述結(jié)構(gòu)中繼導(dǎo)體層RL1經(jīng)通路接點VH1導(dǎo)電性地連接到分配電源電壓V1的電源線WL1上，而中繼導(dǎo)體層RL2不與分配電源電壓V2的電源線WL1導(dǎo)電性地連接。由此，可將對電源凸點BP1提供的電源電壓V1供給規(guī)定的電源線WL1。
在電源電壓的種類進(jìn)一步增加的情況下，可通過增加支路BR的條數(shù)來與之對應(yīng)，例如，在圖5中示出了從凸點本體BB起支路BR在互不相同的3個方向上延伸的結(jié)構(gòu)。
即，圖5中示出的電源凸點BP1是分配電源電壓V2的凸點，其3個支路BR經(jīng)通路接點VH1連接到中繼導(dǎo)體層RL1、RL2和RL3上。
中繼導(dǎo)體層RL1從第1支路BR的下部起延伸到分配電源電壓V1的電源線WL1的下部，中繼導(dǎo)體層RL2從第2支路BR的下部起延伸到分配電源電壓V2的電源線WL1的下部，中繼導(dǎo)體層RL3從第3支路BR的下部起延伸到分配電源電壓V3的電源線WL1的下部。
而且，成為下述結(jié)構(gòu)只有中繼導(dǎo)體層RL2經(jīng)通路接點VH1導(dǎo)電性地連接到分配電源電壓V2的電源線WL1上。
此外，圖6中示出的電源凸點BP1是分配電源電壓V3的凸點，具有從凸點本體BB起在互不相同的4個方向上延伸的4個支路BR，分別經(jīng)通路接點VH1連接到中繼導(dǎo)體層RL1、RL2、RL3和RL4上。
中繼導(dǎo)體層RL1從支路BR的下部起延伸到被分配電源電壓V1的電源線WL1的下部，中繼導(dǎo)體層RL2從支路BR的下部起延伸到分配電源電壓V2的電源線WL1的下部，中繼導(dǎo)體層RL3從支路BR的下部起延伸到分配電源電壓V3的電源線WL1的下部，中繼導(dǎo)體層RL3從支路BR的下部起延伸到分配電源電壓V3的電源線WL1的下部，中繼導(dǎo)體層RL4從支路BR的下部起延伸到分配電源電壓V4的電源線WL1的下部。
而且，成為下述結(jié)構(gòu)只有中繼導(dǎo)體層RL3經(jīng)通路接點VH1導(dǎo)電性地連接到分配電源電壓V3的電源線WL1上。
在此，在圖7中示出圖6中示出的A-B線中的箭頭方向的剖面結(jié)構(gòu)。如圖7中所示，成為在從下面起依次層疊了層間絕緣膜ZL1和ZL2的結(jié)構(gòu)中在層間絕緣膜ZL2上配置電源線WL1和支路BR的結(jié)構(gòu)。
電源凸點BP1的凸點本體BB由在層間絕緣膜ZL1上配置的第1本體BB1和在第1本體BB1上配置的第2本體BB2構(gòu)成，第1本體BB1是用與電源線WL1和支路BR相同的材料、利用相同的工序形成的。而且，在凸點本體BB的上部配置凸點頭部BPH，該凸點頭部BPH與外部的布線等導(dǎo)電性地連接。
支路BR經(jīng)貫通層間絕緣膜ZL2的通路接點VH1導(dǎo)電性地連接到中繼導(dǎo)體層RL3上。中繼導(dǎo)體層RL3通過分配電源電壓V1的電源線WL1的下方延伸到分配電源電壓V3的電源線WL1的下部，經(jīng)通路接點VH1導(dǎo)電性地連接到電源線WL1上。
再有，在層間絕緣膜ZL2上配置絕緣性的保護(hù)膜PV，覆蓋電源線WL1和支路BR，凸點本體BB貫通保護(hù)膜PV而突出。
這樣，電源凸點BP1和BP2具有與電源線WL1的連接用的支路，由于經(jīng)該支路進(jìn)行與電源線WL1的連接，故電源凸點BP1和BP2的配置的自由度增加，如使用圖1已說明的那樣，即使按照預(yù)先確定的規(guī)定的規(guī)則唯一地決定電源凸點的配置位置，在與電源線WL1的導(dǎo)電性地連接方面也不會有障礙。
此外，通過在同一層的布線層中形成成為電源的供給源的電源凸點BP1和BP2以及成為電源供給的干線的電源線WL1，可高效率地來形成。
<4.電源電壓分配的具體例>
依據(jù)以上已說明的基本工作，使用圖9～圖12說明電源電壓的分配方法的具體例。
<4-1.平面布置圖的決定>
首先，如圖8中所示，決定邏輯區(qū)的平面布置圖。平面布置圖是與所供給的時鐘的種類相一致地區(qū)分邏輯區(qū)的作業(yè)，例如，在圖8中示出了將半導(dǎo)體襯底上的邏輯區(qū)LR區(qū)分為區(qū)域D1、D2和D3這3個區(qū)域的平面布置圖。
在此，區(qū)域D1和D2分別是供給時鐘CK1和CK2的區(qū)域，區(qū)域D3是供給時鐘CK1和CK2這兩者的區(qū)域。
這樣，在很多情況下對1個區(qū)域供給多個時鐘，此時，通過將供給多個時鐘的區(qū)域作為單獨的區(qū)域來定義，可使電源電壓的分配簡化。
再有，在圖8中示出的具體例中，由于是時鐘CK1和CK2這2種，故電源電壓只是V1和V2以及與其對應(yīng)的G1和G2。而且，與提供時鐘CK1的區(qū)域D1對應(yīng)的電源電壓是V1和G1，與提供時鐘CK2的區(qū)域D2對應(yīng)的電源電壓是V2和G2，時鐘CK1的頻率比時鐘CK2的頻率高。
<4-2.電源凸點的設(shè)置和電源電壓分配的變更>
在決定了平面布置圖后，進(jìn)行電源凸點的設(shè)置和電源電壓的分配，而對電源凸點的電源電壓的分配按照使用圖1已說明的規(guī)則來進(jìn)行。
即，如圖9中所示，在邏輯區(qū)LR的整個區(qū)域中將電源凸點配置成矩陣狀，其中，在圖的橫向的最上面的一行的凸點排列中，從左側(cè)起按順序交替地重復(fù)分配電壓V1和V2，在下一行的凸點排列中，從左側(cè)起按順序交替地重復(fù)分配電壓G1和G2。通過在縱向上重復(fù)該配置，成為在縱向上交替地重復(fù)供給電壓V1和V2的多個電源凸點BP1的橫向的排列和供給電壓G1和G2的多個電源凸點BP2的橫向的排列的結(jié)構(gòu)。
再有，由于參照平面布置圖進(jìn)行電源凸點的配置，使得電源凸點不位于區(qū)域間的邊界上，故全部的電源凸點的間隔未必是等間隔的。
在對電源凸點BP1和BP2分配了電源電壓后，參照平面布置圖進(jìn)行分配的變更。在圖9中，即使是關(guān)于分配的變更也同時示出，如果按照圖9來說明，則在區(qū)域D1中，起初分配了電源電壓V2的電源凸點BP1變更為分配電源電壓V1，分配了電源電壓G2的電源凸點BP2變更為分配電源電壓G1。
另一方面，在區(qū)域D2中，分配了電源電壓V1的電源凸點BP1變更為分配電源電壓V2，分配了電源電壓G1的電源凸點BP2變更為分配電源電壓G2。
而且，在供給時鐘CK1和CK2這兩者的區(qū)域D3中，通過維持起初的分配，存在分配電源電壓V1或V2的電源凸點BP1和分配電源電壓G1或G2的電源凸點BP2。
<4-3.電源線的配置和分配的變更>
在進(jìn)行了對電源凸點的電源電壓的分配的變更后，進(jìn)行電源線的配置和分配，而對電源線的電源電壓的分配則按照使用圖2已說明的規(guī)則來進(jìn)行。
即，如圖10中所示，與電源凸點BP1和BP2的橫向的排列平行地配置導(dǎo)電性地連接到電源凸點BP1和BP2上的多條電源線WL1，以在平面視圖上與電源線WL1正交的方式互相平行地配置導(dǎo)電性地連接到電源線WL1上的下層的多條電源線WL2。
而且，對夾住電源凸點BP1的排列最接近的2條電源線WL1分配電源電壓V1和V2，對夾住電源凸點BP2的排列最接近的2條電源線WL1分配電源電壓G1和G2。通過重復(fù)該模式，進(jìn)行對邏輯區(qū)LR上的全部的電源線WL1的電源電壓的分配。
此外，以在平面視圖上與電源線WL1正交的方式互相平行地配置電源線WL2。此時，配置成在電源凸點BP1和BP2的交替排列之間各2條成為一對。再有，成對的電源線WL2導(dǎo)電性地連接到對在半導(dǎo)體襯底上形成的門陣列供給電源的最下層的電源線上，從WL2對門陣列的源、漏層供給電源電壓。
而且，對左端的電源線WL2的一對分別分配電源電壓V1和G1，對其下一個電源線WL2的一對分別分配電源電壓V2和G2，通過重復(fù)該模式，進(jìn)行對邏輯區(qū)LR上的全部的電源線WL2的電源電壓的分配。
在對電源線WL1和WL2分配了電源電壓后，參照平面布置圖，進(jìn)行電源線WL1和WL2的切斷和電源電壓的分配的變更。在圖10中，同時示出了電源線WL1和WL2的切斷和分配的變更。
如果按照圖10說明一個例子，則對于圖中的最上面的一行的分配了電源電壓V2的電源線WL1來說，由于該電源線WL1全部位于區(qū)域D1上，故變更為分配電源電壓V1。此外，對于從最上面的一行算起的第3條的分配了電源電壓G2的電源線WL1來說，由于該電源線WL1全部位于區(qū)域D1上，故變更為分配電源電壓G1。
由于從最上面的一行算起的第5條的分配了電源電壓V2的電源線WL1橫跨區(qū)域D1和D3來配置，故在區(qū)域D1與D3的邊界上進(jìn)行切斷，位于區(qū)域D1上的部分變更為分配電源電壓V1，位于區(qū)域D3上的部分維持起初的分配。同樣，對于從最上面的一行算起的第7條的分配了電源電壓G2的電源線WL1，在區(qū)域D1與D3的邊界上進(jìn)行切斷，位于區(qū)域D3上的部分變更為分配電源電壓G1，位于區(qū)域D1上的部分維持起初的分配。
再有，雖然從最上面的一行算起的第6條的分配了電源電壓V1的電源線WL1橫跨區(qū)域D1和D3來配置，但由于在區(qū)域D3中也使用電源電壓V1，故沒有必要進(jìn)行切斷，也不變更電源電壓的分配。
此外，由于從最上面的一行算起的第9條的分配了電源電壓V2的電源線WL1橫跨區(qū)域D1和D2來配置，故在區(qū)域D1與D2的邊界上進(jìn)行切斷，位于區(qū)域D1上的部分變更為分配電源電壓V1，位于區(qū)域D2上的部分維持起初的分配。對全部的電源線WL1進(jìn)行這樣的處置。
此外，對電源線WL2也進(jìn)行同樣的處置。即，對于從圖中的左端算起的第3和第4條的分配了電源電壓V2和G2的2條電源線WL2來說，由于該2條電源線WL2全部位于區(qū)域D1上，故變更為分配電源電壓V1和G1。
此外，對于從左端算起的第5和第6條的分配了電源電壓V1和G1的2條電源線WL2來說，雖然橫跨區(qū)域D1、D3和D2來配置，但由于在區(qū)域D3中也使用電源電壓V1，故不需要進(jìn)行在區(qū)域D1與區(qū)域D3的邊界上的切斷，只在區(qū)域D3與區(qū)域D2的邊界上進(jìn)行切斷。而且，位于區(qū)域D1和D3上的部分維持起初的分配，位于區(qū)域D2上的部分變更為分配電源電壓V2和G2。對全部的電源線WL2進(jìn)行這樣的處置。
再有，在結(jié)束了以上的處置后，在電源電壓互相對應(yīng)的電源線WL1和WL2中，在兩者的在平面視圖上正交的部分處配置通路接點VH，以便進(jìn)行導(dǎo)電性的連接。
采用使用圖3已說明的基本結(jié)構(gòu)的電源凸點BP1(BP2也是同樣的)進(jìn)行電源凸點BP1和BP2與電源線WL1的導(dǎo)電性的連接。
在此，示出只使用時鐘CK1的區(qū)域D1中的電源凸點BP1和BP2與電源線WL1的導(dǎo)電性的連接的例子，并示出使用時鐘CK1和CK2的區(qū)域D3中的電源凸點BP1和BP2與電源線WL1的導(dǎo)電性的連接的例子。
在圖11中，電源凸點BP1是全部分配電源電壓V1的凸點，其2個支路BR經(jīng)通路接點VH1連接到在支路BR的下層設(shè)置的中繼導(dǎo)體層RL1和RL2上。
再有，夾住電源凸點BP1的排列的2條電源線WL1都分配電源電壓V1，中繼導(dǎo)體層RL1和RL2從支路BR的下部起分別延伸到上述2條電源線WL1的下部，經(jīng)通路接點VH1導(dǎo)電性地連接。
同樣，電源凸點BP2是全部分配電源電壓G1的凸點，其2個支路BR經(jīng)通路接點VH1連接到在支路BR的下層設(shè)置的中繼導(dǎo)體層RL1和RL2上。
再有，夾住電源凸點BP2的排列的2條電源線WL1都分配電源電壓G1，中繼導(dǎo)體層RL1和RL2從支路BR的下部起分別延伸到上述2條電源線WL1的下部，經(jīng)通路接點VH1導(dǎo)電性地連接。
此外，在圖12中，在電源凸點BP1的排列中，分配電源電壓V1的凸點和分配電源電壓V2的凸點交替地存在，成為下述結(jié)構(gòu)在分配電源電壓V1的電源凸點BP1中，在分配電源電壓V1的電源線WL1的方向上延伸的中繼導(dǎo)體層RL2經(jīng)通路接點VH1導(dǎo)電性地連接到該電源線WL1上，但在分配電源電壓V2的電源線WL1的方向上延伸的中繼導(dǎo)體層RL1不與分配電源電壓V2的電源線WL1導(dǎo)電性地連接。
成為下述結(jié)構(gòu)在分配電源電壓V2的電源凸點BP1中，在分配電源電壓V2的電源線WL1的方向上延伸的中繼導(dǎo)體層RL1經(jīng)通路接點VH1導(dǎo)電性地連接到該電源線WL1上，但在分配電源電壓V1的電源線WL1的方向上延伸的中繼導(dǎo)體層RL2不與分配電源電壓V1的電源線WL1導(dǎo)電性地連接。再有，在電源凸點BP2中也是同樣的，在分配電源電壓G1的凸點和分配電源電壓G2的凸點中，中繼導(dǎo)體層RL1和RL2與電源線WL1的連接關(guān)系不同。
由此，可對規(guī)定的電源線WL1供給對電源凸點BP1提供的電源電壓V1和V2，可對規(guī)定的電源線WL1供給對電源凸點BP2提供的電源電壓G1和G2。
<5.作用和效果>
如以上已說明的那樣，按照預(yù)先設(shè)定的簡單的規(guī)則進(jìn)行對電源凸點的電源電壓的分配，其后，根據(jù)平面布置圖，以與在各區(qū)域中使用的電源電壓對應(yīng)的方式變更分配。
而且，按照預(yù)先設(shè)定的簡單的規(guī)則配置電源線，同時進(jìn)行電源電壓的分配，其后，根據(jù)平面布置圖，在電源線是橫跨多個區(qū)域上的電源線、且對該電源線分配的電源電壓不是對多個區(qū)域中分別使用的電源電壓來說是共同的電壓的情況下，在區(qū)域與區(qū)域的邊界部上切斷電源線，將電源線分割為多條，以便在各自的區(qū)域中成為固有的電源線。
而且，根據(jù)需要，通過變更分割后的電源線的電源電壓的分配，在使用多個時鐘的區(qū)域中，適當(dāng)?shù)胤峙渑c各時鐘對應(yīng)的電源電壓，此外，在使用單一的時鐘的區(qū)域中，只供給與該時鐘對應(yīng)的電源電壓。其結(jié)果是，可供給與時鐘的種類對應(yīng)的電源，同時在各區(qū)域中可有效地利用電源凸點，強(qiáng)化了電壓供給能力。
此外，由于可在不同的區(qū)域中分別獨立地供給電源電壓，故可抑制時鐘抖動，可得到防止了邏輯電路的工作速度的下降的半導(dǎo)體裝置。
此外，關(guān)于導(dǎo)電性地連接到電源凸點上的電源線，由于確定了下述的配置規(guī)則，即，將供給與提供高的頻率的時鐘的區(qū)域?qū)?yīng)的電源電壓的電源線配置在靠近電源凸點處，故可縮短從電源凸點到電源線的距離，可將因電流流過電源凸點與電源線之間而產(chǎn)生的電源電壓的下降抑制為最小限度。
此外，通過在各個時鐘中完全地隔離電源，可抑制因時鐘以非同步的方式工作而引起的電源噪聲或時鐘抖動的發(fā)生，可確保電路的誤工作或傳送中的時序的容限。
<6.變例>
再有，在以上已說明的實施例中，假定各區(qū)域的邏輯的規(guī)模N(V1)、N(V2)、…、N(Vn)大致相等，但在邏輯的規(guī)模存在較大的差別時，各區(qū)域的功耗P(V1)、P(V2)、…、P(Vn)與該時鐘頻率無關(guān)，與該邏輯規(guī)模成比例。
此時，也可進(jìn)行對電源凸點和電源線的電源電壓的分配的變更處置，以便滿足邏輯規(guī)模的大小關(guān)系N(V1)＞N(V2)＞…＞N(Vn)。
其結(jié)果是，關(guān)于導(dǎo)電性地連接到電源凸點上的電源線，由于將對邏輯規(guī)模(功耗)大的區(qū)域供給電源電壓的電源線配置在靠近電源凸點處，故可縮短從電源凸點到電源線的距離，可將因電流流過電源凸點與電源線之間而產(chǎn)生的電源電壓的下降抑制為最小限度。
此外，在以上已說明的實施例中，示出了將電源線WL1配置在電源線WL2的上層的例子，但也可作成使電源線WL1與WL2的上下關(guān)系反轉(zhuǎn)了的結(jié)構(gòu)。此時，除了從電源線WL2到最下層的電源線WL3的距離變長外，發(fā)明的作用和效果不變。
<7.有源區(qū)的電隔離>
關(guān)于電源線WL1和WL2的電源電壓的分配的變更，已使用圖10說明其要點，但即使關(guān)于對在半導(dǎo)體襯底上形成的門陣列供給電源的最下層的電源線，也同樣進(jìn)行電源電壓的分配的變更。
此時，例如如圖10中示出的區(qū)域D1和D2那樣，如果在使用不同的時鐘的區(qū)域中所使用的電源電壓不同，則為了防止電源相互間經(jīng)半導(dǎo)體襯底而發(fā)生干擾，對在半導(dǎo)體襯底的表面內(nèi)形成的區(qū)域D1和D2的有源區(qū)之間進(jìn)行電隔離。
為此，可在與區(qū)域D1和D2的邊界對應(yīng)的部分處設(shè)置絕緣層，但如前面已說明的那樣，由于在半導(dǎo)體襯底上配置門陣列，故也可利用門陣列結(jié)構(gòu)。
<7-1.區(qū)域邊界部的平面結(jié)構(gòu)>
圖13是以門陣列級說明區(qū)域D1和D2的電隔離的平面圖，在圖13的左側(cè)示出區(qū)域D1中的門陣列結(jié)構(gòu)，在圖13的右側(cè)示出區(qū)域D2中的門陣列結(jié)構(gòu)。
在圖13的區(qū)域D1和D2中，在并列地配置了的多條電源線WL3之間的半導(dǎo)體襯底的表面內(nèi)具有由具有p型雜質(zhì)的阱區(qū)PW和具有n型雜質(zhì)的阱區(qū)NW構(gòu)成的有源區(qū)AR1或AR2。在阱區(qū)PW中形成N溝道MOS晶體管，在阱區(qū)NW中形成P溝道MOS晶體管。
再有，所謂門陣列結(jié)構(gòu)，準(zhǔn)確地說，指的是在有源區(qū)AR1或AR2上以陣列狀排列多個柵電極的結(jié)構(gòu)，但由于該結(jié)構(gòu)是眾所周知的，故省略其說明，將有源區(qū)AR1和AR2以及電源線WL3的交替排列作為門陣列結(jié)構(gòu)來說明。
在區(qū)域D1中，從最上面的一行起對多條電源線WL3按順序分配了電源電壓V1、G1、V1、G1和V1。這是因為區(qū)域D1只使用電源電壓V1和G1，對于從最上面的一行算起的第3條電源線WL3來說，變更其電壓分配，使其從電源電壓V2變成V1，對于從最上面的一行算起的第4條電源線WL3來說，變更其電壓分配，使其從電源電壓G2變成G1。
此外，在最上面的一行的電源線WL3與下一行的電源線WL3之間配置了由從圖中的上側(cè)起按順序配置的阱區(qū)NW和阱區(qū)PW構(gòu)成的有源區(qū)AR1(分配了電源電壓V的電源線處于上側(cè)、分配了電源電壓G的電源線處于下側(cè)的有源區(qū))，在從最上面的一行算起的第2和第3條電源線WL3之間配置了由從圖中的上側(cè)起按順序配置的阱區(qū)PW和阱區(qū)NW構(gòu)成的有源區(qū)AR2(分配了電源電壓G的電源線處于上側(cè)、分配了電源電壓V的電源線處于下側(cè)的有源區(qū))。再有，交替地配置了有源區(qū)AR1和AR2。
在此，作為電源電壓V和電壓G，相當(dāng)于電源電壓V1、V2和電源電壓G1、G2，更具體地說，例如與MOS晶體管的漏電源電壓VDD和源電源電壓VSS相對應(yīng)。
同樣，在區(qū)域D2中，從最上面的一行起對多條電源線WL3按順序分配了電源電壓V2、G2、V2、G2和V2。這是因為區(qū)域D2只使用電源電壓V2和G2，對于最上面的一行電源線WL3來說，變更其電壓分配，使其從電源電壓V1變成V2，對于從最上面的一行算起的第2條電源線WL3來說，變更其電壓分配，使其從電源電壓G1變成G2。
此外，在最上面的一行的電源線WL3與下一行的電源線WL3之間配置了由從圖中的上側(cè)起按順序配置的阱區(qū)NW和阱區(qū)PW構(gòu)成的有源區(qū)AR1，在從最上面的一行算起的第2和第3條電源線WL3之間配置了由從圖中的上側(cè)起按順序配置的阱區(qū)PW和阱區(qū)NW構(gòu)成的有源區(qū)AR2。再有，交替地配置了有源區(qū)AR2和AR2。在此，圖中的n和p的標(biāo)記分別表示是包含n型雜質(zhì)和p型雜質(zhì)的區(qū)域。
而且，在相鄰的區(qū)域D1和D2之間，交替地配置了多個對兩者進(jìn)行電隔離的隔離單元T1和T2。這里是區(qū)域D1與D2的邊界部。
隔離單元T1由從圖中的上側(cè)起按順序配置阱區(qū)PW和阱區(qū)NW而構(gòu)成，隔離單元T2由從圖中的上側(cè)起按順序配置阱區(qū)NW和阱區(qū)PW而構(gòu)成。再有，在圖中，在隔離單元T1和T2的角部加上了斜線，但這是為了明確地表示隔離單元T1和T2的阱區(qū)的排列的差別而使用的方便的標(biāo)記。
在圖13中，與有源區(qū)AR1對應(yīng)地設(shè)置隔離單元T1，由于隔離單元T1的阱區(qū)的排列與有源區(qū)AR1的阱區(qū)的排列的順序相反，故利用pn結(jié)對區(qū)域D1和D2的有源區(qū)AR1間進(jìn)行電隔離。
與有源區(qū)AR2對應(yīng)地設(shè)置隔離單元T2，由于隔離單元T2的阱區(qū)的排列與有源區(qū)AR2的阱區(qū)的排列的順序相反，故利用pn結(jié)對區(qū)域D1和D2的有源區(qū)AR2間進(jìn)行電隔離。
再有，由于隔離單元T1和T2沒有電源線，故通過配置隔離單元T1和T2，在區(qū)域D1和D2的邊界部處切斷電源線WL3。
此外，在如圖10中示出的區(qū)域D3那樣使用多個時鐘的區(qū)域與如區(qū)域D1那樣使用單一時鐘的區(qū)域的邊界處，還使用稍微復(fù)雜的結(jié)構(gòu)的隔離單元來進(jìn)行電隔離。
圖14是以門陣列級說明區(qū)域D1和D3的電隔離的平面圖，在圖14的左側(cè)示出區(qū)域D1中的門陣列結(jié)構(gòu)，在圖14的右側(cè)示出區(qū)域D3中的門陣列結(jié)構(gòu)。
在圖14的區(qū)域D1和D3中，在并列地配置了的多條電源線WL3之間有由具有p型雜質(zhì)的阱區(qū)PW和具有n型雜質(zhì)的阱區(qū)NW構(gòu)成的有源區(qū)AR1或AR2。
在區(qū)域D1中，從最上面的一行起對多條電源線WL3按順序分配了電源電壓V1、G1、V1、G1和V1。這是因為區(qū)域D1只使用電源電壓V1和G1，對于從最上面的一行算起的第3條電源線WL3來說，變更其電壓分配，使其從電源電壓V2變成V1，對于從最上面的一行算起的第4條電源線WL3來說，變更其電壓分配，使其從電源電壓G2變成G1。
此外，在最上面的一行的電源線WL3與下一行的電源線WL3之間配置了由從圖中的上側(cè)起按順序配置的阱區(qū)NW和阱區(qū)PW構(gòu)成的有源區(qū)AR1，在從最上面的一行算起的第2和第3條電源線WL3之間配置了由從圖中的上側(cè)起按順序配置的阱區(qū)PW和阱區(qū)NW構(gòu)成的有源區(qū)AR2。再有，交替地配置了有源區(qū)AR1和AR2。
在區(qū)域D3中，從最上面的一行起對多條電源線WL3按順序分配了電源電壓V1、G1、V2、G2和V1。這是因為區(qū)域D3使用電源電壓V1和G1以及電源電壓V2和G2。
再有，區(qū)域D3的最上面的一行、從最上面的一行算起的第2和第5條電源線WL3與區(qū)域D1的電源線WL3導(dǎo)電性地連接。
另外，在區(qū)域D3的最上面的一行的電源線WL3與下一行的電源線WL3之間和從最上面的一行算起的第3和第4條電源線WL3之間配置了由從圖中的上側(cè)起按順序配置的阱區(qū)NW和阱區(qū)PW構(gòu)成的有源區(qū)AR1。
而且，在相鄰的區(qū)域D1和D3之間排列了對兩者進(jìn)行電隔離的隔離單元T11、T12、T13和T14。這里是區(qū)域D1與D3的邊界部。
此外，從最上面的一行算起的第2和第3條電源線WL3之間排列多個隔離單元T13，從最上面的一行算起的第4和第5條電源線WL3之間排列多個隔離單元T12。
在此，使用圖15(A)～圖15(D)，說明隔離單元T11～T14的平面結(jié)構(gòu)。
如圖15(A)中所示，隔離單元T11由從圖中的上側(cè)起按順序配置阱區(qū)PW和NW而構(gòu)成，在阱區(qū)PW的外側(cè)具有分配電壓V的電源線WL31，在阱區(qū)NW的外側(cè)具有分配電壓G的電源線WL31。再有，以下也有將隔離單元T11稱為帶有VG的隔離單元的情況。
圖15(B)中示出的隔離單元T12由從圖中的上側(cè)起按順序配置阱區(qū)NW和PW而構(gòu)成，在阱區(qū)PW的外側(cè)具有分配電壓V的電源線WL31。再有，以下也有將隔離單元T12稱為帶有V的隔離單元的情況。
圖15(C)中示出的隔離單元T13由從圖中的上側(cè)起按順序配置阱區(qū)NW和PW而構(gòu)成，在阱區(qū)NW的外側(cè)具有分配電壓G的電源線WL31。再有，以下也有將隔離單元T13稱為帶有G的隔離單元的情況。
圖15(D)中示出的隔離單元T14由從圖中的上側(cè)起按順序配置阱區(qū)PW和NW而構(gòu)成。再有，以下也有將隔離單元T14稱為不帶有VG的隔離單元的情況。
再有，在圖中，在隔離單元T11～T14的角部加上了斜線，但這是為了明確地表示隔離單元T11～T14的阱區(qū)的排列的差別而使用的方便的標(biāo)記。
如果再次返回到圖14的說明，則在區(qū)域D1和D3的邊界部處，從上面算起按順序配置了隔離單元T11、T13、T14和T12。
如使用圖15已說明的那樣，由于隔離單元T11在阱區(qū)NW和PW的外側(cè)(實際上是外側(cè)上方)具有電源線WL31，故通過配置在最上面的有源區(qū)AR1之間，在導(dǎo)電性地隔離區(qū)域D1和D3的全部的有源區(qū)AR1的同時，由于電源線WL31的緣故，最上面的一行的電源線WL3和下一行的電源線WL3實質(zhì)上橫跨區(qū)域D1和D3。
由于隔離單元T13在阱區(qū)NW的外側(cè)(實際上是外側(cè)上方)具有電源線WL31，故通過配置在從區(qū)域D1的最上面算起的第2個有源區(qū)AR2的鄰近，區(qū)域D1的有源區(qū)AR2被導(dǎo)電性地隔離。
此外，通過在從最上面的一行算起的第2和第3條電源線WL3之間連續(xù)地排列多個隔離單元T13，由于電源線WL31的緣故，從最上面的一行算起的第2條電源線WL3實質(zhì)上橫跨區(qū)域D1和D3。
由于隔離單元T14沒有電源線WL31，故通過配置在最上面算起的第3個有源區(qū)AR1之間，區(qū)域D1和D3的全部的有源區(qū)AR1間被導(dǎo)電性地隔離。
由于隔離單元T12在阱區(qū)PW的外側(cè)(實際上是外側(cè)上方)具有電源線WL31，故通過配置在從區(qū)域D1的最上面的一行算起第4個有源區(qū)AR2的鄰近，區(qū)域D1的有源區(qū)AR2被導(dǎo)電性地隔離，同時由于電源線WL31的緣故，從最上面的一行算起的第5條電源線WL3實質(zhì)上橫跨區(qū)域D1和D3。
此外，通過在從最上面的一行算起的第4和第5條電源線WL3之間連續(xù)地排列多個隔離單元T12，由于電源線WL31的緣故，從最上面的一行算起的第5條電源線WL3實質(zhì)上橫跨區(qū)域D1和D3。
<7-2.有源區(qū)的電隔離處理的流程>
其次，使用圖16～圖18中示出的流程圖，說明以上已說明的有源區(qū)的電隔離處理的流程。再有，在圖16～圖18中，用記號①、②示出的部分表示處于彼此連接的關(guān)系。
首先，在圖16中示出的步驟S11中，參照平面布置圖確定區(qū)域間的邊界部。
其次，切斷位于區(qū)域間的邊界部上的最下層的電源線(步驟S12)。
其次，對于已切斷的最下層的電源線，變更電源電壓的分配(步驟S13)。再有，關(guān)于分配的變更，采用使用圖10已說明的對電源線WL1和WL1的分配的變更的方法。
其次，判斷被最下層的電源線夾住的有源區(qū)是類型1還是類型2(步驟S14)。所謂類型1的有源區(qū)，是前面已說明的有源區(qū)AR1，即分配電源電壓V的電源線在上側(cè)、分配電源電壓G的電源線在下側(cè)的有源區(qū)，所謂類型2的有源區(qū)，是前面已說明的有源區(qū)AR2，即分配電源電壓G的電源線在上側(cè)、分配電源電壓V的電源線在下側(cè)的有源區(qū)。
在步驟S14中，在判斷為類型1的情況下，準(zhǔn)備與類型1的電隔離對應(yīng)的隔離單元，例如圖14中示出的隔離單元T1(步驟S15)。
再有，在步驟S14中，在判斷為類型2的情況下，準(zhǔn)備與類型2的電隔離對應(yīng)的隔離單元，例如圖14中示出的隔離單元T2(步驟S16)。再有，在圖13中，示出了只使用隔離單元T1和T2進(jìn)行隔離的例子，在步驟S11～S16的工作中，雖然結(jié)束了配置，但為了與圖14中示出的情況相對應(yīng)，執(zhí)行以下的步驟。
即，在步驟S17中，關(guān)于隔離單元的配置位置是否是邊界部進(jìn)行判斷，在是邊界部的情況下，按照圖17中示出的步驟S18以后的情況，選擇所配置的單元。此外，在隔離單元的配置位置不是邊界部的情況下，即在使用多個時鐘、需要多個電源電壓的區(qū)域中在電源電壓不同的有源區(qū)間配置隔離單元的情況下，按照圖18中示出的步驟S26以后的情況，選擇所配置的單元。
即，在隔離單元的配置位置是邊界部的情況下，在圖17中示出的步驟S18中，在判斷為夾住邊界部的2個區(qū)域的成為比較對象的各自的有源區(qū)中夾住該有源區(qū)的分配電源電壓V的電源線與分配電源電壓G的電源線存在對應(yīng)關(guān)系(V/G存在對應(yīng)關(guān)系)且在2個區(qū)域中對夾住成為比較對象的有源區(qū)的2條電源線的電源電壓的分配中沒有施加變更(沒有V/G的變更)的情況下，在成為比較對象的2個有源區(qū)的邊界部上配置圖15中示出的隔離單元T11(帶有VG的隔離單元)(步驟S19)。這一點與圖14中示出的隔離單元T11的配置相對應(yīng)。
此外，在步驟S20中，在判斷為夾住邊界部的2個區(qū)域的成為比較對象的各自的有源區(qū)中夾住該有源區(qū)的分配電源電壓V的電源線與分配電源電壓G的電源線存在對應(yīng)關(guān)系(V/G存在對應(yīng)關(guān)系)且在2個區(qū)域的某一區(qū)域中對夾住成為比較對象的有源區(qū)的2條電源線的電源電壓的分配中施加了變更(V/G都有變更)的情況下，在成為比較對象的2個有源區(qū)的邊界部上配置圖15中示出的隔離單元T14(不帶有VG的隔離單元)(步驟S21)。這一點與圖14中示出的隔離單元T14的配置相對應(yīng)。
此外，在步驟S22中，在判斷為夾住邊界部的2個區(qū)域的成為比較對象的各自的有源區(qū)中夾住該有源區(qū)的分配電源電壓V的電源線與分配電源電壓G的電源線沒有對應(yīng)關(guān)系(V/G不存在對應(yīng)關(guān)系)且在2個區(qū)域的某一區(qū)域中在夾住成為比較對象的有源區(qū)的2條電源線中的分配電源電壓V的一方中在電源電壓的分配中施加了變更(只是V有變更)的情況下，在成為比較對象的2個有源區(qū)的邊界部上配置圖15中示出的隔離單元T13(帶有G的隔離單元)(步驟S23)。這一點與圖14中示出的隔離單元T13的配置相對應(yīng)。
此外，在步驟S24中，在判斷為夾住邊界部的2個區(qū)域的成為比較對象的各自的有源區(qū)中夾住該有源區(qū)的分配電源電壓V的電源線與分配電源電壓G的電源線沒有對應(yīng)關(guān)系(V/G不存在對應(yīng)關(guān)系)且在2個區(qū)域的某一區(qū)域中在夾住成為比較對象的有源區(qū)的2條電源線中的分配電源電壓G的一方中在電源電壓的分配中施加了變更(只是G有變更)的情況下，在成為比較對象的2個有源區(qū)的邊界部上配置圖15中示出的隔離單元T12(帶有V的隔離單元)(步驟S25)。這一點與圖14中示出的隔離單元T12的配置相對應(yīng)。
再有，在以上的說明中，所謂V/G存在對應(yīng)關(guān)系，指的是例如對一方的電源線分配電源電壓V1、對另一方分配電源電壓G1的狀態(tài)，所謂V/G不存在對應(yīng)關(guān)系，指的是例如對一方的電源線分配電源電壓G1、對另一方分配電源電壓V2的狀態(tài)。
在隔離單元的配置位置不是邊界部的情況下，即將隔離單元用作區(qū)域內(nèi)的有源區(qū)間的電隔離的情況下，在圖18中示出的步驟S26中，在判斷為夾住成為處理對象的有源區(qū)的分配電源電壓V的電源線與分配電源電壓G的電源線存在對應(yīng)關(guān)系(V/G存在對應(yīng)關(guān)系)的情況下，在該有源區(qū)中配置通常的門陣列(步驟S27)。
此外，在步驟S28中，在判斷為夾住成為處理對象的有源區(qū)的分配電源電壓V的電源線與分配電源電壓G的電源線沒有對應(yīng)關(guān)系(V/G不存在對應(yīng)關(guān)系)且在夾住成為處理對象的有源區(qū)的2條電源線中的分配電源電壓V的一方中在電源電壓的分配中施加了變更(只是V有變更)的情況下，配置圖15中示出的隔離單元T13(帶有G的隔離單元)來代替成為處理對象的有源區(qū)(步驟S29)。這一點與圖14中示出的隔離單元T13的連續(xù)配置相對應(yīng)。
此外，在步驟S30中，在判斷為夾住成為處理對象的有源區(qū)的分配電源電壓V的電源線與分配電源電壓G的電源線沒有對應(yīng)關(guān)系(V/G不存在對應(yīng)關(guān)系)且在夾住成為處理對象的有源區(qū)的2條電源線中的分配電源電壓G的一方中在電源電壓的分配中施加了變更(只是G有變更)的情況下，配置圖15中示出的隔離單元T12(帶有V的隔離單元)來代替成為處理對象的有源區(qū)(步驟S31)。這一點與圖14中示出的隔離單元T12的連續(xù)配置相對應(yīng)。
通過執(zhí)行以上的步驟S11～S31，如圖14中所示，實現(xiàn)了使用多個時鐘的區(qū)域D3與使用單一時鐘的區(qū)域D1的電隔離，同時也實現(xiàn)了區(qū)域D3中的有源區(qū)間的電隔離。
按照本發(fā)明的第1方面所述的半導(dǎo)體裝置的設(shè)計方法，由于在按照第1、第2和第3規(guī)則將電源電壓唯一地分配給電源凸點、第1和第2電源線后，按照多個電源電壓的各個區(qū)域的分類，變更為各個區(qū)域，故可得到能供給與時鐘的種類對應(yīng)的電源、同時在各區(qū)域中可有效地利用電源凸點、強(qiáng)化了電壓供給能力的半導(dǎo)體裝置。此外，由于可在不同的區(qū)域中分別獨立地供給電源電壓，故可得到能抑制時鐘抖動、防止了邏輯電路的工作速度的下降的半導(dǎo)體裝置。
按照本發(fā)明的第2方面所述的半導(dǎo)體裝置的設(shè)計方法，由于在電源凸點的第1排列方向上按順序分配多個電源電壓的各自的電壓并使其具有周期性，故可極為簡單地實現(xiàn)對電源凸點的電源電壓的分配。
按照本發(fā)明的第3方面所述的半導(dǎo)體裝置的設(shè)計方法，由于從最接近于電源凸點的排列的兩側(cè)的2條第1電源線起在各側(cè)交替地按順序分配多個電源電壓的各自的電壓，故可極為簡單地實現(xiàn)對第1電源線的電源電壓的分配。
按照本發(fā)明的第4方面所述的半導(dǎo)體裝置的設(shè)計方法，由于在第2電源線的排列方向上按順序分配多個電源電壓的各自的電壓并使其具有周期性，故可極為簡單地實現(xiàn)對第2電源線的電源電壓的分配。
按照本發(fā)明的第5方面所述的半導(dǎo)體裝置的設(shè)計方法，由于在對第1和第2電源線分割后、根據(jù)分類將分別唯一地被分配了的電源電壓變更為與各自的區(qū)域?qū)?yīng)的值，故可在區(qū)域中得到固有的第1和第2電源線，對使用多個時鐘的區(qū)域適當(dāng)?shù)胤峙渑c各時鐘對應(yīng)的電源電壓，此外，對使用單一的時鐘的區(qū)域只分配與該時鐘對應(yīng)的電源電壓。
按照本發(fā)明的第6方面所述的半導(dǎo)體裝置的設(shè)計方法，關(guān)于使用多個時鐘中的至少2個以上的時鐘的區(qū)域，由于將該區(qū)域作為1個區(qū)域來處理，故可簡化電源電壓的分配。
按照本發(fā)明的第7方面所述的半導(dǎo)體裝置的設(shè)計方法，由于將供給與使用多個時鐘中的最高頻率的時鐘的區(qū)域?qū)?yīng)的電源電壓的第1電源線配置在最靠近第1排列方向的電源凸點的排列處，故可縮短從電源凸點到第1電源線的距離，可將因電流流過電源凸點與第1電源線之間而產(chǎn)生的電源電壓的下降抑制為最小限度。
按照本發(fā)明的第8方面所述的半導(dǎo)體裝置的設(shè)計方法，由于將供給與多個區(qū)域中的邏輯規(guī)模最大的區(qū)域?qū)?yīng)的上述電源電壓的第1電源線配置在最靠近上述第1排列方向的電源凸點的排列處，故可縮短從電源凸點到第1電源線的距離，可將因電流流過電源凸點與第1電源線之間而產(chǎn)生的電源電壓的下降抑制為最小限度。
按照本發(fā)明的第9方面所述的半導(dǎo)體裝置的設(shè)計方法，可簡單地進(jìn)行區(qū)域間的電隔離，此外，可容易地進(jìn)行第3電源線的切斷用的判斷。
按照本發(fā)明的第10方面所述的半導(dǎo)體裝置的設(shè)計方法，可簡單地得到能有效地進(jìn)行電隔離的隔離單元。
按照本發(fā)明的第11方面所述的半導(dǎo)體裝置的設(shè)計方法，關(guān)于使用至少2個以上的時鐘的區(qū)域，可對電源電壓不同的有源區(qū)進(jìn)行電隔離。
按照本發(fā)明的第12方面所述的半導(dǎo)體裝置的設(shè)計方法，由于電源凸點不與第1電源線直接連接，故電源凸點的配置的自由度增加，設(shè)計變得容易。
按照本發(fā)明的第13方面所述的半導(dǎo)體裝置的設(shè)計方法，由于第1和第2電源線在多個區(qū)域的邊界部上被切斷，故可供給與各區(qū)域中使用的時鐘的種類對應(yīng)的電源。
權(quán)利要求
1.一種半導(dǎo)體裝置的設(shè)計方法，該設(shè)計方法是在邏輯區(qū)上提供頻率不同的多個時鐘的情況的半導(dǎo)體裝置的設(shè)計方法，其特征在于，具備下述步驟(a)將上述邏輯區(qū)區(qū)分為各個以特定的時鐘工作的邏輯的配置區(qū)并設(shè)定多個區(qū)域的步驟；(b)在上述邏輯區(qū)上將多個電源凸點配置成矩陣狀并按照預(yù)定的第1規(guī)則唯一地將與上述多個時鐘對應(yīng)的多個電源電壓分配給上述電源凸點的每一個的步驟；(c)在第1層中平行地配置多條第1電源線并按照預(yù)定的第2規(guī)則唯一地將上述多個電源電壓分配給上述第1電源線的每一條的步驟；(d)在與上述第1層不同的第2層中以在平面視圖上與上述第1電源線正交的方式平行地配置多條第2電源線并按照預(yù)定的第3規(guī)則唯一地將上述多個電源電壓分配給上述第2電源線的每一條的步驟；以及(e)將上述多個電源電壓分類為在上述多個區(qū)域的每一個中使用的電源電壓并根據(jù)上述分類在上述多個區(qū)域中分別變更唯一地分配給上述電源凸點、上述第1和第2電源線的上述電源電壓的步驟。
2.如權(quán)利要求1中所述的半導(dǎo)體裝置的設(shè)計方法，其特征在于在上述步驟(b)中，將在上述電源凸點的第1排列方向上按順序分配上述多個電源電壓的各自的電壓并使其具有周期性定為上述第1規(guī)則。
3.如權(quán)利要求2中所述的半導(dǎo)體裝置的設(shè)計方法，其特征在于上述步驟(c)包含以與上述第1排列方向的上述電源凸點的排列平行的方式配置上述第1電源線的步驟，將從最接近于上述電源凸點的上述排列的兩側(cè)的2條上述第1電源線起在各側(cè)交替地按順序分配上述多個電源電壓的各自的電壓定為上述第2規(guī)則。
4.如權(quán)利要求2中所述的半導(dǎo)體裝置的設(shè)計方法，其特征在于上述步驟(d)包含以與正交于上述第1排列方向的第2排列方向的上述電源凸點的排列平行的方式配置上述第2電源線的步驟，將在上述第2電源線的排列方向上按順序分配上述多個電源電壓的各自的電壓并使其具有周期性定為上述第3規(guī)則。
5.如權(quán)利要求1中所述的半導(dǎo)體裝置的設(shè)計方法，其特征在于上述步驟(e)包含在上述第1和第2電源線是橫跨上述多個區(qū)域而配置的電源線且被分配給該電源線的上述電源電壓不是對上述多個區(qū)域的每一區(qū)域中使用的電源電壓來說是共同的電壓的情況下、在上述多個區(qū)域的邊界部上切斷上述第1和第2電源線、將其分割為多條使之只位于各自的區(qū)域上的步驟；以及在上述第1和第2電源線分割后、根據(jù)上述分類將分別唯一地被分配了的上述電源電壓變更為與上述各自的區(qū)域?qū)?yīng)的值的步驟。
6.如權(quán)利要求1中所述的半導(dǎo)體裝置的設(shè)計方法，其特征在于關(guān)于將上述多個時鐘中的至少2個以上的時鐘作為上述特定的時鐘來使用的區(qū)域，將該區(qū)域作為1個區(qū)域來進(jìn)行上述步驟(e)。
7.如權(quán)利要求3中所述的半導(dǎo)體裝置的設(shè)計方法，其特征在于將上述第1電源線導(dǎo)電性地連接到上述電源凸點上，上述第1規(guī)則包含將供給與使用最高頻率的時鐘的區(qū)域?qū)?yīng)的上述電源電壓的上述第1電源線配置在最靠近上述第1排列方向的上述電源凸點的排列處的規(guī)則。
8.如權(quán)利要求3中所述的半導(dǎo)體裝置的設(shè)計方法，其特征在于將上述第1電源線導(dǎo)電性地連接到上述電源凸點上，上述第1規(guī)則包含將供給與邏輯規(guī)模最大的區(qū)域?qū)?yīng)的上述電源電壓的上述第1電源線配置在最靠近上述第1排列方向的上述電源凸點的排列處的規(guī)則。
9.如權(quán)利要求1中所述的半導(dǎo)體裝置的設(shè)計方法，其特征在于上述邏輯區(qū)具有多個形成門陣列的有源區(qū)而被構(gòu)成，以在平面視圖上在最下層的層中被互相平行地配置的多條第3電源線夾住的方式配置上述有源區(qū)，還具備(f)在上述多個區(qū)域中并在區(qū)域相鄰的部分的上述有源區(qū)之間配置電隔離用的隔離單元并使其成為區(qū)域邊界部的步驟；以及(g)在上述第3電源線是橫跨上述相鄰的區(qū)域而配置的電源線且被分配給該電源線的上述電源電壓不是對上述相鄰的區(qū)域的每一區(qū)域中使用的電源電壓來說是共同的電壓的情況下、在上述區(qū)域的邊界部上切斷上述第3電源線的步驟。
10.如權(quán)利要求9中所述的半導(dǎo)體裝置的設(shè)計方法，其特征在于上述有源區(qū)具有導(dǎo)電型不同的第1和第2雜質(zhì)區(qū)，相鄰地配置上述第1和第2雜質(zhì)區(qū)，使之與上述第3電源線的延伸方向平行，上述步驟(f)包含準(zhǔn)備下述結(jié)構(gòu)作為上述隔離單元的步驟，其中，導(dǎo)電型不同的第3和第4雜質(zhì)區(qū)相鄰地被配置、同時上述第3和第4雜質(zhì)區(qū)具有與上述有源區(qū)的上述第1和第2雜質(zhì)區(qū)的排列順序相反的排列。
11.如權(quán)利要求9中所述的半導(dǎo)體裝置的設(shè)計方法，其特征在于，還具備(h)關(guān)于使用上述多個時鐘中的至少2個以上的時鐘的區(qū)域，通過用上述隔離單元包圍上述有源區(qū)來進(jìn)行電隔離的步驟。
12.一種半導(dǎo)體裝置，其特征在于具備在邏輯區(qū)上配置成矩陣狀的多個電源凸點；在上述邏輯區(qū)上的第1層中互相平行地配置的、導(dǎo)電性地連接到上述電源凸點上的多條第1電源線；以及在與上述第1層不同的第2層中以在平面視圖上與上述第1電源線正交的方式平行地配置的、導(dǎo)電性地連接到上述第1電源線上的多條第2電源線，上述電源凸點經(jīng)在上述第1層的下層的層中配置的中繼導(dǎo)體層導(dǎo)電性地連接到上述第1電源線上。
13.如權(quán)利要求12中所述的半導(dǎo)體裝置，其特征在于在上述邏輯區(qū)上提供了頻率不同的多個時鐘，在各個以特定的時鐘工作的邏輯的配置區(qū)中，將上述邏輯區(qū)區(qū)分為多個區(qū)域，上述第1和第2電源線包含在上述多個區(qū)域的邊界部上被切斷并分割的電源線。
全文摘要
本發(fā)明的課題是，提供在不同的區(qū)域中能分別獨立地供給電源電壓、抑制時鐘抖動且防止邏輯電路的工作速度的下降的半導(dǎo)體裝置的設(shè)計方法。與電源凸點BP1和BP2的橫向的排列平行地配置多條導(dǎo)電性地連接到電源凸點BP1和BP2上的電源線WL1，以在平面視圖上與電源線WL1正交的方式互相平行地配置多條導(dǎo)電性地連接到電源線WL1上的下層的電源線WL2。而且，對夾住電源凸點BP1的排列的最接近的2條電源線WL1分配電源電壓V1和V2，對夾住電源凸點BP2的排列的最接近的2條電源線WL1分配電源電壓G1和G2。以在平面視圖上與電源線WL1正交的方式互相平行地配置電源線WL2。
文檔編號G06F17/50GK1420545SQ0214804
公開日2003年5月28日 申請日期2002年10月23日 優(yōu)先權(quán)日2001年11月19日
發(fā)明者和智勇治 申請人:三菱電機(jī)株式會社