專利名稱：核心邏輯芯片的制作方法
技術領域：
本發(fā)明涉及計算機硬件，特別涉及一種核心邏輯芯片，尤指應用于個人計算機系統(tǒng)中的多數(shù)據(jù)傳輸信道的核心邏輯芯片。
而于系統(tǒng)內(nèi)存13與北橋芯片11間的常用內(nèi)存總線構造屬于單信道架構，目前常見的數(shù)據(jù)寬度為64位。然而，隨著系統(tǒng)內(nèi)存13與北橋芯片11間傳輸數(shù)據(jù)量的日益增加，常用的單信道內(nèi)存總線架構已逐漸無法應付實際數(shù)據(jù)傳輸?shù)念l寬需求，更加上在整合圖形芯片組的架構中，該內(nèi)存總線的數(shù)據(jù)傳輸頻寬尚需與繪圖加速器141共享，因此頻寬不足的情況更是嚴重。而如何改善上述常用構造的缺陷，為發(fā)展本發(fā)明的主要目的。
本發(fā)明為一種核心邏輯芯片，應用于一個人計算機系統(tǒng)中，該個人計算機系統(tǒng)中包括有一系統(tǒng)內(nèi)存模塊與一顯示器，而該核心邏輯芯片上包括有下列電路構造一原始內(nèi)存控制電路，其發(fā)出一第一讀寫信號；一第一數(shù)據(jù)傳輸信道，信號連接于該原始內(nèi)存控制電路與該系統(tǒng)內(nèi)存模塊的第一部分之間，其將該第一讀寫信號傳輸至該系統(tǒng)內(nèi)存模塊的第一部分；一繪圖加速器，信號連接于該顯示器，其進行影像數(shù)據(jù)的處理后輸出至該顯示器；一備用內(nèi)存控制電路，信號連接于該繪圖加速器，其響應該繪圖加速器的控制而發(fā)出一第二讀寫信號；以及一第二數(shù)據(jù)傳輸信道，信號連接于該備用內(nèi)存控制電路與該系統(tǒng)內(nèi)存模塊的第二部分之間，其將該第二讀寫信號傳輸至該系統(tǒng)內(nèi)存模塊的第二部分。
根據(jù)上述構想，本發(fā)明所述的核心邏輯芯片，其中該系統(tǒng)內(nèi)存模塊的第二部分包括—畫面緩沖器。
根據(jù)上述構想，本發(fā)明所述的核心邏輯芯片，其中該系統(tǒng)內(nèi)存模塊為一動態(tài)隨機存取內(nèi)存模塊。
根據(jù)上述構想，本發(fā)明所述的核心邏輯芯片，其中該第一數(shù)據(jù)傳輸信道與該第二數(shù)據(jù)傳輸信道分別為獨立運作的兩數(shù)據(jù)總線。
本發(fā)明還公開了一種核心邏輯芯片，應用于一個人計算機系統(tǒng)中，該個人計算機系統(tǒng)中包括有一系統(tǒng)內(nèi)存模塊與一顯示器，而該核心邏輯芯片上包括有下列電路構造一繪圖加速器，信號連接于該顯示器，其進行影像數(shù)據(jù)的處理后輸出至該顯示器；一原始內(nèi)存控制電路，信號連接于該繪圖加速器，其響應該繪圖加速器的控制而發(fā)出一第一讀寫信號；一第一數(shù)據(jù)傳輸信道，信號連接于該原始內(nèi)存控制電路與該系統(tǒng)內(nèi)存模塊之間，其將該第一讀寫信號傳輸至該系統(tǒng)內(nèi)存模塊；一備用內(nèi)存控制電路，電連接于該繪圖加速器，其響應該繪圖加速器的控制而發(fā)出一第二讀寫信號；以及一第二數(shù)據(jù)傳輸信道，信號連接于該備用內(nèi)存控制電路與該系統(tǒng)內(nèi)存模塊之間，其將該第二讀寫信號傳輸至該系統(tǒng)內(nèi)存模塊，而該第一讀寫信號與該第二讀寫信號組合成一總讀寫信號。
根據(jù)上述構想，本發(fā)明所述的核心邏輯芯片，其中該系統(tǒng)內(nèi)存模塊中包括一畫面緩沖器。
根據(jù)上述構想，本發(fā)明所述的核心邏輯芯片，其中該系統(tǒng)內(nèi)存模塊為一動態(tài)隨機存取內(nèi)存模塊。
根據(jù)上述構想，本發(fā)明所述的核心邏輯芯片，其中該第一數(shù)據(jù)傳輸信道與該第二數(shù)據(jù)傳輸信道組合成共同運作的一總數(shù)據(jù)總線。
各組件列示如下

具體實施方式
請參見圖2，其為一本發(fā)明對于核心邏輯芯片所發(fā)展出來的第一較佳實施例示意圖，本發(fā)明的核心邏輯芯片主要為一整合有繪圖加速器的北橋芯片，因此，繪圖加速器211已被整合到北橋芯片21中。而由于芯片本身的面積夠大，因此在不影響芯片本身制作成本下，還可于一原始內(nèi)存控制電路212外，再復制另一組備用內(nèi)存控制電路213提供備用。其中原始內(nèi)存控制電路212通過一第一內(nèi)存總線221所完成的數(shù)據(jù)傳輸信道來與系統(tǒng)內(nèi)存模塊23完成連接，而為能改善常用的單信道內(nèi)存總線架構傳輸頻寬過小的缺陷，本實施例將備用內(nèi)存控制電路213再另外設置一第二內(nèi)存總線222所完成的另一數(shù)據(jù)傳輸信道來與系統(tǒng)內(nèi)存模塊23完成連接。如此一來，第一內(nèi)存總線221與第二內(nèi)存總線222將組成一雙倍頻寬的內(nèi)存總線，使得繪圖加速器211可共同通過雙倍頻寬的內(nèi)存總線發(fā)出雙倍數(shù)據(jù)寬度的讀寫信號(目前常見的數(shù)據(jù)寬度為64位，而雙倍數(shù)據(jù)寬度則為128位)來對系統(tǒng)內(nèi)存模塊23中的畫面緩沖器231來進行存取動作。因此，即使核心邏輯芯片本身與內(nèi)嵌其中的繪圖加速器211共享該內(nèi)存總線，也不會有頻寬不足的問題。
另外，為能有效增加繪圖加速器211的頻寬，本發(fā)明發(fā)展出如圖3所示的第二較佳實施例示意圖，本實施例的核心邏輯芯片亦為一整合有繪圖加速器的北橋芯片，與第一實施例不同處在于第二內(nèi)存總線222供備用內(nèi)存控制電路213與定義于系統(tǒng)內(nèi)存模塊23中的一特定內(nèi)存區(qū)塊(通常為畫面緩沖器231)所專用。如此一來，繪圖加速器211將可通過專用的內(nèi)存總線來對系統(tǒng)內(nèi)存模塊23中的畫面緩沖器231來進行存取動作，不會與該核心邏輯芯片本身搶原來的內(nèi)存總線頻寬，也可有效降低原本頻寬不足的現(xiàn)象，進而達成發(fā)展本發(fā)明的主要目的。
雖然本發(fā)明已以較佳實施例公開，然其并非用以限定本發(fā)明，任何本領域的普通技術人員，在不脫離本發(fā)明的精神和范圍內(nèi)，可作些等效更動與潤飾，因此本發(fā)明的保護范圍以權利要求為準。
權利要求
1.一種核心邏輯芯片，應用于一個人計算機系統(tǒng)中，其特征在于，該個人計算機系統(tǒng)中包括有一系統(tǒng)內(nèi)存模塊與一顯示器，而該核心邏輯芯片上包括下列電路一原始內(nèi)存控制電路，其發(fā)出一第一讀寫信號；一第一數(shù)據(jù)傳輸信道，信號連接于該原始內(nèi)存控制電路與該系統(tǒng)內(nèi)存模塊的第一部分之間，其將該第一讀寫信號傳輸至該系統(tǒng)內(nèi)存模塊的第一部分；一繪圖加速器，信號連接于該顯示器，其進行影像數(shù)據(jù)的處理后輸出至該顯示器；一備用內(nèi)存控制電路，信號連接于該繪圖加速器，其響應該繪圖加速器的控制而發(fā)出一第二讀寫信號；以及一第二數(shù)據(jù)傳輸信道，信號連接于該備用內(nèi)存控制電路與該系統(tǒng)內(nèi)存模塊的第二部分之間，其將該第二讀寫信號傳輸至該系統(tǒng)內(nèi)存模塊的第二部分。
2.如權利要求1所述的核心邏輯芯片，其特征在于，該系統(tǒng)內(nèi)存模塊的第二部分包括一畫面緩沖器。
3.如權利要求1所述的核心邏輯芯片，其特征在于，該系統(tǒng)內(nèi)存模塊為一動態(tài)隨機存取內(nèi)存模塊。
4.如權利要求1所述的核心邏輯芯片，其特征在于，該第一數(shù)據(jù)傳輸信道與該第二數(shù)據(jù)傳輸信道分別為獨立運作的兩數(shù)據(jù)總線。
5.一種核心邏輯芯片，應用于一個人計算機系統(tǒng)中，該個人計算機系統(tǒng)中包括有一系統(tǒng)內(nèi)存模塊與一顯示器，其特征在于，該核心邏輯芯片上包括有下列電路一繪圖加速器，信號連接于該顯示器，其進行影像數(shù)據(jù)的處理后輸出至該顯示器；一原始內(nèi)存控制電路，信號連接于該繪圖加速器，其響應該繪圖加速器的控制而發(fā)出一第一讀寫信號；一第一數(shù)據(jù)傳輸信道，信號連接于該原始內(nèi)存控制電路與該系統(tǒng)內(nèi)存模塊之間，其將該第一讀寫信號傳輸至該系統(tǒng)內(nèi)存模塊；一備用內(nèi)存控制電路，電連接于該繪圖加速器，其響應該繪圖加速器的控制而發(fā)出一第二讀寫信號；以及一第二數(shù)據(jù)傳輸信道，信號連接于該備用內(nèi)存控制電路與該系統(tǒng)內(nèi)存模塊之間，其將該第二讀寫信號傳輸至該系統(tǒng)內(nèi)存模塊，而該第一讀寫信號與該第二讀寫信號組合成一總讀寫信號。
6.如權利要求5所述的核心邏輯芯片，其特征在于，該系統(tǒng)內(nèi)存模塊中包括一畫面緩沖器。
7.如權利要求5所述的核心邏輯芯片，其特征在于，該系統(tǒng)內(nèi)存模塊為一動態(tài)隨機存取內(nèi)存模塊。
8.如權利要求5所述的核心邏輯芯片，其特征在于，該第一數(shù)據(jù)傳輸信道與該第二數(shù)據(jù)傳輸信道組合成共同運作的一總數(shù)據(jù)總線。
全文摘要
本發(fā)明涉及一種核心邏輯芯片，應用于一個人計算機系統(tǒng)中，該個人計算機系統(tǒng)中包括有一系統(tǒng)內(nèi)存模塊與一顯示器，而該核心邏輯芯片上包括有下列電路構造一原始內(nèi)存控制電路，其發(fā)出一第一讀寫信號；一第一數(shù)據(jù)傳輸信道，信號連接于該原始內(nèi)存控制電路與該系統(tǒng)內(nèi)存模塊的第一部分之間，其將該第一讀寫信號傳輸至該系統(tǒng)內(nèi)存模塊的第一部分；一繪圖加速器，信號連接于該顯示器，其進行影像數(shù)據(jù)的處理后輸出至該顯示器；一備用內(nèi)存控制電路，信號連接于該繪圖加速器，其響應該繪圖加速器的控制而發(fā)出一第二讀寫信號；以及一第二數(shù)據(jù)傳輸信道，信號連接于該備用內(nèi)存控制電路與該系統(tǒng)內(nèi)存模塊的第二部分之間，其將該第二讀寫信號傳輸至該系統(tǒng)內(nèi)存模塊的第二部分。
文檔編號G06F15/76GK1410907SQ0214582
公開日2003年4月16日 申請日期2002年10月14日 優(yōu)先權日2002年10月14日
發(fā)明者劉智源, 林吉星, 林美齡, 余嘉興 申請人:威盛電子股份有限公司