專利名稱：模擬電路及處理器的集成裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種模擬電路及處理器的集成裝置。
背景技術(shù)：
線上電路模擬器(In Circuit Emulator)(ICE)可用來模擬各種處理器的指令及動(dòng)作，在數(shù)字電路系統(tǒng)開發(fā)的過程中，舉足輕重。數(shù)字電路系統(tǒng)開發(fā)常需要不間斷地驗(yàn)證，在驗(yàn)證時(shí)利用線上電路模擬器可以一步一步或設(shè)定斷點(diǎn)來觀測系統(tǒng)的狀態(tài)，若發(fā)現(xiàn)有誤，可以很快地進(jìn)行除錯(cuò)(Debug)的動(dòng)作，使數(shù)字電路系統(tǒng)的開發(fā)更為順利。
圖1為現(xiàn)有的線上電路模擬器系統(tǒng)。線上電路模擬器12的一端通?？山拥接?jì)算機(jī)13上，加上計(jì)算機(jī)13相關(guān)的軟件14即可觀測模擬結(jié)果或下達(dá)命令，另一端則接到一個(gè)待驗(yàn)證系統(tǒng)11上。線上電路模擬器12大致包括有主單元(mainunit)121、排線(cable)122、追蹤探針(trace probes)123及遠(yuǎn)程控制(remotecontrol)124。線上電路模擬器則可模擬成各種中央處理器，例如8051/52、8031/32、8751/52等。待驗(yàn)證系統(tǒng)是根據(jù)某一種中央處理器而設(shè)計(jì)，所以在驗(yàn)證待驗(yàn)證系統(tǒng)時(shí)可以將線上電路模擬器模擬為對應(yīng)的中央處理器來對所述待驗(yàn)證系統(tǒng)進(jìn)行控制，在模擬的過程中，系統(tǒng)的各種狀態(tài)可從線上電路模擬器上取得，例如內(nèi)存(memory)、緩存器(register)或標(biāo)志(flag)的內(nèi)容等。因此，當(dāng)待驗(yàn)證系統(tǒng)出現(xiàn)問題時(shí)，可以馬上被觀測到，進(jìn)而除錯(cuò)。當(dāng)線上電路模擬器模擬無誤時(shí)，則可確保系統(tǒng)在接上中央處理器運(yùn)作時(shí)的正確性。
現(xiàn)有的線上電路模擬器系統(tǒng)有下列缺點(diǎn)一、只用在研發(fā)階段，而對于一個(gè)數(shù)字電路系統(tǒng)生產(chǎn)后，搭配上中央處理器時(shí)，若萬一有問題，系統(tǒng)無法正常運(yùn)作，不易界定是中央處理器的問題，或者是系統(tǒng)本身的問題。
二、各種中央處理器的模擬必須配合不同的線上電路模擬器標(biāo)靶(Target)，對線上電路模擬器的操作或使用而言造成相當(dāng)大的不便利。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種模擬電路及處理器的集成裝置和集成方法，以簡化后續(xù)系統(tǒng)模擬的動(dòng)作，同時(shí)在電路系統(tǒng)的生產(chǎn)過程中，可在發(fā)現(xiàn)問題時(shí)，隨時(shí)對系統(tǒng)進(jìn)行線上驗(yàn)證，使問題更容易被解決。
為實(shí)現(xiàn)上述目的，根據(jù)本發(fā)明一方面的模擬電路及處理器的集成裝置，包括一電路本體；一處理單元，內(nèi)建于所述電路本體；以及一模擬電路，內(nèi)建于所述電路本體中，且電連接至所述處理單元，借以相應(yīng)一命令模擬所述處理單元的運(yùn)作，并產(chǎn)生所述處理單元的一模擬功能，以驗(yàn)證一電連接至所述處理單元的一電路系統(tǒng)的正確性，并于驗(yàn)證無誤時(shí)，改由所述處理單元直接控制所述電路系統(tǒng)。
如所述的模擬電路及處理器的集成裝置，其中所述電路本體為一應(yīng)用集成電路(ASIC)。
如所述的模擬電路及處理器的集成裝置，其中所述處理單元為一中央處理器(CPU)。
如所述的模擬電路及處理器的集成裝置，其中所述模擬電路為一線上電路模擬標(biāo)靶(ICE Target)。
如所述的模擬電路及處理器的集成裝置，其中所述線上電路模擬標(biāo)靶包括一多任務(wù)器，借以切換一系統(tǒng)數(shù)據(jù)總線及一模擬數(shù)據(jù)總線；一線上電路模擬標(biāo)靶主電路，借以產(chǎn)生所述模擬數(shù)據(jù)總線，并連接至一系統(tǒng)信號總線及所述系統(tǒng)數(shù)據(jù)總線，模擬及檢測所述處理單元以驗(yàn)證所述電路系統(tǒng)的運(yùn)作；以及一串行對并列(Serial to Parallel)命令譯碼器，借以將所述線上電路模擬標(biāo)靶主電路的一模擬結(jié)果串行傳出，以及自外串行接收所述命令，對所述命令加以譯碼，再以并列的方式將所述命令傳至所述線上電路模擬標(biāo)靶主電路。
如所述的模擬電路及處理器的集成裝置，其中所述模擬電路及處理器的集成裝置連接至一線上電路模擬通用控制器(ICE Universal Controller)。
如所述的模擬電路及處理器的集成裝置，其中所述線上電路模擬通用控制器包括一并列對串行命令譯碼器、一控制器主電路、一計(jì)算機(jī)界面及一追蹤緩沖區(qū)(Trace Buffer)。
為實(shí)現(xiàn)上述目的，根據(jù)本發(fā)明另一方面的模擬電路及處理器的集成方法，其特點(diǎn)是，包括下列步驟設(shè)計(jì)一模擬電路于一電路本體內(nèi)，所述電路本體有具一處理單元，而所述模擬電路通過模擬所述處理單元的運(yùn)作以驗(yàn)證連接至所述處理單元的一電路系統(tǒng)的正確性；以及于模擬所述處理單元時(shí)，以一串行方式使所述模擬電路與一線上電路模擬通用控制器(ICE Universal Controller)進(jìn)行通訊。
如所述的模擬電路及處理器的集成方法，其中所述電路本體為一應(yīng)用集成電路(ASIC)。
如所述的模擬電路及處理器的集成方法，其中所述處理單元為一中央處理器(CPU)。
如所述的模擬電路及處理器的集成方法，其中所述模擬電路為一線上電路模擬標(biāo)靶(ICE Target)。
如所述的模擬電路及處理器的集成方法，其中所述線上電路模擬標(biāo)靶包括一多任務(wù)器，借以切換一系統(tǒng)數(shù)據(jù)總線及一模擬數(shù)據(jù)總線；一線上電路模擬標(biāo)靶主電路，借以產(chǎn)生所述模擬數(shù)據(jù)總線，并連接至一系統(tǒng)信號總線及所述系統(tǒng)數(shù)據(jù)總線，模擬及檢測所述處理單元以驗(yàn)證所述電路系統(tǒng)的運(yùn)作；以及一串行對并列(Serial to Parallel)命令譯碼器，借以將所述線上電路模擬標(biāo)靶主電路的一模擬結(jié)果以所述串行方式傳出，以及自外接收所述命令，對所述命令加以譯碼，再以所述并列方式將所述命令傳至所述線上電路模擬標(biāo)靶主電路。
如所述的模擬電路及處理器的集成方法，其中所述線上電路模擬通用控制器包括一并列對串行命令譯碼器、一控制器主電路、一計(jì)算機(jī)界面及一追蹤緩沖區(qū)(Trace Buffer)。
為實(shí)現(xiàn)上述目的，根據(jù)本發(fā)明又一方面的模擬電路及處理器的集成系統(tǒng)，包括一模擬電路及處理器的集成裝置，具有一處理單元及一模擬電路；一線上電路模擬通用控制器(ICE Universal Controller)，借以與所述模擬電路及處理器的集成裝置的所述模擬電路進(jìn)行通訊，以傳達(dá)一命令至所述模擬電路及處理器的集成裝置，并取得所述模擬電路及處理器的集成裝置的所述模擬電路的一模擬結(jié)果；以及一計(jì)算機(jī)，電連接至所述線上電路模擬通用控制器，借以觀測所述模擬結(jié)果及下達(dá)所述命令。
如所述的模擬電路及處理器的集成系統(tǒng)，其中所述模擬電路及處理器的集成裝置設(shè)置在一電路本體內(nèi)。
如所述的模擬電路及處理器的集成系統(tǒng)，其中所述電路本體為一應(yīng)用集成電路(ASIC)。
如所述的模擬電路及處理器的集成系統(tǒng)，其中所述處理單元為一中央處理器(CPU)。
如所述的模擬電路及處理器的集成系統(tǒng)，其中所述模擬電路為一線上電路模擬標(biāo)靶(ICE Target)。
如所述的模擬電路及處理器的集成系統(tǒng)，其中所述線上電路模擬通用控制器包括一并列對串行命令譯碼器、一控制器主電路、一計(jì)算機(jī)界面及一追蹤緩沖區(qū)(Trace Buffer)。
本發(fā)明的優(yōu)點(diǎn)是借助內(nèi)建的線上電路模擬標(biāo)靶，可以使中央處理器模擬更為方便，同時(shí)更有利數(shù)字電路系統(tǒng)的開發(fā)，而內(nèi)建的線上電路模擬器最少只需要二個(gè)預(yù)留接腳，即可執(zhí)行一般線上電路模擬器的全部功能，對于追蹤的功能，也可視需要而加設(shè)若干接腳來實(shí)現(xiàn)。在線上電路模擬通用控制器方面，由于不需隨中央處理器不同而變，所以在操作上也會變得相當(dāng)方便。
為更清楚了解本發(fā)明的目的、特點(diǎn)和優(yōu)點(diǎn)，下面將結(jié)合附圖對本發(fā)明的較佳實(shí)施例進(jìn)行詳細(xì)說明。


圖1是現(xiàn)有線上電路模擬器系統(tǒng)配置圖；圖2是本發(fā)明一較佳實(shí)施例的線上電路模擬器集成系統(tǒng)配置圖；圖3是本發(fā)明一較佳實(shí)施例的線上電路模擬器具體結(jié)構(gòu)方塊圖。
具體實(shí)施例方式
圖2為本發(fā)明一較佳實(shí)施例的系統(tǒng)配置圖。本發(fā)明的模擬電路及處理器的集成裝置，主要是將線上電路模擬標(biāo)靶(ICE Target)22及中央處理器(CPU)21內(nèi)建在應(yīng)用集成電路(ASIC)20內(nèi)。這樣即可在驗(yàn)證系統(tǒng)時(shí)，將電路切換至線上電路模擬標(biāo)靶，而于系統(tǒng)正常運(yùn)作時(shí)切換至中央處理器，改由中央處理器來控制整個(gè)電路系統(tǒng)(可能內(nèi)建于ASIC，也可能設(shè)于ASIC之外)。由于半導(dǎo)體制程技術(shù)不斷的提升，所以在中央處理器設(shè)計(jì)時(shí)將線上電路模擬標(biāo)靶加進(jìn)去，對中央處理器的成本影響不大，但是對整個(gè)中央處理器后段的驗(yàn)證及維護(hù)則有相當(dāng)大的好處。
在開發(fā)系統(tǒng)的階段，這類具有線上電路模擬標(biāo)靶的中央處理器可以直接連接至線上電路模擬通用控制器23，對開發(fā)系統(tǒng)者而言，可以不用為了不同的中央處理器而再去安裝(Setup)對應(yīng)的線上電路模擬標(biāo)靶，因此可以簡化操作的程序。開發(fā)系統(tǒng)者只需操作計(jì)算機(jī)24上的軟件，直接通過各種傳輸界面25(例如RS232，并列接口或USB)下達(dá)命令或者觀測模擬結(jié)果。在系統(tǒng)開發(fā)完成后，會進(jìn)入量產(chǎn)的階段，可能會出現(xiàn)各種問題，例如半導(dǎo)體制程出現(xiàn)瑕庇。此時(shí)可以借助內(nèi)建線上電路模擬標(biāo)靶直接在量產(chǎn)的過程中對系統(tǒng)進(jìn)行線上模擬，以確定問題的歸屬，并提早解決問題。這將使得系統(tǒng)的生產(chǎn)更為順利。而系統(tǒng)出貨后，日后有問題，也可直接利用內(nèi)建的線上電路模擬標(biāo)靶取得系統(tǒng)運(yùn)作的各種狀態(tài)，來對系統(tǒng)進(jìn)行除錯(cuò)(Debug)。
這種內(nèi)建線上電路模擬標(biāo)靶的中央處理器可相應(yīng)不同的中央處理器而配合不同的線上電路模擬標(biāo)靶，由于線上電路模擬標(biāo)靶的門數(shù)量(Gate Count)只占少數(shù)，所以中央處理器的成本只有少量增加，但對日后系統(tǒng)驗(yàn)證除錯(cuò)卻帶來相當(dāng)大的便利。當(dāng)然，線上電路模擬通用控制器23是固定式的，不隨中央處理器而變，也因此，在系列線上電路模擬器設(shè)計(jì)上，可縮短時(shí)程，節(jié)省成本，操作也可更為方便。
內(nèi)建的線上電路模擬標(biāo)靶預(yù)留接腳(pin)26可以有多種選擇，視功能而定，除了追蹤緩沖區(qū)下載(Trace buffer Download)的功能外，二個(gè)預(yù)留接腳(pins)26即可執(zhí)行線上電路模擬器的全部功能，若欲執(zhí)行追蹤緩沖區(qū)下載則需加上額外接腳27，而這額外接腳的個(gè)數(shù)可以為4、8、16、32等，加上寫的信號(writesignal)則分別為5、9、17、33腳個(gè)數(shù)。這些多出來的接腳則可以用來接收追蹤的數(shù)據(jù)(Trace Data)。
圖3為本發(fā)明較佳實(shí)施例的線上電路模擬器具體結(jié)構(gòu)的方塊圖。其中線上電路模擬標(biāo)靶(ICE Target)22至少包括線上電路模擬標(biāo)靶主電路(ICECircuit)222、多任務(wù)器221及串行對并列(Serial to Parallel)命令譯碼器223，其功能分述如下(1)線上電路模擬標(biāo)靶主電路(ICE Circuit)222具有一般線上電路模擬器的功能，只是沒有追蹤緩沖區(qū)(Trace buffer)而已。它可以執(zhí)行線上電路模擬器的功能，這些功能至少有中斷(Break)、停止(Halt)、執(zhí)行(Go)、單步執(zhí)行(Single Step)、緩存器讀寫(Register Read/Write)、內(nèi)存讀寫(MemoryRead/Write)及上下傳程序(Up/Down load program)等功能。若執(zhí)行追蹤(Trace)的功能，則需配合線上電路模擬通用控制器23內(nèi)的追蹤緩沖區(qū)234(Trace buffer)才可。
(2)多任務(wù)器(MUX，Multiplexer)221是中央處理器(CPU)需配合修改的功能。中央處理器的雙向輸入/輸出(In/Out)數(shù)據(jù)總線(Data Bus)212需要將輸入數(shù)據(jù)流排改由多任務(wù)器提供，而原先外部輸入數(shù)據(jù)總線則進(jìn)入多任務(wù)器的一端，另一端由線上電路模擬標(biāo)靶主電路222的數(shù)據(jù)總線送出。這兩個(gè)總線的選擇由線上電路模擬標(biāo)靶主電路222提供。中央處理器21的輸出數(shù)據(jù)總線則不變，直接由中央處理器送到外部。中央處理器的其它控制信號211則視情況而定。有些信號在不同的需求，例如加載/下載(Upload/Download)時(shí)，則需要修改。有些信號則完全不需要修改，但所有的中央處理器信號(通到外部的接腳)都需要進(jìn)入線上電路模擬標(biāo)靶22。
(3)串行對并列(Serial to Parallel)命令譯碼器223具有將串行命令轉(zhuǎn)換到并列命令的功能，并加以譯碼及執(zhí)行此一命令，也可依命令的需求，送回?cái)?shù)據(jù)(由并列轉(zhuǎn)為串行)給線上電路模擬通用控制器23。
另外，線上電路模擬通用控制器23則至少包括了并列對串行命令譯碼器231、控制器主電路232、計(jì)算機(jī)界面233及追蹤緩沖區(qū)(Trace Buffer)234，其功能分述如下(1)計(jì)算機(jī)界面233可具有任何一種或多種計(jì)算機(jī)界面。計(jì)算機(jī)界面包括(但不限于)RS232、并列接口、USB、特定傳輸界面等，并可將計(jì)算機(jī)的數(shù)據(jù)送入控制器主電路232或從控制器主電路232將數(shù)據(jù)送回計(jì)算機(jī)。
(2)控制器主電路232具有執(zhí)行計(jì)算機(jī)送來的命令、線上電路模擬標(biāo)靶的資料所述如何送回計(jì)算機(jī)、線上電路模擬標(biāo)靶的狀況所述如何回報(bào)給計(jì)算機(jī)、追蹤緩沖區(qū)的數(shù)據(jù)所述如何傳送等的功能。
(3)并列對串行命令譯碼器231將控制器主電路232所需的動(dòng)作或命令轉(zhuǎn)換為串行的形式送給線上電路模擬標(biāo)靶或?qū)⒕€上電路模擬標(biāo)靶的串行數(shù)據(jù)轉(zhuǎn)換成并列數(shù)據(jù)送給控制器主電路232。
(4)追蹤緩沖區(qū)234(Trace Buffer)將線上電路模擬標(biāo)靶送來的追蹤數(shù)據(jù)儲存在此緩沖區(qū)內(nèi)，并依計(jì)算機(jī)的需求(request)，將追蹤數(shù)據(jù)經(jīng)過控制器主電路232及計(jì)算機(jī)界面233送回給計(jì)算機(jī)。
本發(fā)明的進(jìn)步性在于，借助內(nèi)建的線上電路模擬標(biāo)靶，可以使中央處理器模擬更為方便，同時(shí)更有利數(shù)字電路系統(tǒng)的開發(fā)，而內(nèi)建的線上電路模擬器最少只需要二個(gè)預(yù)留接腳，即可執(zhí)行一般線上電路模擬器的全部功能，對于追蹤的功能，也可視需要而加設(shè)若干接腳來達(dá)成。在線上電路模擬通用控制器方面，由于不需隨中央處理器不同而變，所以在操作上也會變得相當(dāng)方便。
權(quán)利要求
1.一種模擬電路及處理器的集成裝置，包括一電路本體；一處理單元，內(nèi)建于所述電路本體中；以及一模擬電路，內(nèi)建于所述電路本體中，且電連接至所述處理單元，借以相應(yīng)一命令模擬所述處理單元的運(yùn)作，并產(chǎn)生所述處理單元的一模擬功能，以驗(yàn)證一電連接至所述處理單元的一電路系統(tǒng)的正確性，并于驗(yàn)證無誤時(shí)，改由所述處理單元直接控制所述電路系統(tǒng)。
2.如權(quán)利要求1所述的模擬電路及處理器的集成裝置，其特征在于，所述電路本體為一應(yīng)用集成電路，所述處理單元為一中央處理器，而所述模擬電路為一線上電路模擬標(biāo)靶。
3.如權(quán)利要求2所述的模擬電路及處理器的集成裝置，其特征在于，所述線上電路模擬標(biāo)靶包括一多任務(wù)器，借以切換一系統(tǒng)數(shù)據(jù)總線及一模擬數(shù)據(jù)總線；一線上電路模擬標(biāo)靶主電路，借以產(chǎn)生所述模擬數(shù)據(jù)總線，并連接至一系統(tǒng)信號總線及所述系統(tǒng)數(shù)據(jù)總線，模擬及檢測所述處理單元以驗(yàn)證所述電路系統(tǒng)的運(yùn)作；以及一串行對并列命令譯碼器，借以將所述線上電路模擬標(biāo)靶主電路的一模擬結(jié)果串行傳出，以及自外串行接收所述命令，對所述命令加以譯碼，再以并列的方式將所述命令傳至所述線上電路模擬標(biāo)靶主電路。
4.如權(quán)利要求3所述的模擬電路及處理器的集成裝置，其特征在于，所述模擬電路及處理器的集成裝置連接至一線上電路模擬通用控制器，而所述線上電路模擬通用控制器包括一并列對串行命令譯碼器、一控制器主電路、一計(jì)算機(jī)界面及一追蹤緩沖區(qū)。
5.一種模擬電路及處理器的集成方法，其特征在于，包括下列步驟設(shè)計(jì)一模擬電路于一電路本體內(nèi)，所述電路本體具有一處理單元，而所述模擬電路系借助模擬所述處理單元的運(yùn)作，以驗(yàn)證連接至所述處理單元的一電路系統(tǒng)的正確性；以及于模擬所述處理單元時(shí)，以一串行方式使所述模擬電路與一線上電路模擬通用控制器進(jìn)行通訊。
6.如權(quán)利要求5所述的模擬電路及處理器的集成方法，其特征在于，所述電路本體為一應(yīng)用集成電路，所述處理單元為一中央處理器，所述模擬電路為一線上電路模擬標(biāo)靶。
7.如權(quán)利要求6所述的模擬電路及處理器的集成方法，其特征在于，所述線上電路模擬標(biāo)靶包括一多任務(wù)器，借以切換一系統(tǒng)數(shù)據(jù)總線及一模擬數(shù)據(jù)總線；一線上電路模擬標(biāo)靶主電路，借以產(chǎn)生所述模擬數(shù)據(jù)總線，并連接至一系統(tǒng)信號總線及所述系統(tǒng)數(shù)據(jù)總線，模擬及檢測所述處理單元以驗(yàn)證所述電路系統(tǒng)的運(yùn)作；以及一串行對并列命令譯碼器，借以將所述線上電路模擬標(biāo)靶主電路的一模擬結(jié)果串行方式傳出，以及自外接收所述命令，對所述命令加以譯碼，再以所述并列方式將所述命令傳至所述線上電路模擬標(biāo)靶主電路。
8.如權(quán)利要求7所述的模擬電路及處理器的集成方法，其特征在于，所述線上電路模擬通用控制器包括一并列對串行命令譯碼器、一控制器主電路、一計(jì)算機(jī)界面及一追蹤緩沖區(qū)。
9.一種模擬電路及處理器的集成系統(tǒng)，包括一模擬電路及處理器的集成裝置，具有一處理單元及一模擬電路；一線上電路模擬通用控制器，借以與所述模擬電路及處理器的集成裝置的所述模擬電路進(jìn)行通訊，以傳達(dá)一命令至所述模擬電路及處理器的集成裝置，并取得所述模擬電路及處理器的集成裝置的所述模擬電路的一模擬結(jié)果；以及一計(jì)算機(jī)，電連接至所述線上電路模擬通用控制器，借以觀測所述模擬結(jié)果及下達(dá)所述命令。
10.如權(quán)利要求9所述的模擬電路及處理器的集成系統(tǒng)，其特征在于，所述模擬電路及處理器的集成裝置設(shè)置在一電路本體內(nèi)，所述電路本體為一應(yīng)用集成電路，所述處理單元為一中央處理器，所述模擬電路為一線上電路模擬標(biāo)靶。
11.如權(quán)利要求10所述的模擬電路及處理器的集成系統(tǒng)，其特征在于，所述線上電路模擬通用控制器包括一并列對串行命令譯碼器、一控制器主電路、一計(jì)算機(jī)界面及一追蹤緩沖區(qū)。
全文摘要
本發(fā)明為一種模擬電路及處理器的集成裝置，它設(shè)于一電路本體內(nèi)，包括一處理單元及一模擬電路，借以相應(yīng)一命令模擬所述處理單元的運(yùn)作，并產(chǎn)生所述處理單元的一模擬功能，以驗(yàn)證一電連接至所述處理單元的一電路系統(tǒng)的正確性，并于驗(yàn)證無誤時(shí)，改由所述處理單元直接控制所述電路系統(tǒng)。本裝置還可通過一集成方法，利用一串行方式對所述模擬電路進(jìn)行通訊，而在利用上更可擴(kuò)展為一集成系統(tǒng)，借助計(jì)算機(jī)來下達(dá)命令及接收模擬結(jié)果。
文檔編號G06F13/38GK1397892SQ01123058
公開日2003年2月19日 申請日期2001年7月18日 優(yōu)先權(quán)日2001年7月18日
發(fā)明者姚忠一 申請人:博旺電子股份有限公司