專利名稱：用于在集成電路的供電電流中產(chǎn)生電流脈沖的電路裝置的制作方法
集成電路、尤其是那些在諸如芯片卡等便攜數(shù)據(jù)載體中使用的集成電路提供了許多干擾操作誘惑和/或分析誘惑，因為它們越來越多地在諸如入口控制等安全性緊要的領域內(nèi)被用作可再充值的貨幣卡，或被用來產(chǎn)生電子簽名等。
對所述應用的安全性起決定作用的要素大多是一些特殊配置的電路部分，或是一些存放在非易失存儲器內(nèi)的保密信息。為了避免偵察這些細節(jié)，過去已經(jīng)建議在集成電路的較深層來實現(xiàn)這些電路部分，以便用上方的結構將其掩蓋。另一些建議是基于所述集成電路的一種附加的、優(yōu)選為導電的覆蓋層，它被引入到電源中，且可以檢測其存在和完好性，以便相應地影響所述集成電路內(nèi)的處理過程。此外，也已經(jīng)建議對單個半導體芯片上的電路元件之間的數(shù)據(jù)交換進行加密。
但是，所有這些保護措施都沒有充分地著手于近來已知的一些分析方法，這些分析方法只局限于在某些用途中觀察和統(tǒng)計分析從外部所測試的供電電流特征，因此不會改變所述的半導體芯片。該方法曾在英文名稱“單獨功率分析和差分功率分析”中公開過，譬如在因特網(wǎng)頁http//www.cryptography.com中就公開過該方法的簡要說明。
就此已經(jīng)表明，在集成電路內(nèi)的相同過程中-譬如在微處理器內(nèi)執(zhí)行相同的指令時-可以在供電電壓輸入端子上測出相同的電流特征。通過統(tǒng)計地分析這種電流特征，甚至可以求出為加密而需要的保密數(shù)字的各個比特。
本發(fā)明的任務在于針對這種分析提供一種保護。
該任務由具有權利要求1的特征部分的電路裝置來實現(xiàn)。優(yōu)選擴展方案由從屬權利要求給出。
根據(jù)本發(fā)明，通過在供電電流中產(chǎn)生一種尤其與所述集成電路的內(nèi)部時鐘信號邊沿同步的附加脈沖，可以加大對數(shù)字集成電路、尤其是對數(shù)字集成CMOS電路進行差分功率分析的難度。在此，所述脈沖的形狀、幅度以及時間過程類似于譬如由處理器的其它電路部分或其它數(shù)字邏輯等在供電電流中所產(chǎn)生的脈沖，所述的脈沖在數(shù)字電路中通常是一種經(jīng)過電阻對電容進行充電的充電曲線。
盡管所需為較高的脈沖幅值，但本發(fā)明的電路裝置也可以利用較小的電容來實現(xiàn)，使得在芯片上只需要較小的面積。另外，還可以彼此充分獨立地調(diào)節(jié)所述電流脈沖的幅值、充電時間常數(shù)和時延等等。
本發(fā)明的電路裝置可以應用于任意的集成電路，所述電路裝置利用串聯(lián)在供電電壓端子之間的互補的開關元件構成，其控制輸入端彼此相連，使得總是可以導通該兩個開關元件中的一個。因此，即使在下文借助COMS電路來闡述本發(fā)明的基本特征，但不會對該技術構成任何限制。此外，可以通過轉(zhuǎn)換單元或轉(zhuǎn)換級的輸入端上的任意控制信號的切換邊沿來觸發(fā)所述的電流尖峰。對此，在下文作為實施例使用的時鐘信號也并不意味著只局限于某一種控制信號。
根據(jù)本發(fā)明電路裝置的一種實施方案，在CMOS倒相級的兩個晶體管之一的門極處使用了一個延遲元件。由此，當所述CMOS倒相級的輸入端進行信號切換時，可以立即導通一個晶體管，而另一晶體管被延遲關斷。在該兩個切換點之間，有一個橫向電流流經(jīng)所述的CMOS倒相器，其幅值基本上由晶體管的規(guī)格決定，而其時間常數(shù)基本上由其中一個晶體管門極處的延遲元件來決定。
本發(fā)明的電路裝置可以只利用一個轉(zhuǎn)換單元來構成，其中在一個開關元件的門極處布置一個延遲元件，但也可以利用兩個串聯(lián)的、表現(xiàn)為前級和末級的轉(zhuǎn)換單元來構成一個電路裝置，而且只在所述末級的一個開關元件的控制端處布置延遲元件。
這種轉(zhuǎn)換單元或轉(zhuǎn)換級總是可以利用前聯(lián)的電路裝置通過接通或關斷一個尤其為時鐘信號的控制信號來激活或去活。另外，還可以通過倒置所述的控制信號或時鐘信號、或者通過交換所述開關元件的被延遲控制的控制端來確定是在所述控制信號的正邊沿還是在其負邊沿處產(chǎn)生所述的電流脈沖。
也可以使用尤其具有不同幅值的多個轉(zhuǎn)換單元或轉(zhuǎn)換級，以便象在D/A轉(zhuǎn)換原理中那樣根據(jù)被激活的轉(zhuǎn)換單元或轉(zhuǎn)換級的數(shù)目來實現(xiàn)一個確定的幅值。
通過控制電路中的那個控制轉(zhuǎn)換裝置的控制信號來選擇所述的開關單元或開關級，且在一種實施方案中所述的控制電路具有一個構造為隨機數(shù)發(fā)生器的信號發(fā)生器，這樣，所產(chǎn)生的電流脈沖的幅值和其在上升或下降的控制信號邊沿-尤其是時鐘信號邊沿-處的產(chǎn)生時間點都可以隨機地變化。在另一實施方案中，所述的信號發(fā)生器也可以產(chǎn)生確定性的信號。該選擇取決于所需的目的。
下面參考附圖并借助實施例來詳細講述本發(fā)明。在此

圖1示出了本發(fā)明電路裝置的第一實施方案，它具有一個由前級和末級構成的轉(zhuǎn)換級，圖2示出了本發(fā)明電路裝置的第二實施方案，圖3示出了本發(fā)明電路裝置的第三實施方案，它具有一種用于選擇控制信號的切換邊沿的控制電路，圖4示出了說明圖3所示的電路的信號圖，圖5示出了用于產(chǎn)生不同脈沖幅值的多級電路裝置，圖6舉例示出了用于施加給圖5所示電路的輸入端的信號圖，以及圖7以圖5所示電路的測試電阻上的電壓降形式示出了從圖6所示的信號圖中產(chǎn)生的電流特征。
在圖1中示出了一種利用PMOS晶體管構成的第一開關元件SE1，它與一個用NMOS晶體管構成的第二開關元件SE2相串聯(lián)，并布置在集成電路的供電電壓VDD和接地端之間。所述開關元件SE1、SE2或MOS晶體管的控制或門極端被相互連接在一起，并構成了由開關元件SE1、SE2組成的電路單元SH的輸入端。在該輸入端和所述NMOS晶體管的門極端之間布置了一個延遲元件VG。該延遲元件VG在所示的實施例中是用RC元件來構成的，其中，作為實施例，規(guī)定所述電阻的值為20kΩ，所述電容的值為700fF。
在圖1的實施例中，上述轉(zhuǎn)換單元SH構成了轉(zhuǎn)換級STS的末級ES。該末級ES上前聯(lián)了一個前級VS，該前級同樣也是作為一種具有互補開關元件SE3、SE4的轉(zhuǎn)換單元SH來構造的，它在所示的實施例中為CMOS倒相器的形式。從控制電路SST向該轉(zhuǎn)換級STS輸入一個尤其可以是時鐘信號的第一控制信號T1。給所述的控制電路SST施加一個時鐘信號和一個激活信號Ctrl。
在本發(fā)明的轉(zhuǎn)換級STS中，當?shù)谝豢刂菩盘朤1為上升沿時，將通過前級CMOS倒相器VS向末級CMOS倒相器ES的輸入端接通一個下降沿，由此使PMOS晶體管SE1導通，而所述的NMOS晶體管SE2在通過延遲元件VG進行延遲之后被關斷。因此有一個電流脈沖從供電電壓VDD經(jīng)所述的晶體管而流向地電位，其幅值由晶體管溝道的寬/長比來確定，而其時延則由所述延遲元件VG的延遲時間來確定。利用晶體管溝道的寬/長比的不對稱程度可以調(diào)整所述的脈沖時延。在本發(fā)明的電路裝置中可以彼此充分獨立地調(diào)節(jié)各個脈沖參數(shù)。
在圖2中示出了本發(fā)明電路裝置的另一實施方案，它同圖1的電路裝置的區(qū)別只在于，延遲元件VG不是布置在末級轉(zhuǎn)換單元ES的輸入端和NMOS晶體管開關元件SE2的門極端之間，而是布置在末級轉(zhuǎn)換單元ES的輸入端和PMOS晶體管開關元件SE1的門極端之間。這樣，當由前級VS和末級ES構成的轉(zhuǎn)換級STS的輸入端上的第一控制信號T1為下降沿時，便產(chǎn)生所述的電流脈沖。
在圖1和2所示的實施方案中，延遲元件VG是用RC元件構成的，其中圖1中的電容被接地，而圖2中的電容被接到供電電壓VDD上。同樣，在圖1中也可以把電容接到供電電壓VDD上，而在圖2中接地。為替代使用RC元件，也可以利用具有合適延遲時間的邏輯門或利用邏輯門與電容的組合來構成所述的延遲元件VG。
由于借助本發(fā)明電路裝置所產(chǎn)生的電流脈沖可以掩蓋集成電路的實際電流特征，以便加大利用差分功率分析方法進行分析的難度，所以如下做法是值得追求的，即在產(chǎn)生所述的電流脈沖時，在所述第一控制信號T1的上升沿時隨機地波動一次，以及在其下降沿時隨機地波動一次。在圖3中示出了一種可以被用來在控制信號的上升沿和/或下降沿時產(chǎn)生電流脈沖的電路裝置實施例。
在圖3中規(guī)定，這種電路裝置既可以利用轉(zhuǎn)換單元SH來構成，也可以利用轉(zhuǎn)換級STS來構成。但這只是在原理上適合的，因為在控制信號的另一邊沿處，轉(zhuǎn)換級STS會因附加的倒相器而作為轉(zhuǎn)換單元SH產(chǎn)生一個脈沖。下文針對圖3的說明是涉及轉(zhuǎn)換級STS。
在此處的實施方案中設置了兩個相同的轉(zhuǎn)換級STS，它們分別可以通過轉(zhuǎn)換裝置SV1或SV2、并利用第一控制信號T1或利用與該第一控制信號T1互補的第二控制信號T2來進行控制，在所示的實施例中利用“與”門來構成所述的轉(zhuǎn)換裝置。通過第一選擇信號R或第二選擇信號F來實現(xiàn)選擇，其中，可以利用所述的第一選擇信號在第一控制信號T1的上升沿時產(chǎn)生一個電流脈沖，而且可以利用所述的第二選擇信號在所述第一控制信號T1的下降沿時、或在與其互補的第二控制信號T2的上升沿時產(chǎn)生一個電流脈沖。
所有的控制信號T1、T2、R、F都由控制電路SST產(chǎn)生，而該控制電路則由一個內(nèi)部時鐘信號“內(nèi)部時鐘”和一個激活信號Ctrl來控制。轉(zhuǎn)換級STS按照圖1被構造用于在圖3中所選的例子。現(xiàn)在借助圖4所示的信號圖來講述圖3所示電路的功能。
在一種實現(xiàn)于半導體芯片之上的集成電路中，由時鐘信號負責各個過程的同步。大多是在所述時鐘信號的上升沿或下降沿時產(chǎn)生轉(zhuǎn)換過程。這種內(nèi)部時鐘信號“內(nèi)部時鐘”在圖4中表示為基準信號，它也被輸入到圖3的控制電路SST中?？刂齐娐稴ST從該內(nèi)部時鐘信號“內(nèi)部時鐘”中導出第一控制信號T1、與之互補的第二控制信號T2、以及選擇信號R及F。
在所示的優(yōu)選實施例中已選擇兩個互補的控制信號T1和T2，以便只須實現(xiàn)一種轉(zhuǎn)換級類型。從原理上講，其上升和下降沿能夠被分析的一個控制信號也是足夠的。但在該情形下，圖1和2中需要兩種轉(zhuǎn)換級類型。
在圖4中，所述的第一控制信號T1大約對應于基準信號“內(nèi)部時鐘”，因為在產(chǎn)生所述集成電路電流特征的取決于電路的電流脈沖時，在該相同時間點上生成所述需要產(chǎn)生的電流脈沖是有意義的。
所述的第一選擇信號R必須在出現(xiàn)所述第一控制信號T1的上升沿的時間區(qū)域內(nèi)激活所述的第一轉(zhuǎn)換裝置SV1。由于所述第二控制信號T2的上升沿比所述第一控制信號T1的上升沿要延遲半個周期時間才出現(xiàn)，所以所述的第二選擇信號F同樣也進行了偏移，如圖4所示。
從圖4還可以看出，如果第一選擇信號R激活了第一轉(zhuǎn)換裝置SV1，也就是說在所示的“與”門例子中具有一個高電平，那么總會在所述第一控制信號T1的上升沿時產(chǎn)生一個電流脈沖(R)。如果第二選擇信號F激活了所述的第二轉(zhuǎn)換裝置SV2，并且在第二信號T2中出現(xiàn)一個上升沿，則以相應的方式產(chǎn)生一個電流脈沖(F)。
倘若需要在所述的電流脈沖中產(chǎn)生不同高度的幅值，則可以針對控制信號T1、T2而將多個圖3所示的電路裝置并聯(lián)起來。這在圖5中是以5個轉(zhuǎn)換級STS的例子示出的。在此，為上升沿時的電流脈沖設立了5個選擇信號R(0)…R(4)，以及為下降沿時的電流脈沖設立了5個選擇信號F(0)…F(4)。
可以如此有利地確定所述轉(zhuǎn)換級STS的規(guī)格，使得一個轉(zhuǎn)換級STS的脈沖幅值為相鄰轉(zhuǎn)換級STS的兩倍高，也就是說譬如具有標準化值1、2、4、8及16。
圖7示出了在向所述的電路裝置施加如圖6所示的選擇信號時，利用圖5的電路裝置可以產(chǎn)生哪些電流脈沖序列。
在圖5的電路裝置中，一組5個的轉(zhuǎn)換級STS針對所述的第一控制信號T1而被并聯(lián)起來，另一組同樣也為5個的轉(zhuǎn)換級STS針對所述的第二控制信號T2而被并聯(lián)起來。
在此，一組轉(zhuǎn)換級STS根據(jù)選擇信號R(0)…R(4)的狀態(tài)而在第一控制信號T1的上升沿時產(chǎn)生電流脈沖，而另一組轉(zhuǎn)換級STS則根據(jù)選擇信號F(0)…F(4)的狀態(tài)而在第一控制信號T1的下降沿時、或按照互補性在第二控制信號T2的上升沿時產(chǎn)生電流脈沖。在此，所述轉(zhuǎn)換級STS的構造原理相同，以便在上升沿時產(chǎn)生電流脈沖。從圖6的圖示中可以看出，需要譬如通過鎖存電路來稍微延遲所述的第二選擇信號F(0)…F(4)，以確保在施加所述的第二選擇信號F(0)…F(4)期間出現(xiàn)所述第二控制信號T2的上升沿。
但也可以如此來構造所述的第一組轉(zhuǎn)換級STS，使得它在第一控制信號T1的上升沿時產(chǎn)生電流脈沖，以及如此來構造所述的第二組轉(zhuǎn)換級STS，使得它在第一控制信號T1的下降沿時產(chǎn)生電流脈沖，而且它們?nèi)酷槍λ龅牡谝豢刂菩盘朤1而被并聯(lián)起來。但此時必須使用不同類型的轉(zhuǎn)換級STS，如同圖3所實施的那樣。
于是，利用附圖中所給出的本發(fā)明電路裝置，可以在時鐘信號的任意邊沿處可控地通過信號發(fā)生器SG來在集成電路的供電電流中產(chǎn)生不同高度的電流脈沖，由此在集成電路的電流特征上疊加一個噪聲，使得即便在不能完全阻止的情況下也能大大增加單獨或差分功率分析的難度。
權利要求
1.用于在集成電路的供電電流中產(chǎn)生電流脈沖的電路裝置，具有至少一個利用串聯(lián)在該集成電路的供電電壓(VDD，地電位)之間的兩個互補的可控開關元件(SE1，SE2；SE3，SE4)所構成的轉(zhuǎn)換單元(SH；VS，ES)，該轉(zhuǎn)換單元中可通過第一控制信號(T1)進行控制的輸入端被聯(lián)接到所述開關元件(SE1，SE2；SE3，SE4)的控制端上，其中，在所述的輸入端與所述上拉開關元件(SE1，SE3)的控制端或所述下拉開關元件(SE2，SE4)的控制端之間布置了一個延遲元件(VG)，以便在所述第一控制信號(T1)的上升沿或下降沿時產(chǎn)生一個電流脈沖。
2.如權利要求1所述的電路裝置，其特征在于，在所述的轉(zhuǎn)換單元(ES)上前聯(lián)了另一轉(zhuǎn)換單元(VS)，該另一轉(zhuǎn)換單元的輸入端直接被聯(lián)接到所述構成該另一轉(zhuǎn)換單元的互補開關元件(T3，T4)的控制端上，而且其輸出端由所述的兩個互補開關元件(T3，T4)的連接點構成，其中，由所述轉(zhuǎn)換單元(VS，ES)的串聯(lián)電路構成一個轉(zhuǎn)換級(STS)，其輸入端可以利用所述的第一控制信號(T1)進行控制。
3.如權利要求1或2所述的電路裝置，其特征在于，轉(zhuǎn)換單元(SH；VS，ES)是利用一種CMOS倒相器電路構成的。
4.如上述權利要求之一所述的電路裝置，其特征在于，多個轉(zhuǎn)換單元(SH)或轉(zhuǎn)換級(STS)針對所述的第一控制信號(T1)而被并聯(lián)起來，而且所述的第一控制信號(T1)總是可以通過一種可由控制電路(SST)控制的轉(zhuǎn)換裝置(SV1，SV2)而被輸入到相應的轉(zhuǎn)換單元(SH)或轉(zhuǎn)換級(STS)中。
5.如權利要求4所述的電路裝置，其特征在于，如此來確定所述轉(zhuǎn)換單元(SH；VS，ES)或轉(zhuǎn)換級(STS)的規(guī)格，使得它們產(chǎn)生不同高度的電流脈沖。
6.如權利要求4或5之一所述的電路裝置，其特征在于，如此來構造所述的轉(zhuǎn)換單元(SH；VS，ES)或轉(zhuǎn)換級(STS)，使得在所述第一控制信號(T1)的上升沿時產(chǎn)生所述的電流脈沖。
7.如權利要求4或5之一所述的電路裝置，其特征在于，如此來構造所述的轉(zhuǎn)換單元(SH；VS，ES)或轉(zhuǎn)換級(STS)，使得在所述第一控制信號(T1)的下降沿時產(chǎn)生所述的電流脈沖。
8.如權利要求4或5之一所述的電路裝置，其特征在于，如此來構造第一組轉(zhuǎn)換單元(SH；VS，ES)或轉(zhuǎn)換級(STS)，使得在所述第一控制信號(T1)的上升沿時產(chǎn)生所述的電流脈沖，以及如此來構造第二組轉(zhuǎn)換單元(SH；VS，ES)或轉(zhuǎn)換級(STS)，使得在所述第一控制信號(T1)的下降沿時產(chǎn)生所述的電流脈沖。
9.如權利要求1～3之一所述的電路裝置，其特征在于，第一數(shù)量的轉(zhuǎn)換單元(SH；VS，ES)或轉(zhuǎn)換級(STS)針對所述的第一控制信號(T1)而被并聯(lián)起來，并形成一個組，且所述的第一控制信號(T1)總是可以通過一種可由控制電路(SST)控制的轉(zhuǎn)換裝置(SV1)而被輸入到該組的相應轉(zhuǎn)換單元(SH)或轉(zhuǎn)換級(STS)中，其中，如此來構造該組中的轉(zhuǎn)換單元(SH；VS，ES)或轉(zhuǎn)換級(STS)，使得在所述第一控制信號(T1)的上升沿時產(chǎn)生所述的電流脈沖，而且，第二數(shù)量的轉(zhuǎn)換單元(SH)或轉(zhuǎn)換級(STS)針對一個與所述第一控制信號(T1)互補的第二控制信號(T2)而被并聯(lián)起來，并形成另一個組，且所述的第二控制信號(T2)總是可以通過一種可由控制電路(SST)控制的轉(zhuǎn)換裝置(SV2)而被輸入到所述另一組的相應轉(zhuǎn)換單元(SH)或轉(zhuǎn)換級(STS)中，其中，如此來構造所述另一組中的轉(zhuǎn)換單元(SH)或轉(zhuǎn)換級(STS)，使得在所述第二控制信號(T2)的上升沿時、或者在所述第一控制信號(T1)的下降沿時產(chǎn)生所述的電流脈沖。
10.如權利要求4～9之一所述的電路裝置，其特征在于，所述的控制電路(SST)具有一種信號發(fā)生器(SG)，用于產(chǎn)生一些比特模式來控制所述的轉(zhuǎn)換裝置(SV1，SV2)。
11.如權利要求10所述的電路裝置，其特征在于，所述的信號發(fā)生器(SG)為一種隨機數(shù)發(fā)生器。
全文摘要
用于在集成電路的供電電流中產(chǎn)生電流脈沖的電路裝置,具有至少一個利用串聯(lián)在該集成電路的供電電壓(VDD,地電位)之間的兩個互補的可控開關元件(SE1,SE2;SE3,SE4)所構成的轉(zhuǎn)換單元(SH;VS,ES),該轉(zhuǎn)換單元中可通過第一控制信號(T1)進行控制的輸入端被聯(lián)接到所述開關元件(SE1,SE2;SE3,SE4)的控制端上,其中,在所述的輸入端與所述上拉開關元件(SE1,SE3)的控制端或所述下拉開關元件(SE2,SE4)的控制端之間布置了一個延遲元件(VG),以便在所述第一控制信號(T1)的上升沿或下降沿時產(chǎn)生一個電流脈沖。
文檔編號G06K19/073GK1360757SQ00810256
公開日2002年7月24日 申請日期2000年4月28日 優(yōu)先權日1999年5月12日
發(fā)明者O·施奈德, D·烏曼恩 申請人:因芬尼昂技術股份公司